JP3152228B2 - 水晶発振子の温度補償装置および水晶発振器 - Google Patents
水晶発振子の温度補償装置および水晶発振器Info
- Publication number
- JP3152228B2 JP3152228B2 JP27312199A JP27312199A JP3152228B2 JP 3152228 B2 JP3152228 B2 JP 3152228B2 JP 27312199 A JP27312199 A JP 27312199A JP 27312199 A JP27312199 A JP 27312199A JP 3152228 B2 JP3152228 B2 JP 3152228B2
- Authority
- JP
- Japan
- Prior art keywords
- crystal oscillator
- converter
- temperature compensation
- output
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Oscillators With Electromechanical Resonators (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、半導体集積回路上
に形成された可変容量コンデンサを含む水晶発振子の温
度補償装置および水晶発振器に関する。
に形成された可変容量コンデンサを含む水晶発振子の温
度補償装置および水晶発振器に関する。
【０００２】
【従来の技術】 従来の可変容量コンデンサは、特開昭
６２−７６８０１の様にメモリからの出力を直並列変換
し、その出力を充放電回路により大きな時定数をもたせ
てコンデンサアレイをスイッチングするものであった。
これにより発振器出力の純度（C／N比）を改善しようと
するものであった。
６２−７６８０１の様にメモリからの出力を直並列変換
し、その出力を充放電回路により大きな時定数をもたせ
てコンデンサアレイをスイッチングするものであった。
これにより発振器出力の純度（C／N比）を改善しようと
するものであった。
【０００３】
【発明が解決しようとする課題】しかし前述の従来技術
では、半導体集積回路上に大きな時定数をもった充放電
回路を作ることは難しく、また高精度化のためにコンデ
ンサアレイの各容量を小さくし、数を増やしてゆくとFE
Tスイッチに寄生する容量が、コンデンサアレイの容量
値に対して無視できなくなり、コンデンサアレイのオン
／オフ時の容量比が小さくなっていた。この結果、広い
温度範囲で発振周波数を調整できないという問題点を有
する。またコンデンサアレイの数を増やせば、それに応
じて補正メモリ容量が増大し、コストアップになるとい
う問題点を有する。そこで本発明では、このような問題
点を解決するもので、その目的とするところは、コンデ
ンサアレイの切換えスイッチングノイズが少なく、一方
容量のオン／オフ比が大きく、しかも少ないメモリ容量
で微調ができる可変容量コンデンサを提供することにあ
る。また、二次、三次曲線を描く水晶振動子の温度特性
にも対応して、なめらかに温度補償を行うことにある。
では、半導体集積回路上に大きな時定数をもった充放電
回路を作ることは難しく、また高精度化のためにコンデ
ンサアレイの各容量を小さくし、数を増やしてゆくとFE
Tスイッチに寄生する容量が、コンデンサアレイの容量
値に対して無視できなくなり、コンデンサアレイのオン
／オフ時の容量比が小さくなっていた。この結果、広い
温度範囲で発振周波数を調整できないという問題点を有
する。またコンデンサアレイの数を増やせば、それに応
じて補正メモリ容量が増大し、コストアップになるとい
う問題点を有する。そこで本発明では、このような問題
点を解決するもので、その目的とするところは、コンデ
ンサアレイの切換えスイッチングノイズが少なく、一方
容量のオン／オフ比が大きく、しかも少ないメモリ容量
で微調ができる可変容量コンデンサを提供することにあ
る。また、二次、三次曲線を描く水晶振動子の温度特性
にも対応して、なめらかに温度補償を行うことにある。
【０００４】
【課題を解決するための手段】本発明の水晶発振子の温
度補償装置は、一方の電極が水晶振動子に接続された温
度補償用のコンデンサと、前記コンデンサの他方の電極
と電源との間に接続されるスイッチ素子と、前記スイッ
チ素子のゲートに印加する電圧を出力するＤ／Ａ変換器
と、温度センサの出力値に応じたデジタル値を出力する
Ａ／Ｄ変換器と、前記デジタル値に基づき、所定の温度
補償のためのデジタル情報を前記Ｄ／Ａ変換器に対し出
力するデジタル情報変換手段と、を備えた水晶発振子の
温度補償装置であって、前記デジタル情報変換手段は、
水晶振動子の温度補償情報を記憶する記憶回路を有し、
前記デジタル値の上位ビットによって特定された前記記
憶回路のアドレスに格納されている温度補償情報を前記
Ｄ／Ａ変換器に出力し、水晶振動子の温度−周波数特性
の変曲点付近の前後において前記デジタル値の下位ビッ
トの順序を反転させて前記Ｄ／Ａ変換器に出力すること
を特徴とする。また、前記デジタル情報変換手段は排他
的論理和の論理回路を備え、前記デジタル値の下位ビッ
トは該論理回路によって反転されることを特徴とする。
更に、本発明の水晶発振器は上記記載の水晶発振子の温
度補償装置を含むことを特徴とする。
度補償装置は、一方の電極が水晶振動子に接続された温
度補償用のコンデンサと、前記コンデンサの他方の電極
と電源との間に接続されるスイッチ素子と、前記スイッ
チ素子のゲートに印加する電圧を出力するＤ／Ａ変換器
と、温度センサの出力値に応じたデジタル値を出力する
Ａ／Ｄ変換器と、前記デジタル値に基づき、所定の温度
補償のためのデジタル情報を前記Ｄ／Ａ変換器に対し出
力するデジタル情報変換手段と、を備えた水晶発振子の
温度補償装置であって、前記デジタル情報変換手段は、
水晶振動子の温度補償情報を記憶する記憶回路を有し、
前記デジタル値の上位ビットによって特定された前記記
憶回路のアドレスに格納されている温度補償情報を前記
Ｄ／Ａ変換器に出力し、水晶振動子の温度−周波数特性
の変曲点付近の前後において前記デジタル値の下位ビッ
トの順序を反転させて前記Ｄ／Ａ変換器に出力すること
を特徴とする。また、前記デジタル情報変換手段は排他
的論理和の論理回路を備え、前記デジタル値の下位ビッ
トは該論理回路によって反転されることを特徴とする。
更に、本発明の水晶発振器は上記記載の水晶発振子の温
度補償装置を含むことを特徴とする。
【０００５】
【作用】本発明の上記構成によれば、前述したようにデ
コーダ４やA／D変換器２の入力は、温度センサ回路から
供給される。すなわち水晶振動子や半導体センサからの
出力を電圧−周波数変換器やA／D変換器を介して、アナ
ログ量をデジタル量に変換する。この変換されたディジ
タル情報のうち上位ビットを温度補正情報が格納されて
いる記憶回路（ROM）３のアドレス信号３１として与
え、下位ビット３２をD／A変換器７の入力として与え
る。この下位ビット３２は順序を反転させD／A変換器７
に与えられる。これにより、二次、三次曲線を描く水晶
振動子の温度特性にも対応したなめらかな温度補償を行
うことができる。
コーダ４やA／D変換器２の入力は、温度センサ回路から
供給される。すなわち水晶振動子や半導体センサからの
出力を電圧−周波数変換器やA／D変換器を介して、アナ
ログ量をデジタル量に変換する。この変換されたディジ
タル情報のうち上位ビットを温度補正情報が格納されて
いる記憶回路（ROM）３のアドレス信号３１として与
え、下位ビット３２をD／A変換器７の入力として与え
る。この下位ビット３２は順序を反転させD／A変換器７
に与えられる。これにより、二次、三次曲線を描く水晶
振動子の温度特性にも対応したなめらかな温度補償を行
うことができる。
【０００６】
【実施例】 図１は、本発明の可変容量コンデンサを水
晶発振回路のドレイン容量として用いた場合の一例を示
す図である。また図４は、図１の主要部の具体的実施例
を示したもので、同じ構成要素に対しては、同一番号を
付けてある。図４は、相補型MOSトランジスタ（CMOS）
を用いた半導体集積回路を前提に図示してあるが、本発
明はこれに限定されるものではない。本発明が従来技術
と大きく異なるところは、コンデンサスイッチであるFE
Tスイッチのゲー卜にD／Aコンバータを介して、複数の
電位を与える点にある。これについて図１に基づいて説
明する。
晶発振回路のドレイン容量として用いた場合の一例を示
す図である。また図４は、図１の主要部の具体的実施例
を示したもので、同じ構成要素に対しては、同一番号を
付けてある。図４は、相補型MOSトランジスタ（CMOS）
を用いた半導体集積回路を前提に図示してあるが、本発
明はこれに限定されるものではない。本発明が従来技術
と大きく異なるところは、コンデンサスイッチであるFE
Tスイッチのゲー卜にD／Aコンバータを介して、複数の
電位を与える点にある。これについて図１に基づいて説
明する。
【０００７】ディジタル形温度補償水晶発振器として
は、温度センサ１の出力を何らかのA／D変換器２を介し
て、ディジタル化された温度情報を得る必要がある。こ
のA／D変換器出力の上位ビット３１は、温度補償情報が
格納されている記憶回路３のアドレス信号として入力さ
れ、下位ビット３２は反転回路６を介してD／A変換器７
に入力される。記憶回路３の出力３３は、（BCD）デコ
ーダ４を介してリニア変換器５に与えられる。メモリ容
量を減らすために記憶回路３は、各補正温度における補
正データをバイナリ・コードで記憶している。これを入
力するデコーダ４の出力は、どれか１つがアクティブ状
態となるものである。ちなみにデコーダ4やリニア変換
器５は、出力３３が図１におけるデコーダ４やリニア変
換器の出力と等価なものであれるば省略できるものであ
る。デコーダ４の出力で直接FETスイッチをオン／オフ
したのでは、コンデンサアレイは、重み付けした容量値
をとる必要がある。そこで本発明では、リニア変換回路
を設けて、コンデンサアレイの各容量値は等しくても、
重み付け制御ができるようにした。こうすることによ
り、コンデンサアレイの総容量値が最小化でき、スイッ
チングノイズの低位均一化、補正の自由度を拡大するこ
とができる。
は、温度センサ１の出力を何らかのA／D変換器２を介し
て、ディジタル化された温度情報を得る必要がある。こ
のA／D変換器出力の上位ビット３１は、温度補償情報が
格納されている記憶回路３のアドレス信号として入力さ
れ、下位ビット３２は反転回路６を介してD／A変換器７
に入力される。記憶回路３の出力３３は、（BCD）デコ
ーダ４を介してリニア変換器５に与えられる。メモリ容
量を減らすために記憶回路３は、各補正温度における補
正データをバイナリ・コードで記憶している。これを入
力するデコーダ４の出力は、どれか１つがアクティブ状
態となるものである。ちなみにデコーダ4やリニア変換
器５は、出力３３が図１におけるデコーダ４やリニア変
換器の出力と等価なものであれるば省略できるものであ
る。デコーダ４の出力で直接FETスイッチをオン／オフ
したのでは、コンデンサアレイは、重み付けした容量値
をとる必要がある。そこで本発明では、リニア変換回路
を設けて、コンデンサアレイの各容量値は等しくても、
重み付け制御ができるようにした。こうすることによ
り、コンデンサアレイの総容量値が最小化でき、スイッ
チングノイズの低位均一化、補正の自由度を拡大するこ
とができる。
【０００８】D／A変換器７の出力は、スイッチ制御回路
８を介してリニア変換器の出力で補正する値の中間を補
間するものである。本発明では、中間補間する際に、FE
Tスイッチのオン抵抗を変化させ、結果としてドレイン
配線２８とGND間のCR時定数を変化させるものである。
８を介してリニア変換器の出力で補正する値の中間を補
間するものである。本発明では、中間補間する際に、FE
Tスイッチのオン抵抗を変化させ、結果としてドレイン
配線２８とGND間のCR時定数を変化させるものである。
【０００９】図４において、信号D0、D1、D2、信号d0、
d1、信号D／uは、図１の出力３３、３２、３４に対応す
る。出力３３、３２のビット数は増減が可能である。さ
て図において、水晶振動子２５は、発振増幅器２７のゲ
ート・ドレイン間に接続される。さらにドレイン配線に
は、固定コンデンサ２３とコンデンサアレイ２０、２
１、２２が接続され、コンデンサアレイは、スイッチ制
御回路からの信号によりGNDとの接続をオン／オフさ
れ、容量値を可変させる。コンデンサ・アレイのスイッ
チングは、一例として３ビット入力のデコーダ４の出力
とD／A変換器７の出力とを組合せて行われる。デコーダ
４の出力は、リニア変換回路５に入力され、コンデンサ
・アレイ１０〜１２の物理的配置に従って、コンデンサ
・アレイがオン・オフしている境界が必ず１つになるよ
うに変換される。すなわち入力D0〜D2の状態に従って、
デコーダ４の出力はどれか１つが“Ｌ”になり、他は
“Ｈ”となる。これがリニア変換器５に入力されると図
では、デコーダ４の出力が“Ｌ”になっているところに
該当するコンデンサ・アレイを境界として、そのコンデ
ンサ・アレイとその左側のコンデンサ・アレイはオン
（GNDと導通され）し、右側のコンデンサ・アレイはオ
フする。
d1、信号D／uは、図１の出力３３、３２、３４に対応す
る。出力３３、３２のビット数は増減が可能である。さ
て図において、水晶振動子２５は、発振増幅器２７のゲ
ート・ドレイン間に接続される。さらにドレイン配線に
は、固定コンデンサ２３とコンデンサアレイ２０、２
１、２２が接続され、コンデンサアレイは、スイッチ制
御回路からの信号によりGNDとの接続をオン／オフさ
れ、容量値を可変させる。コンデンサ・アレイのスイッ
チングは、一例として３ビット入力のデコーダ４の出力
とD／A変換器７の出力とを組合せて行われる。デコーダ
４の出力は、リニア変換回路５に入力され、コンデンサ
・アレイ１０〜１２の物理的配置に従って、コンデンサ
・アレイがオン・オフしている境界が必ず１つになるよ
うに変換される。すなわち入力D0〜D2の状態に従って、
デコーダ４の出力はどれか１つが“Ｌ”になり、他は
“Ｈ”となる。これがリニア変換器５に入力されると図
では、デコーダ４の出力が“Ｌ”になっているところに
該当するコンデンサ・アレイを境界として、そのコンデ
ンサ・アレイとその左側のコンデンサ・アレイはオン
（GNDと導通され）し、右側のコンデンサ・アレイはオ
フする。
【００１０】前述したようにデコーダ４やA／D変換器２
の入力は、温度センサ回路から供給される。すなわち水
晶振動子や半導体センサからの出力を電圧−周波数変換
器やA／D変換器を介して、アナログ量をデジタル量に変
換する。この変換されたディジタル情報のうち上位ビッ
トを温度補正情報が格納されている記憶回路（ROM）３
のアドレス信号３１として与え、下位ビット３２をD／A
変換器７の入力として与える。この下位ビット３２は、
水晶振動子の温度特性が二次曲線や三次曲線を描くの
で、この変曲点でなめらかな補正を行うために下位ビッ
トの順序を反転させる必要がある。これを実現するため
信号d0、d1は反転回路６を介してD／A変換器７に与えら
れる。EX−OR６１、６２で構成される反転回路６の反転
制御信号D／uは、記憶回路３もしくは記憶回路の出力を
演算した結果として与えられる。
の入力は、温度センサ回路から供給される。すなわち水
晶振動子や半導体センサからの出力を電圧−周波数変換
器やA／D変換器を介して、アナログ量をデジタル量に変
換する。この変換されたディジタル情報のうち上位ビッ
トを温度補正情報が格納されている記憶回路（ROM）３
のアドレス信号３１として与え、下位ビット３２をD／A
変換器７の入力として与える。この下位ビット３２は、
水晶振動子の温度特性が二次曲線や三次曲線を描くの
で、この変曲点でなめらかな補正を行うために下位ビッ
トの順序を反転させる必要がある。これを実現するため
信号d0、d1は反転回路６を介してD／A変換器７に与えら
れる。EX−OR６１、６２で構成される反転回路６の反転
制御信号D／uは、記憶回路３もしくは記憶回路の出力を
演算した結果として与えられる。
【００１１】図４では、コンデンサ・アレイの制御回路
は、A、B、Cの破線枠で示されるように規則正しい回路
ユニットとして構成される。以下ではこのユニットBに
関して説明する。ゲート８４、８５、８６、トランスフ
ァゲー卜１８４、１８５、１８６から構成されるスイッ
チ制御回路は、デコーダ４２とゲート５３、５４で構成
されるリニア制御回路の出力を受けて、NチャネルMOSト
ランジスタからなるFETスイッチ１１のゲート電位を制
御する。スイッチ制御回路は、オフ電位（GND）とオン
電位（ＶDD）及びオフ電位とオン電位の中間電位ＶEE2
を伝える３つのトランスファゲートとそのゲート制御回
路からなる。デコーダ４２の出力が“Ｌ”（アクティ
ブ）になっている場合は、D／A変換器の出力である中間
電位ＶEE2を伝え、その左側のアレイAでは、トランスフ
ァゲート１８１によりオン電位ＶDDを、右側のアレイ
C’ではトランスファゲート１８８によりオフ電位GNDを
伝える。これにより本発明ではFETスイッチ１０、１
１、１２は、可変抵抗として働くので、コンデンサ・ア
レイ部分の等価回路は、図２のようになる。図において
CXは寄生容量、RSはFETスイッチの抵抗、CAはアレイコ
ンデンサであり、ドレイン２８からみた等価容量Cは、
は、A、B、Cの破線枠で示されるように規則正しい回路
ユニットとして構成される。以下ではこのユニットBに
関して説明する。ゲート８４、８５、８６、トランスフ
ァゲー卜１８４、１８５、１８６から構成されるスイッ
チ制御回路は、デコーダ４２とゲート５３、５４で構成
されるリニア制御回路の出力を受けて、NチャネルMOSト
ランジスタからなるFETスイッチ１１のゲート電位を制
御する。スイッチ制御回路は、オフ電位（GND）とオン
電位（ＶDD）及びオフ電位とオン電位の中間電位ＶEE2
を伝える３つのトランスファゲートとそのゲート制御回
路からなる。デコーダ４２の出力が“Ｌ”（アクティ
ブ）になっている場合は、D／A変換器の出力である中間
電位ＶEE2を伝え、その左側のアレイAでは、トランスフ
ァゲート１８１によりオン電位ＶDDを、右側のアレイ
C’ではトランスファゲート１８８によりオフ電位GNDを
伝える。これにより本発明ではFETスイッチ１０、１
１、１２は、可変抵抗として働くので、コンデンサ・ア
レイ部分の等価回路は、図２のようになる。図において
CXは寄生容量、RSはFETスイッチの抵抗、CAはアレイコ
ンデンサであり、ドレイン２８からみた等価容量Cは、
【００１２】
【数１】
【００１３】で表わされ、FETスイッチのゲート電位Vg
に対して
に対して
【００１４】
【数２】
【００１５】であるので、図３に示す関係がある。ここ
で注目すべきことは、等価容量CがFETスイッチのスレッ
ショルド電圧ＶTH近辺で急激に変化することである。こ
のため単純な時定数回路でFETスイッチを制御したので
は、等価容量Cは急激に変化し、ドレイン２８の電位が
ジャンプするため、コンデンサカップリングによるスイ
ッチングノイズが出力２８に発生する。そこで本発明で
は、図３に示す等価容量が急激に変化する領域のゲート
電圧を図１のD／A変換器７を用いて発生する。図４にお
いて、FETスイッチトランジスタと同じチャネル長をも
ち同じ導電型のMOS卜ランジスタ１６１をスレッショル
ド電圧近くで定電流動作させ、そのゲート電圧をν0電
位として使い、ν0からわずかに高い電位ν1、ν2は拡
散抵抗もしくはポリシリコン抵抗等の受動抵抗１６２、
１６３とMOS抵抗１６４を用いて発生させる。最高電位
ν3は、電源ＶDDに近い電位に設定する。電位ν0〜ν3
は、アナログスイッチ１７１〜１７８により選択され、
中間電位ＶEE1、ＶEE2としてトランスファゲートに与え
られる。電位ν0〜ν3は高抵抗を介して発生されるの
で、大きな時定数をもってFETスイッチのゲートに与え
られ、等価容量を一層なめらかに変化させる。ところで
コンデンサ・アレイのスイッチングが隣のアレイにシフ
トするときは、ＶEE電圧がν0からν3もしくはν3から
ν0に大きく変化するため、瞬間的にトランスファゲー
ト１８３、１８６、１８９を介してFETスイッチのゲー
ト電位を大きく変動させる場合がある。これを防止する
ために本発明では、中間電位としてＶEE1とＶEE2の２系
統用意し、トランスファゲート１８３、１８６、１８９
がオフしているときにν0とν3の電位変化をさせるよう
にデコーダ71の論理を構成してある。
で注目すべきことは、等価容量CがFETスイッチのスレッ
ショルド電圧ＶTH近辺で急激に変化することである。こ
のため単純な時定数回路でFETスイッチを制御したので
は、等価容量Cは急激に変化し、ドレイン２８の電位が
ジャンプするため、コンデンサカップリングによるスイ
ッチングノイズが出力２８に発生する。そこで本発明で
は、図３に示す等価容量が急激に変化する領域のゲート
電圧を図１のD／A変換器７を用いて発生する。図４にお
いて、FETスイッチトランジスタと同じチャネル長をも
ち同じ導電型のMOS卜ランジスタ１６１をスレッショル
ド電圧近くで定電流動作させ、そのゲート電圧をν0電
位として使い、ν0からわずかに高い電位ν1、ν2は拡
散抵抗もしくはポリシリコン抵抗等の受動抵抗１６２、
１６３とMOS抵抗１６４を用いて発生させる。最高電位
ν3は、電源ＶDDに近い電位に設定する。電位ν0〜ν3
は、アナログスイッチ１７１〜１７８により選択され、
中間電位ＶEE1、ＶEE2としてトランスファゲートに与え
られる。電位ν0〜ν3は高抵抗を介して発生されるの
で、大きな時定数をもってFETスイッチのゲートに与え
られ、等価容量を一層なめらかに変化させる。ところで
コンデンサ・アレイのスイッチングが隣のアレイにシフ
トするときは、ＶEE電圧がν0からν3もしくはν3から
ν0に大きく変化するため、瞬間的にトランスファゲー
ト１８３、１８６、１８９を介してFETスイッチのゲー
ト電位を大きく変動させる場合がある。これを防止する
ために本発明では、中間電位としてＶEE1とＶEE2の２系
統用意し、トランスファゲート１８３、１８６、１８９
がオフしているときにν0とν3の電位変化をさせるよう
にデコーダ71の論理を構成してある。
【００１６】なお、こうしたコンデンサ・アレイのスイ
ッチング回路のテストは、一般的なLSIテスターでは充
分テストできない。そこで本発明では、リニア制御回路
の出力とテスト信号TESTでオン／オフされるトランスフ
ァゲート９１〜９６を各アレイに設け、モニター端子MO
からFETスイッチのゲート電位をモニターできるように
した。FETスイッチのゲート電位は、デコーダ４の出力
がアクティブのユニットだけがMO端子に選択出力され
る。こうすることによりFETスイッチを制御する回路の
動作を確実にテストできるので、信頼性の高いコンデン
サアレイを得ることができる。
ッチング回路のテストは、一般的なLSIテスターでは充
分テストできない。そこで本発明では、リニア制御回路
の出力とテスト信号TESTでオン／オフされるトランスフ
ァゲート９１〜９６を各アレイに設け、モニター端子MO
からFETスイッチのゲート電位をモニターできるように
した。FETスイッチのゲート電位は、デコーダ４の出力
がアクティブのユニットだけがMO端子に選択出力され
る。こうすることによりFETスイッチを制御する回路の
動作を確実にテストできるので、信頼性の高いコンデン
サアレイを得ることができる。
【００１７】以上の説明では、コンデンサアレイを発振
増幅器の出力側に設けた例を示したが、入力側に設けて
も良いことは云うまでもない。さらに本発明は発振回路
への応用に限定されることなく、フィルタや同調装置等
コンデンサを用いてその時定数を利用する用途、コンデ
ンサ容量をプログラマブルに微調する必要がある電子回
路に広く応用できるものである。
増幅器の出力側に設けた例を示したが、入力側に設けて
も良いことは云うまでもない。さらに本発明は発振回路
への応用に限定されることなく、フィルタや同調装置等
コンデンサを用いてその時定数を利用する用途、コンデ
ンサ容量をプログラマブルに微調する必要がある電子回
路に広く応用できるものである。
【００１８】
【発明の効果】以上述べたように本発明によれば、二
次、三次曲線を描く水晶振動子の温度特性にも対応した
なめらかな温度補償を行うことができる。
次、三次曲線を描く水晶振動子の温度特性にも対応した
なめらかな温度補償を行うことができる。
【図１】 本発明の可変容量コンデンサの一実施例を示
すブロック図。
すブロック図。
【図２】 コンデンサアレイ部の等価回路を示す図。
【図３】 スイッチ素子のゲート電位に対する等価容量
の変化を示す図。
の変化を示す図。
【図４】 図１の具体的な回路例を示す図。
１・・・温度センサ ２・・・A／D変換器 ３・・・記憶回路 ４・・・デコーダ ５・・・リニア変換器 ６・・・反転回路 ７・・・D／A変換器 ８・・・スイッチ制御回路 １０、１１、１２・・・スイッチ素子群 ２０、２１、２２・・・コンデンサ群
フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H03B 5/30 - 5/42
Claims (3)
- 【請求項１】 一方の電極が水晶振動子に接続された温
度補償用のコンデンサと、 前記コンデンサの他方の電極と電源との間に接続される
スイッチ素子と、 前記スイッチ素子のゲートに印加する電圧を出力するＤ
／Ａ変換器と、 温度センサの出力値に応じたデジタル値を出力するＡ／
Ｄ変換器と、 前記デジタル値に基づき、所定の温度補償のためのデジ
タル情報を前記Ｄ／Ａ変換器に対し出力するデジタル情
報変換手段と、を備えた水晶発振子の温度補償装置にお
いて、 前記デジタル情報変換手段は、水晶振動子の温度補償情
報を記憶する記憶回路を有し、前記デジタル値の上位ビ
ットによって特定された前記記憶回路のアドレスに格納
されている温度補償情報を前記Ｄ／Ａ変換器に出力し、
水晶振動子の温度−周波数特性の変曲点付近の前後にお
いて前記デジタル値の下位ビットの順序を反転させて前
記Ｄ／Ａ変換器に出力することを特徴とする水晶発振子
の温度補償装置。 - 【請求項２】 前記デジタル情報変換手段は排他的論理
和の論理回路を備え、前記デジタル値の下位ビットは該
論理回路によって反転されることを特徴とする水晶発振
子の温度補償装置。 - 【請求項３】 請求項１乃至２に記載の水晶発振子の温
度補償装置を含むことを特徴とする水晶発振器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27312199A JP3152228B2 (ja) | 1999-09-27 | 1999-09-27 | 水晶発振子の温度補償装置および水晶発振器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27312199A JP3152228B2 (ja) | 1999-09-27 | 1999-09-27 | 水晶発振子の温度補償装置および水晶発振器 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1316205A Division JP3019340B2 (ja) | 1989-12-05 | 1989-12-05 | 可変容量装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000138531A JP2000138531A (ja) | 2000-05-16 |
| JP3152228B2 true JP3152228B2 (ja) | 2001-04-03 |
Family
ID=17523432
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27312199A Expired - Lifetime JP3152228B2 (ja) | 1999-09-27 | 1999-09-27 | 水晶発振子の温度補償装置および水晶発振器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3152228B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4771280B2 (ja) * | 2005-08-30 | 2011-09-14 | セイコーエプソン株式会社 | 温度補償方法、補正値決定回路および温度補償発振回路 |
| JP4771279B2 (ja) * | 2005-08-30 | 2011-09-14 | セイコーエプソン株式会社 | 温度補償方法および温度補償発振回路 |
-
1999
- 1999-09-27 JP JP27312199A patent/JP3152228B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000138531A (ja) | 2000-05-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3019340B2 (ja) | 可変容量装置 | |
| US7157941B2 (en) | Differential switching circuit and digital-to-analog converter | |
| US8717114B2 (en) | Low-noise fine-frequency tuning | |
| JP2008054134A (ja) | リング発振器及びそれを備えた半導体集積回路及び電子機器 | |
| JPS60132422A (ja) | デイジタルアナログ変換器 | |
| JP5058856B2 (ja) | 発振回路 | |
| EP1753138A1 (en) | Low-noise frequency fine-tuning | |
| JP3579980B2 (ja) | 温度補償型リング発振器 | |
| JP3152228B2 (ja) | 水晶発振子の温度補償装置および水晶発振器 | |
| JP3152229B2 (ja) | 可変容量装置および水晶発振器 | |
| JP2004208270A (ja) | 水晶発振器の温度補償方法 | |
| JP2012222575A (ja) | 発振回路 | |
| JP4870894B2 (ja) | 温度補償型発振器 | |
| JP3762988B2 (ja) | クロック信号タイミング調整のための遅延回路を有するデジタル回路 | |
| US7498859B2 (en) | Driving device using CMOS inverter | |
| JP2668172B2 (ja) | 電流発生装置およびｄ／ａ変換装置 | |
| US20030184395A1 (en) | CR oscillation circuit | |
| JP3160931B2 (ja) | 発振回路 | |
| JP3209967B2 (ja) | 電流セル及びこれを用いたディジタル／アナログ変換器 | |
| US6781472B2 (en) | Pseudo-cubic function generator circuit | |
| JP4011198B2 (ja) | 温度補償型水晶発振器 | |
| CN113783560B (zh) | 电路装置、振荡器、电子设备以及移动体 | |
| JP3114659B2 (ja) | 発振回路の周波数調整方法 | |
| JPS59132230A (ja) | Ａ／ｄ変換回路 | |
| JPH06125252A (ja) | 遅延回路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20001226 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090126 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100126 Year of fee payment: 9 |
|
| EXPY | Cancellation because of completion of term |