JP4870894B2 - 温度補償型発振器 - Google Patents
温度補償型発振器 Download PDFInfo
- Publication number
- JP4870894B2 JP4870894B2 JP2002235006A JP2002235006A JP4870894B2 JP 4870894 B2 JP4870894 B2 JP 4870894B2 JP 2002235006 A JP2002235006 A JP 2002235006A JP 2002235006 A JP2002235006 A JP 2002235006A JP 4870894 B2 JP4870894 B2 JP 4870894B2
- Authority
- JP
- Japan
- Prior art keywords
- temperature
- voltage
- circuit
- control voltage
- compensated oscillator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【０００１】
【発明の属する技術分野】
この発明は、水晶振動子を用いた水晶発振器の温度特性を補償した温度補償型発振器に関する。
【０００２】
【従来の技術】
水晶振動子を用いた水晶発振器は、周波数安定度は他の発振器に比べてより勝れているが、近年の移動体無線の基準発振器として使用する場合は、水晶振動子の温度特性に起因する発振周波数の変動が問題となる。この問題を解決するために、水晶振動子の温度特性を補償する、所謂温度補償型発振器が広く用いられている。
温度補償型発振器の中でも間接法と呼ばれる方式のものは、近年の集積回路技術の発展に伴い、部品点数の削減と性能の向上が図られている。
【０００３】
間接法による温度補償型発振器の温度補償原理を図１７を用いて説明する。
図１７における温度検出回路９１は温度に依存した温度検出電圧を発生する。この電圧は、高温部低温部分別回路９２と勾配補正電圧発生回路９３に入力される。高温部低温部分別回路９２は入力された電圧を低温部用および高温部用の２つに分けて、それぞれ低温部３次曲線電圧発生回路９４および高温部３次曲線電圧発生回路９５へ入力させる。
低温部３次曲線電圧発生回路９４および高温部３次曲線電圧発生回路９５、勾配補正電圧発生回路９３、標準周波数調整電圧発生回路９６からそれぞれ出力される電圧は、加算回路９７に入力されて加算され、周波数調整回路９８に出力される。
【０００４】
周波数調整回路９８は、入力された電圧によって水晶振動子９０を有する発振回路９９の発振周波数を制御する。また、標準周波数調整電圧発生回路９６から出力される電圧によって、既定の温度における標準発振周波数の調整を行う。
３次曲線電圧発生回路は、入力される電圧を３乗した電圧を発生するだけなので、入力電圧と出力電圧の２次元平面において、３次曲線の半分である第１象限の電圧しか発生できない。
そこで、一連の３次曲線電圧を得るためには、入力電圧と出力電圧を反転させて３次曲線電圧を発生させる低温部３次曲線電圧発生回路９４と、通常の動作で３次曲線電圧を発生させる高温部３次曲線電圧発生回路９５とを用い、その各出力電圧を加算することになる。
そのために、高温部低温部分別回路９２と低温部３次曲線電圧発生回路９４および高温部３次曲線電圧発生回路９５が必要となる。
【０００５】
上述の一連の動作において、低温部３次曲線電圧発生回路９４および高温部３次曲線電圧発生回路９５は、周波数調整回路９８がＡＴカット水晶の３次温度特性を補償するような電圧を発生し、勾配補正電圧発生回路９３は、周波数調整回路９８がＡＴカット水晶の１次温度特性を補償するような電圧を発生する。
これ等の電圧を加算回路９７で加算して、周波数調整回路９８に入力することにより、発振回路９９の発振周波数が温度により変化することを補償する。このようにして温度補償型発振器の発振周波数は温度が変化しても一定に保たれる。
【０００６】
【発明が解決しようとする課題】
しかしながら、このような従来の技術では、上述のようにＡＴカット水晶の温度特性を補償するために、温度検出回路からの電圧を低温部と高温部に分けるための高温部低温部分別回路、２つの３次曲線電圧発生回路、勾配補正電圧発生回路、および加算回路を必要とするため、回路規模が増大するとともに、これ等の各回路の製造時のばらつきを補正するために、個々に煩雑な調整が必要になるという問題がある。
そこでこの発明は、この問題点を解決して、回路構成が簡潔で小型化に適し、調整も容易な温度補償型発振器を提供することを目的とする。
【０００７】
【課題を解決するための手段】
この発明による温度補償型発振器は上記の目的を達成するため、発振回路と、制御電圧によってその発振回路の発振周波数を変化させる周波数調整回路と、その発振回路の近傍の温度状態を検出し、検出した温度に基づいて出力電圧を発生する温度検出回路と、その温度検出回路からの出力電圧に基づいて、上記制御電圧を発生する制御電圧発生回路を含む制御電圧発生回路とを有する温度補償型発振器において、上記制御電圧発生回路を次のように構成したことを特徴とする。
【０００８】
すなわち、上記制御電圧発生回路は、互いに異なる導電型の第１のＭＯＳトランジスタと第２のＭＯＳトランジスタとが、第１の電源線と該第１の電源線と反対電位または接地電位の第２の電源線との間に直列に接続されて、それぞれ上記温度検出回路からの出力電圧に応じて制御され、上記第１のＭＯＳトランジスタと第２のＭＯＳトランジスタとの接続点から３次項電圧を出力することによって、上記制御電圧として３次項電圧を発生する回路である。
この温度補償型発振器において、上記温度検出回路が検出する温度が、第１の温度（Ｔ１）に達するまでの温度範囲を第１温度領域（ＴＡ１）、上記第１の温度（Ｔ１）からそれより高い第２の温度（Ｔ２）の間の温度範囲を第２温度領域（ＴＡ２）、上記第２の温度（Ｔ２）を越える温度範囲を第３温度領域（ＴＡ３）としたとき、
上記制御電圧発生回路が発生する上記３次項電圧と温度との関係を示す曲線が、
上記第１温度領域（ＴＡ１）では上記第１のＭＯＳトランジスタの自乗則に則る下向きに凸な曲線となり、上記第２温度領域（ＴＡ２）では一定になり、上記第３温度領域（ＴＡ３）では上記第２のＭＯＳトランジスタの自乗則に則る下向きに凸な曲線となるようにするとよい。
上記制御電圧発生回路は、上記温度検出回路からの出力電圧と上記第１の電源又は第２の電源線の電圧との差を分割して、上記第１のＭＯＳトランジスタおよび第２のＭＯＳトランジスタを制御する電圧を発生する電圧分割回路を有するとよい。
これらの温度補償型発振器において、上記制御電圧発生回路が、上記温度検出回路からの出力電圧に基づいて１次項電圧を発生する回路も有し、上記３次項電圧を第１の制御電圧として出力し、上記１次項電圧を第２の制御電圧として出力し、
上記周波数調整回路が、上記第１の制御電圧と第２の制御電圧とによって上記発振回路の発振周波数を制御する回路であるとなおよい。
その場合、上記周波数調整回路は、上記発振回路の負荷容量を構成する容量素子として、上記制御電圧によってその容量値が変化する電圧可変容量素子を有し、上記第１の制御電圧を上記電圧可変容量素子の一方の電極へ印加し、上記第２の制御電圧を上記電圧可変容量素子の他方の電極へ印加するようにするとよい。
あるいは、上記電圧可変容量素子として、上記第１の制御電圧が印加される第１の電圧可変容量素子と、上記第２制御電圧が印加される第２電圧可変容量素子とが並列に接続されていてもよい。
【００１６】
【発明の実施の形態】
この発明をより詳細に説明するため、添付の図面を用いてこの発明の好ましい実施の形態を説明する。
［実施形態の構成：図１から図４］
図１は、この発明による温度補償型発振器の一実施形態の構成を示すブロック回路図である。この温度補償型発振器は、電源１１と、入力端子１２と、制御電圧発生回路２３と、温度検出回路１３と、外部制御電圧入力回路１７と、周波数調整回路４５と、発振回路４７と、メモリ回路１９とによって構成される。
【００１７】
制御電圧発生回路２３は、図１に示すように、演算増幅回路２９と、ＰチャネルＭＯＳトランジスタ３７と、ＮチャネルＭＯＳトランジスタ３５と、第１の抵抗素子３９と、第２の抵抗素子４３と、第３の抵抗素子２２と、第４の抵抗素子２０と、第１、第２のゲート電圧発生回路を構成するデジタル制御電圧分割回路３１，３３と、デジタル制御可変抵抗回路２１と、抵抗素子２７とによって構成される。
特に、ＰチャネルＭＯＳトランジスタ３７とＮチャネルＭＯＳトランジスタ３５とデジタル制御電圧分割回路３１，３３は、３次項電圧発生回路を構成している。
【００１８】
周波数調整回路４５は、ＭＩＳ型可変容量コンデンサ４１，５４、抵抗素子５２，５３，５９と、容量素子５５，５７，５８によって構成される。そして、発振回路４７は、圧電振動子である水晶振動子４９と、インバータ５１と、帰還抵抗素子５０とによって構成される。ＭＩＳ型可変容量コンデンサ４１，５４は、それぞれ発振回路４７の負荷容量を構成する容量素子であって、制御電圧によってその容量値が変化する電圧可変容量素子である。
温度検出回路１３は、図２に示すように、電源１００と、ＰチャネルＭＯＳトランジスタ１０５と、抵抗素子１１９，１０６と、演算増幅回路１１１等によって構成される。その詳細な構成は後述する。
【００１９】
この温度検出回路１３の電源１００は、制御電圧発生回路２３の電源１１と共通にする必要はなく、実際の集積回路（ＩＣ）では電源電圧を回路別に最適化するために、別々のレギュレータから供給するのが一般的である。具体的には、図１に示した電源１１をレギュレータで構成し、図２に示した温度検出回路１３の電源１００、外部制御電圧入力回路１７の電源（後述する図３に示す電源１３０）、および発振回路４７の電源も、それぞれ別に用意したレギュレータで構成する。
そのため、この実施形態では図が煩雑になるのを避けるため、図１の温度検出回路１３は電源を含む回路として示している。後述する外部制御電圧入力回路１７も同様である。
【００２０】
外部制御電圧入力回路１７は、図３に示すように、電源１３０と、演算増幅回路１３７，１４７と、デジタル制御可変抵抗回路１４１と、デジタル制御電圧分割回路１３９等によって構成される。その詳細な構成は後述する。
メモリ回路１９は不揮発性メモリで構成する。あるいは、書き込みが１度だけ可能なワンタイムメモリや、読み出し専用メモリであるマスクＲＯＭなどで構成することもできる。
【００２１】
図１に示す制御電圧発生回路２３において、デジタル制御電圧分割回路３１，３３は、その両端に印加される電圧の差をデジタル信号で任意に分割して出力する回路である。
例えば、図４に示すように、電圧入力端子Ａ，Ｂ間に複数の抵抗素子Ｒ１〜Ｒｎを直列に接続し、その各接続点と電圧出力端子Ｃとの間にそれぞれスイッチ素子ＳＷ１〜ＳＷｎを接続し、メモリ回路１９からのデジタル信号によってそのスイッチ素子ＳＷ１〜ＳＷｎの1個または複数個を選択的にオンにすることによって、電圧入力端子Ａ，Ｂ間に印加される電圧を任意に分割した電圧を電圧出力端子Ｃに出力する。
【００２２】
そして、図１に示した、一方のデジタル制御電圧分割回路３１の両端（図４における電圧入力端子Ａ，Ｂ）は、それぞれ制御電圧発生回路２３の電源１１の正極端子に接続された正電源線２５（その電圧を参照電圧とする）と、温度検出回路１３の出力電圧線１５に接続している。他方のデジタル制御電圧分割回路３３の両端（図４における電圧入力端子Ａ，Ｂ）は、それぞれ温度検出回路１３の出力電圧線１５と、電源１１の負極端子とアースに接続された接地電源線（または負電源線）２６に接続している。
なお、デジタル制御電圧分割回路３１，３３に印加する参照電圧は、必ずしも正電源線２５および接地電源線２６の電圧でなくてもよく、任意の電源からの電圧を利用することができる。
また、この実施形態では、デジタル制御電圧分割回路３１，３３が第１，第２のゲート電圧発生回路であり、温度検出回路１３の出力電圧と参照電圧との差に基づいて、その各電圧差を分割して第１，第２のゲート電圧を発生するが、これに限るものではない。
【００２３】
そして、デジタル制御電圧分割回路３１の分割電圧出力は、図４の電圧出力端子Ｃに接続される信号線３６を通して、第１のゲート電圧としてＰチャネルＭＯＳトランジスタ３７のゲートＧ１に入力され、デジタル制御電圧分割回路３３の分割電圧出力は、同様な信号線３０を通して第２のゲート電圧としてＮチャネルＭＯＳトランジスタ３５のゲートＧ２に入力される。
このデジタル制御電圧分割回路３１によって第１のゲート電圧発生回路を、デジタル制御電圧分割回路３３によって第２のゲート電圧発生回路を構成している。
さらに、ＰチャネルＭＯＳトランジスタ３７のソースＳ１は、第３の抵抗素子２２を介して制御電圧発生回路２３の正電源線２５に接続し、ＮチャネルＭＯＳトランジスタ３５のソースＳ２は、第４の抵抗素子２０を介して制御電圧発生回路２３の接地電源線２６に接続している。
【００２４】
また、ＰチャネルＭＯＳトランジスタ３７のドレインＤ１は第１の抵抗素子３９を介して正電源線２５に接続し、ＮチャネルＭＯＳトランジスタ３５のドレインＤ２は第２の抵抗素子４３を介して接地電源線２６に接続している。そのＰチャネルＭＯＳトランジスタ３７のドレインＤ１と、ＮチャネルＭＯＳトランジスタ３５のドレインＤ２は相互に接続し、ドレイン接続点４４を形成している。
この実施形態では、正電源線２５が第１の電位の第１の電源線、接地電源線２６が、第１の電源線と反対極性または接地電位の第２の電源線となっている。したがって、第２の電源線が電源１１の負極端子に接続されているが接地されていない負電源線となる場合もある。
【００２５】
図１において、制御電圧発生回路２３のドレイン接続点４４から出力される第１の制御電圧Ｖｏ１を信号線４６を通して、演算増幅回路２９から出力される第２の制御電圧Ｖｏ２を信号線４８を通して、それぞれ周波数調整回路４５へ入力している。
図２に示した温度検出回路１３において、ＰチャネルＭＯＳトランジスタ１０５のゲートＧ３は、抵抗素子１０１を介して温度検出回路１３の正電源線１０３に接続されるとともに、抵抗素子１１５を介して接地電源線１２１にも接続されている。その正電源線１０３は電源１００の正極端子に、接地電源線１２１は電源１００の負極端子とアースにそれぞれ接続されている。
そして、ＰチャネルＭＯＳトランジスタ１０５のソースＳ３は、抵抗素子１０６を介して温度検出回路１３の正電源線１０３に、ドレインＤ３は抵抗素子１１９を介して接地電源線１２１にそれぞ接続される。
【００２６】
その抵抗素子１１９とＰチャネルＭＯＳトランジスタ１０５のドレインＤ３との接続点１２０の出力電圧は、抵抗素子１０７を介して演算増幅回路１１１の負入力端子に入力され、その演算増幅回路１１１の負入力端子は、抵抗素子１０９を介して自己の出力端子に接続している。さらに、この演算増幅回路１１１の正入力端子は、抵抗素子１２４を介して正電源線１０３に、抵抗素子１２３を介して接地電源線１２１にそれぞれ接続して、オフセット電圧を入力する。
この演算増幅回路１１１の出力電圧が温度検出電圧であり、図１に示した温度検出回路１３の出力電圧として、信号線１５を通して前述のようにデジタル制御電圧分割回路３１と３３に入力されるとともに、抵抗素子２７を介して演算増幅回路２９の負入力端子へも入力される。その演算増幅回路２９の負入力端子は、デジタル制御可変抵抗回路２１を介して自己の出力端子２８に接続している。
【００２７】
図２に示した温度検出回路１３では、抵抗素子１０１と１１５によって、ＰチャネルＭＯＳトランジスタ１０５に対するゲート電圧発生部を構成している。また、正電源線１０３が第１の電源線、接地電源線１２１が、第１の電源線と反対極性または接地電位の第２の電源線となっている。
抵抗素子１０６の両端に発生する電圧は、ＰチャネルＭＯＳトランジスタ１０５のゲートＧ３とソースＳ３との間の電圧（所謂ゲート電圧）に対して逆の極性で印加されるので、ＰチャネルＭＯＳトランジスタ１０５のドレイン電流を減少させる作用を持つ。この作用は、ＰチャネルＭＯＳトランジスタ１０５のドレイン電流（ソース電流も同じ）が増えるほど顕著になるので、ＰチャネルＭＯＳトランジスタ１０５のドレイン電流に対して一種の負帰還的作用を及ぼし、温度に対するＰチャネルＭＯＳトランジスタ１０５のドレイン電流の直線性を改善するだけでなく、その製造ばらつきの影響も抑制する効果がある。
【００２８】
この実施形態では、演算増幅回路１１１の出力電圧を温度検出回路１３の温度検出電圧として出力しているが、それに限定されるものではなく、たとえば抵抗素子１１９とＰチャネルＭＯＳトランジスタ１０５のドレインＤ３との接続点１２０に発生する電圧を、そのまま温度検出回路１３の温度検出電圧として出力するようにしてもよい。
図３に示した外部制御電圧入力回路１７において、外部電圧は入力端子１２から抵抗素子１３１を介して演算増幅回路１３７の負入力端子に入力され、その演算増幅回路１３７の負入力端子は、デジタル制御可変抵抗回路１４１を介して自己の出力端子に接続している。
【００２９】
さらに、この演算増幅回路１３７の正入力端子は、抵抗素子１３３を介してこの外部制御電圧入力回路１７の正電源線１３２に接続するとともに、抵抗素子１３５を介して接地電源線１３８にも接続し、オフセット電圧を入力する。
この演算増幅回路１３７の出力は、抵抗素子１４３を介して演算増幅回路１４７の負入力端子に入力し、その演算増幅回路１４７の負入力端子は抵抗素子１４５を介して自己の出力端子に接続している。この演算増幅回路１４７の出力が外部制御電圧入力回路１７の出力となり、信号線１６を通して図１に示した制御電圧発生回路２３の演算増幅回路２９の正入力端子にオフセット電圧として入力する。
【００３０】
この実施形態では、図３に示した抵抗素子１３３、１３５によって演算増幅回路１３７のオフセット電圧発生部を構成している。
外部電圧は、その製品の仕様によってその電圧範囲が定められていて、その定められた電圧範囲の外部電圧をそのまま演算増幅回路２９のオフセット電圧として入力すると、制御電圧発生回路２３が要求する電圧値との整合性が悪く、所望の周波数変化が得られない。そのため、一般的にはこの外部電圧の変化範囲を圧縮し、必要であれば適当なオフセットを付加する。この圧縮の割合の調整とオフセットの付加を、外部制御電圧入力回路１７で行っている。その詳細な動作原理は後述する。
【００３１】
前述したデジタル制御電圧分割回路３１，３３と同様な機能を有するデジタル制御電圧分割回路１３９の両端は、外部制御電圧入力回路１７の正電源線１３２と接地電源線１３８とに接続していて、そのデジタル制御電圧分割回路１３９の分割電圧出力は、信号線１４０を通して演算増幅回路１４７の正入力端子にオフセット電圧として入力する。
この実施形態では、この演算増幅回路１４７へのオフセット入力電圧をデジタル制御電圧分割回路１３９の分割電圧出力により調整している。
図１に示した周波数調整回路４５は、制御電圧発生回路２３の第１の制御電圧Ｖｏ１を、信号線４６と抵抗素子５２を通してＭＩＳ型可変容量コンデンサ４１の一方の電極であるゲート側電極へ入力するとともに、信号線４６と抵抗素子５３を通してＭＩＳ型可変容量コンデンサ５４のゲート側電極へも入力している。
【００３２】
また、制御電圧発生回路２３の第２の制御電圧Ｖｏ２を信号線４８と抵抗素子５９を通してＭＩＳ型可変容量コンデンサ４１と５４のそれぞれもう一方の電極である基板側電極へ入力している。
ＭＩＳ型可変容量コンデンサ４１と５４の各ゲート側電極は、それぞれ容量素子５８又は５７を介して発振回路４７に接続し、各基板側電極は容量素子５５を介してアース（接地電源線に接続）されている。
発振回路４７は、インバータ５１の入力端子と出力端子の間に抵抗素子５０と水晶振動子４９を並列に接続した水晶発振回路であり、その水晶振動子４９の両端を周波数調整回路４５の容量素子５８と５７にそれぞれ接続している。
メモリ回路１９は、デジタルデータの記憶と読み出しを制御するシリアル入出力線１８と、それぞれデジタルデータを出力する３本のパラレル出力線１４ａ，１４ｂ，１４ｃを接続している。
【００３３】
[実施形態の作用：図１から図８]
次に、これまでに説明した図１から図４に加えて、図５から図８も参照して上述した温度補償型発振器の作用について説明する。
図１において、温度検出回路１３は発振回路４７の温度を検出して、温度に依存した電圧を制御電圧発生回路２３へ出力する。
そこでまず、その制御電圧発生回路２３による前述した第１の制御電圧Ｖｏ１の発生動作原理を説明する。
【００３４】
温度検出回路１３において、図２に示したＰチャネルＭＯＳトランジスタ１０５のゲートＧ３には、ドレインＤ３に電流を流すために、この温度検出回路１３の電源１００による正電源線１０３と接地電源線１２１との間の電源電圧を抵抗素子１０１と１１５によって分割した電圧が入力されている。そして、温度が低温から高温に変化して行くと、ＰチャネルＭＯＳトランジスタ１０５のドレイン電流が増加し、抵抗素子１１９とドレインＤ３との接続点１２０の電圧が直線的に上昇する。
この接続点１２０の電圧は抵抗素子１０７を介して演算増幅回路１１１の負入力端子に入力されているので、演算増幅回路１１１の動作は反転増幅となり、その出力電圧は温度の上昇と共に直線的に下降して行く。
【００３５】
演算増幅回路１１１の正入力端子には、温度検出回路１３の電源電圧を抵抗素子１２４と１２３で分割した電圧がオフセット電圧として入力されている。
なお、ＰチャネルＭＯＳトランジスタ１０５のソースＳ３と正電源線１０３との間に接続した抵抗素子１０６をデジタル制御可変抵抗回路に置き換えて、完成体にしてからメモリ回路１９に記憶されたデジタルデータにより、ＰチャネルＭＯＳトランジスタ１０５のドレイン電流の制御を行うようにすることも可能である。
図１に示したメモリ回路１９は、外部からシリアル入出力線１８を介して、デジタルデータの記憶と読み出しを制御し、パラレル出力線１４ａ〜１４ｃを介して制御用のデジタルデータを、制御電圧発生回路２３のデジタル制御可変抵抗回路２１、およびデジタル制御電圧分割回路３１，３３へ出力する。
【００３６】
上述のように、温度検出回路１３の出力電圧は温度の上昇と共に直線的に下降して行き、温度検出回路１３の出力電圧と制御電圧発生回路２３の接地電源線２６の電圧（０Ｖ）との電圧差は小さくなって行く。
この電圧差はデジタル制御電圧分割回路３３により所望の値に分割されて、ＮチャネルＭＯＳトランジスタ３５のゲートＧ２にゲート入力電圧として入力される。いま、温度が低温状態から上昇し、図５に示す温度Ｔ１に達して、このゲート入力電圧が、ＮチャネルＭＯＳトランジスタ３５のしきい値電圧以下になると、そのソースＳ２とドレインＤ２の間に流れていた電流が遮断される。その温度Ｔ１に達するまでの温度範囲が第１温度領域ＴＡ１であり、この領域ではＮチャネルＭＯＳトランジスタ３５はＯＮ状態であるが、ＰチャネルＭＯＳトランジスタ３７はＯＦＦ状態にある。
【００３７】
一方、温度の上昇と共に、温度検出回路１３の出力電圧と制御電圧発生回路２３の正電源線２５の電圧との電圧差は逆に直線的に大きくなって行く。
この電圧差はデジタル制御電圧分割回路３１により所望の値に分割されてＰチャネルＭＯＳトランジスタ３７のゲートＧ１にゲート入力電圧として入力される。そして、図５に示す温度Ｔ２に達して、このゲート入力電圧がＰチャネルＭＯＳトランジスタ３７のしきい値電圧を超えると、そのソースＳ１とドレインＤ１の間に電流が流れ始める。
温度Ｔ２が温度Ｔ１より高く、且つこの温度Ｔ１と温度Ｔ２の値が所望の値になるように、デジタル制御電圧分割回路３１，３３の電圧分割比率をメモリ回路１９に記憶されたデジタルデータにより設定する。
【００３８】
この温度Ｔ１はＡＴカット水晶振動子の低温部側の極大点（−１０度〜０度）付近に、温度Ｔ２はＡＴカット水晶振動子の高温部側の極小点（６０度〜７０度）付近に定める。この温度Ｔ１から温度Ｔ２の間の温度範囲が第２温度領域ＴＡ２であり、この領域では、ＰチャネルＭＯＳトランジスタ３７とＮチャネルＭＯＳトランジスタ３５は共にＯＦＦ状態となる。ＡＴカット水晶振動子において、上記の極大点と極小点の間の温度領域では、その周波数がほぼ直線的に変化するので、この第２温度領域ＴＡ２では、前述した第２制御電圧Ｖｏ２の変化だけで、発振回路４７の発振周波数に対する温度補償を行う。
【００３９】
第１の抵抗素子３９および第２の抵抗素子４３の抵抗値は、いずれも１００キロオーム（ＫΩ）以上に設定するのがよい。この抵抗値が１００ＫΩより小さいと、制御電圧発生回路２３の消費電流が増大するだけでなく、ＰチャネルＭＯＳトランジスタ３７とＮチャネルＭＯＳトランジスタ３５のＯＮ状態での等価抵抗に対する影響が無視できなくなり、第１制御電圧Ｖｏ１の最高温部と最低温部の部分で電圧の飽和が発生して、ドレイン接続点４４に発生する電圧曲線が歪んで、ＡＴカット水晶振動子の温度特性を十分に補償できる所望の電圧曲線が得られなくなる。
【００４０】
図５における温度がＴ１に達するまでの間（第１温度領域ＴＡ１）は、ＰチャネルＭＯＳトランジスタ３７のソースＳ１とドレインＤ１の間に流れる電流は遮断されているので、第２の抵抗素子４３を流れる電流は、ＮチャネルＭＯＳトランジスタ３５のソースＳ２とドレインＤ２の間に流れる電流に比べて非常に小さい。そのため、制御電圧発生回路２３の正電源線２５から第１の抵抗素子３９に流れこむ電流は、ＮチャネルＭＯＳトランジスタ３５のソースＳ２とドレインＤ２の間に流れる電流にほぼ等しくなる。
ＰチャネルＭＯＳトランジスタ３７のドレインＤ１とＮチャネルＭＯＳトランジスタ３５のドレインＤ２の接続点４４に発生する第１の制御電圧Ｖｏ１は、制御電圧発生回路２３の正電源線２５の電圧から第１の抵抗素子３９の両端に発生する電圧を差し引いた電圧となるから、温度に対する第１の制御電圧Ｖｏ１の変化は、ＮチャネルＭＯＳトランジスタ３５のゲート電圧とドレイン電流の関係による、いわゆる自乗則に則る上向きに凸な曲線となる。
【００４１】
図５における温度がＴ１からＴ２の間は第２温度領域ＴＡ２であり、ＮチャネルＭＯＳトランジスタ３５とＰチャネルＭＯＳトランジスタ３７は遮断状態にあり、いずれもソースとドレイン間に電流は流れないので、接続点４４に発生する第１の制御電圧Ｖｏ１は、第１の抵抗素子３９と第２の抵抗素子４３の抵抗比で、電源１１による電源電圧を分割した値になる。
例えば、第１の抵抗素子３９と第２の抵抗素子４３の抵抗値を等しくしておけば、第１の制御電圧Ｖｏ１の値は、電源電圧の半分の値となる。
さらに温度が上昇して図５におけるＴ２を越えると、第３温度領域ＴＡ３となり、ＮチャネルＭＯＳトランジスタ３５は遮断状態のままで、ＰチャネルＭＯＳトランジスタ３７がＯＮ状態になる。そのため、第１の抵抗素子３９を流れる電流は、ＰチャネルＭＯＳトランジスタ３７のソースＳ１とドレインＤ１の間に流れる電流に比べて非常に小さくなり、第２の抵抗素子４３を介して接地電源線２６に流れこむ電流は、ＰチャネルＭＯＳトランジスタ３７のソースＳ１とドレインＤ１の間に流れる電流にほぼ等しくなる。
【００４２】
そのため、ドレイン接続点４４に発生する第１の制御電圧Ｖｏ１は、第２の抵抗素子４３の両端に発生する電圧となるから、温度に対する第１の制御電圧Ｖｏ１の変化は、ＰチャネルＭＯＳトランジスタのゲート電圧とドレイン電流の関係による、いわゆる自乗則に則る下向きに凸な曲線となる。
したがって、温度変化に対するドレイン接続点４４に発生する第１の制御電圧Ｖｏ１の変化の様子は、図５の線図に示す曲線６０のようになる。この図において、温度を横軸に制御電圧を縦軸にとっている。
【００４３】
この曲線６０の温度Ｔ１未満の範囲（第1温度領域ＴＡ１）は曲線部分６７に、温度Ｔ１から温度Ｔ２の範囲（第２温度領域ＴＡ２）は曲線部分６５に、温度Ｔ２を越える範囲（第３温度領域ＴＡ３）は曲線部分６１にそれぞれ対応して３次項電圧となる。なお、直線６３は後述する第２の制御電圧Ｖｏ２である１次項電圧を示している。
第１の制御電圧Ｖｏ１の変化は曲線６０に示されるように、原理的には、ＭＯＳトランジスタの自乗則で発生させるものであるが、温度に対して連続的な３次曲線近似の曲線となり、低温部と高温部とに分けて発生させる必要はない。
【００４４】
そこで、温度Ｔ１と温度Ｔ２の値を適正に選べば、実際の３次曲線に対する誤差は１０ｍＶ以下となり、ＡＴカット水晶の３次温度特性を十分に補償することが可能である。
なお、図１に示した第１のゲート電圧発生回路であるデジタル制御電圧分圧回路３１は、ＰチャネルＭＯＳトランジスタ３７のゲートＧ１に出力する第１のゲート電圧を、少なくとも第３温度領域ＴＡ３においては温度の変化に対して直線的に変化させる。また、第２のゲート電圧発生回路であるデジタル制御電圧分圧回路３３は、ＮチャネルＭＯＳトランジスタ３５のゲートＧ２に出力する第２のゲート電圧を、少なくとも第１温度領域ＴＡ１においては温度の変化に対して直線的に変化させる。
【００４５】
さらに、図１における第３の抵抗素子２２は、温度検出回路１３の図２に示したＰチャネルＭＯＳトランジスタ１０５のソースＳ３に接続された、抵抗素子１０６について説明した作用と同様な作用をなし、ＰチャネルＭＯＳトランジスタ３７のドレイン電流を制限する負帰還的な効果をもたらす。そのため、第３の抵抗素子２２の抵抗値を調節することにより、ＰチャネルＭＯＳトランジスタ３７のドレイン電流により発生する第１の抵抗素子３９の両端の電圧の温度に対する変化率を制御することができる。それにより、ＭＯＳトランジスタ３７，３５の特性にバラツキがあっても、ＡＴカット水晶の３次温度特性に対する補償近似誤差をより少なくするように調整することができる。
【００４６】
第４の抵抗素子２０も、ＮチャネルＭＯＳトランジスタ３５のドレイン電流に対して、上述した第３の抵抗素子２２と同様な作用をなす。
さらに、これらの第３の抵抗素子２２および第４の抵抗素子２０をデジタル制御可変抵抗回路に置き換えて、完成体にしてからメモリ回路１９に記憶されたデジタルデータにより、上述した調整を行うことも可能である。この場合には、温度補償をする最高温度で、発振回路４７の発振周波数が所望の値となるように第３の抵抗素子２２の抵抗値を調整し、温度補償をする最低温度で、発振回路４７の発振周波数が所望の値となるように第４の抵抗素子２０の抵抗値を調整する。
抵抗素子２０，２２を用いなくとも温度補償は可能であるが、第１制御電圧Ｖｏ１の曲線形状を前述の温度Ｔ１とＴ２だけで決めることになり、個々の水晶振動子の温度特性のばらつきを十分に吸収することは困難となる。
この実施形態では、温度検出回路１３を１つだけ用いて、その出力電圧をデジタル制御電圧分割回路３１，３３に入力する例を説明したが、デジタル制御電圧分割回路３１と３３に別々の温度検出回路の出力電圧を入力するようにしても同様な効果が得られる。
【００４７】
次に、制御電圧発生回路２３による第２の制御電圧Ｖｏ２の発生動作原理を説明する。
温度が低温から高温に変化して行くと、温度検出回路１３の出力電圧は前述の説明のように直線的に下降して行く。その温度検出回路１３の出力電圧は、抵抗素子２７を介して演算増幅回路２９の負入力端子に入力されるので、演算増幅回路２９の動作は反転増幅となり、その出力電圧は温度の上昇と共に直線的に増加して行く。
したがって、演算増幅回路２９の出力端子２８に発生する第２の制御電圧Ｖｏ２は温度と共に直線的に上昇して行く。
【００４８】
このときの直線的変化の勾配は演算増幅回路２９の増幅率に依存するが、演算増幅回路２９の増幅率は、演算増幅回路２９の負入力端子と出力端子と間に挿入されているデジタル制御可変抵抗回路２１の抵抗値と、抵抗素子２７の抵抗値の比で決まる。そのため、第２の制御電圧Ｖｏ２の温度変化に対する勾配を変えるには、メモリ回路１９に記憶しているデジタルデータによって、デジタル制御可変抵抗回路２１の抵抗値を変化させればよい。
温度に対する演算増幅回路２９の出力端子２８に発生する第２の制御電圧Ｖｏ２の変化の様子は、温度を横軸に、制御電圧を縦軸にとった図５の線図において、直線６３で示す１次項電圧となる。
【００４９】
次に、周波数調整回路４５による上述した第１の制御電圧Ｖｏ１と第２の制御電圧Ｖｏ２の加算作用について説明する。
第１の制御電圧Ｖｏ１は、周波数調整回路４５のＭＩＳ型可変容量コンデンサ４１の一方の電極であるゲート側電極に、高周波電流の流れ出しを阻止するための抵抗素子５２を介して入力されるとともに、ＭＩＳ型可変容量コンデンサ５４のゲート側電極にも同様に抵抗素子５３を介して入力される。
第２の制御電圧Ｖｏ２は、ＭＩＳ型可変容量コンデンサ４１，５４のもう一方の電極である基板側電極に、高周波電流の流れ出しを阻止するための抵抗素子５９を介して入力される。
【００５０】
容量素子５７，５８は、発振回路４７のインバータ側の直流電圧を遮断するために挿入し、容量素子５５は直流分だけを遮断して、ＭＩＳ型可変容量コンデンサ４１，５４を高周波的に接地するためのものである。
このように、第１の制御電圧Ｖｏ１はＭＩＳ型可変容量コンデンサ４１，５４のゲート側電極に入力し、第２の制御電圧Ｖｏ２は基板側電極に入力しているので、ＭＩＳ型可変容量コンデンサ４１，５４に印加される電圧は、第１の制御電圧Ｖｏ１から第２の制御電圧Ｖｏ２を差し引いた電圧となる。したがって、第２の制御電圧Ｖｏ２の勾配は、第１の制御電圧Ｖｏ１に対して逆向きの効果を持つから、図５に示した正勾配を持つ第２の制御電圧Ｖｏ２の直線６３は、第１の制御電圧Ｖｏ１の曲線６０に対して負勾配として作用する。
【００５１】
温度に対するＭＩＳ型可変容量コンデンサ４１，５４の両極に印加される電圧の差（第１の制御電圧Ｖｏ１−第２の制御電圧Ｖｏ２）の変化の模様は、図６に温度を横軸にとり、制御電圧の差を縦軸にとって示す線図に示す曲線７１のようになる。その形状からもわかるように、この曲線７１は、３次曲線に負の勾配を持った１次直線を加えた曲線に近似する曲線となっている。
このように特別な加算回路を必要とせずに、温度に対して３次曲線を近似する第１の制御電圧Ｖｏ１と、温度に対して直線勾配を持つ第２制御電圧Ｖｏ２を容易に加算することができる。
【００５２】
次に、オフセット電圧調整の動作原理を説明する。
図１における外部制御電圧入力回路１７の図３に示した演算増幅回路１４７の出力は、制御電圧発生回路２３の演算増幅回路２９の正入力端子にオフセット電圧として入力している。その演算増幅回路２９の出力電圧はオフセット入力電圧に応答して変化するから、演算増幅回路１４７の出力電圧に応答して演算増幅回路２９の出力電圧が変化する。
演算増幅回路２９の出力電圧は第２の制御電圧Ｖｏ２なので、結果として演算増幅回路１４７の出力電圧に応答して第２の制御電圧Ｖｏ２が変化することになる。
【００５３】
その、演算増幅回路１４７の出力電圧は、その負入力端子の入力電圧と正入力端子の入力電圧（オフセット電圧）の双方に応答して変化する。すなわち、この演算増幅回路１４７の出力電圧は、演算増幅回路１３７の出力電圧と、デジタル制御電圧分割回路１３９の分割電圧出力の双方に応答して変化する。
演算増幅回路１３７の出力電圧も、その負入力端子の入力電圧と正入力端子の入力電圧（オフセット入力電圧）の双方に応答して変化する。しかし、オフセット入力電圧は、抵抗素子１３３と１３５によって電源１３０による電源電圧を分割した一定の電圧であるから、演算増幅回路１３７の出力電圧は、入力端子１２からの外部入力電圧だけに依存して変化する。この演算増幅回路１３７のオフセット入力電圧は、外部入力電圧により変化する演算増幅回路１３７の出力電圧にオフセットを付加する作用をする。
【００５４】
結論として、第２の制御電圧Ｖｏ２は入力端子１２からの外部入力電圧、およびデジタル制御電圧分割回路１３９の分割電圧出力の双方によって変化する。
そこで、デジタル制御電圧分割回路１３９の分割電圧出力を、メモリ回路１９に記憶されたデジタルデータにより制御することによって第２の制御電圧Ｖｏ２を変化させて、製造時に温度補償型発振器の標準発振周波数を調整することができる。
【００５５】
顧客は温度補償型発振器を使用する時に、ＡＦＣ入力電圧と呼ばれる外部入力電圧を入力端子１２へ入力して、温度補償型発振器の発振周波数を所望の値に調整する。この時、メモリ回路１９に記憶されたデジタルデータにより、デジタル制御可変抵抗回路１４１の抵抗値を制御して、演算増幅回路１３７の増幅率を変化させることにより、外部入力電圧の変化範囲の圧縮の割合を設定することができる。
図３に示す外部制御電圧入力回路１７の入力端子１２へ入力される外部入力電圧は、演算増幅回路１３７，１４７の２つの演算増幅回路で２回反転増幅されて、外部入力電圧と演算増幅回路１４７の出力電圧と第２の制御電圧Ｖｏ２は同じ方向に変化する。
外部入力電圧と第２の制御電圧Ｖｏ２の変化方向を逆にする場合は、外部制御電圧入力回路１７を構成する演算増幅回路を奇数個にすればよい。演算増幅回路の個数を偶数個にするか、奇数個にするかは、外部入力電圧の変化方向と発振周波数の変化方向の正逆を調整をするときに選択する。
【００５６】
次に、周波数調整回路４５の動作原理を説明する。
周波数調整回路４５を構成する、ＭＩＳ型可変容量コンデンサ４１，５４は、発振回路４７を構成する水晶振動子の負荷容量として作用するので、ＭＩＳ型可変容量コンデンサ４１，５４の容量値が変化すると発振周波数が変化する。
ＭＩＳ型可変容量コンデンサ４１，５４は、その両極に印加された制御電圧の差により容量値が変化するので、結果として、ＭＩＳ型可変容量コンデンサ４１，５４の両極に印加された電圧の差によって、発振回路４７の発振周波数を制御することができる。
【００５７】
ＭＩＳ型可変容量コンデンサ４１，５４の両極に印加される電圧の差と発振周波数の変化の様子は、電圧の差を横軸に、周波数変化率を縦軸にとった図７の線図に曲線７３で示すようになる。この図からわかるように、ＭＩＳ型可変容量コンデンサ４１，５４の両極に印加される電圧の差の正方向への増大に対して、発振周波数は減少し、発振周波数の変化率の符号が正から負に向かう。
なお、この実施形態では、ＭＩＳ型可変容量コンデンサ４１，５４がＮ型シリコン基板上に設けられた場合を例にとっているので、前述のような変化方向になるが、ＭＩＳ型可変容量コンデンサ４１，５４がＰ型シリコン基板上に設けられた場合は逆方向の変化となる。
すなわち、ＭＩＳ型可変容量コンデンサ４１，５４の両極に印加される電圧の差の正方向への増大に対して、発振周波数は増加し、発振周波数の変化率の符号が負から正に向かう。
【００５８】
図３における入力端子１２に入力される外部入力電圧と演算増幅回路１４７の出力電圧と第２の制御電圧Ｖｏ２の関係の説明で述べたように、外部入力電圧と演算増幅回路１４７の出力電圧と第２の制御電圧Ｖｏ２は同じ方向に変化する。そして、その電圧上昇は、ＭＩＳ型可変容量コンデンサ４１，５４に対しては、その両極に印加される電圧の差を下げる方向に作用するので、外部入力電圧と温度補償型発振器の発振周波数は比例的に変化する。
図７に示した曲線７３の中間部はほぼ直線になっているので、この範囲の電圧の差で周波数調整を行えば、ＭＩＳ型可変容量コンデンサ４１，５４の両極に印加される電圧の差と発振周波数の変化率はほぼ直線関係になる。
【００５９】
したがって、温度に対して図６の曲線７１で示したような電圧の差を印加すれば、その温度に対する周波数変化率の様子は、図８に温度を横軸に周波数変化率を縦軸にとって示す線図の曲線７５のようになる。
この曲線の形状は、温度軸に対してＡＴカット水晶振動子の温度に対する周波数変化率特性の逆になっているので、ＡＴカット水晶振動子の温度特性を補償することができる。
【００６０】
[実施形態の変更例：図９から図１４]
ここで、上述した実施形態の一部を変更する実施形態について説明する。
前述の実施形態では、温度検出回路１３はＰチャネルＭＯＳトランジスタを用いて、温度と出力電圧の関係が反比例関係にあるものを用いたが、ＮチャネルＭＯＳトランジスタを用いても同様な効果が得られる。
例えば、図９にその回路例を示す。この温度検出回路１３′は、ＰチャネルＭＯＳトランジスタ１０５に代えてＮチャネルＭＯＳトランジスタ１２５を用いる他は、図２に示した温度検出回路１３と同じ回路構成であり、図２と対応する素子に同一の符号を付してある。
【００６１】
この温度検出回路１３′において、ＮチャネルＭＯＳトランジスタ１２５のゲートＧ４は、電源１００の正電源線１０３と接地電源線１２１の間に直列に接続された抵抗素子１１５と１０１の接続点に接続されている。ソースＳ４は抵抗素子１０６を介して接地電源線１２１に、ドレインＤ４は抵抗素子１１９を介して正電源線１０３にそれぞれ接続し、抵抗素子１１９とＮチャネルＭＯＳトランジスタ１２５のドレインＤ４との接続点１２０の出力電圧が、抵抗素子１０７を介して演算増幅回路１１１の負入力端子に入力される。その他の構成及び作用は図２に示した温度検出回路１３と同様であるので、その説明を省略する。そして、演算増幅回路１１１の出力電圧がこの温度検出回路１３′の出力であり、温度とその出力電圧の関係が比例関係になる。
【００６２】
また、図１における温度検出回路１３と演算増幅回路２９によって第２の制御電圧Ｖｏ２を発生させる代わりに、図１０に示すように、温度勾配の異なる２個の温度センサ１５５，１５８を有する温度検出回路１６０を用いることもできる。
この温度検出回路１６０は、２個の温度センサ１５５，１５８の出力電圧の差を電圧分割回路１５９で任意の比率に分割して、２個の温度センサ１５５，１５８の温度勾配の間の任意の温度勾配を選べるようにする。この電圧分割回路１５９の出力電圧を第２の制御信号Ｖｏ２として用いる。電圧分割回路１５９の分割比率は、メモリ回路１９からのデジタル信号によって変更可能である。
【００６３】
さらに、図１における第１の抵抗素子３９と第２の抵抗素子４３の代わりに、図１１に示すような、それぞれ抵抗値に対する温度係数が異なっている抵抗素子２１３と抵抗素子２１５を用いても同様な効果が得られる。
すなわち、前述した第２温度領域（図５における温度領域ＴＡ２）では、第１の制御電圧Ｖｏ１は抵抗素子２１３と抵抗素子２１５で制御電圧発生回路２３の電源電圧を分割した値であるから、抵抗素子２１３と抵抗素子２１５の抵抗値の温度係数が異なっていれば、第１の制御電圧Ｖｏ１は温度の変化に対して直線的に変化する。この時、温度勾配を変化させるには、これらの２つの抵抗素子のそれぞれの抵抗値の温度係数の組み合わせが異なる抵抗素子の組を複数用意して、スイッチで切り替えるようにすればよい。
【００６４】
図１１に示す例では、それぞれ抵抗値の温度係数の組み合わせが異なる３組の抵抗素子２１３，２１５と、２１９，２２１と、２２５，２２７のいずれかを、切替手段である３個のスイッチ２１１，２１７，２２３のＯＮ／ＯＦＦによって選択的に切り替えて使用する。これらのスイッチ２１１，２１７，２２３のＯＮ／ＯＦＦ制御をメモリ回路からのデジタル信号で行うことも可能である。
切替手段として、このスイッチ２１１，２１７，２２３の代わりにスイッチングトランジスタを用いる場合には、図１２に示すように、正電源線２５と各抵抗素子２１３，２１９，２２５との間にスイッチングトランジスタ２３１，２３３，２３５を挿入し、接地電源線２６と各抵抗素子２１５，２２１，２２７との間にスイッチングトランジスタ２３２，２３４，２３６を挿入するとよい。これによって、スイッチングトランジスタのＯＮ抵抗を小さくすることができる。
さらに、この場合、各スイッチングトランジスタ２３１〜２３６の制御電圧をレギュレータ回路から供給することにより、スイッチングトランジスタのＯＮ抵抗が電源電圧変動によって変動するのを防止できる。
【００６５】
また、図１に示した周波数調整回路４５に代えて、図１３に示す周波数調整回路４５′を用いてもよい。この図１３において、図１の周波数調整回路４５と同じ部分には同一の符号を付している。
図１３に示す周波数調整回路４５′内には、ＭＩＳ型可変容量コンデンサ４１，５４と容量素子５８，５７の各直列回路にそれぞれ並列に、第２のＭＩＳ型可変容量コンデンサ１５１，１５３と容量素子１５２，１５４の各直列回路を設けている。
この場合、第１の制御電圧Ｖｏ１は、図１に示した実施形態の場合と同じく、信号線４６と抵抗素子５２又は５３を介しＭＩＳ型可変容量コンデンサ４１，５４の各ゲート側電極へ印加するが、第２の制御電圧Ｖｏ２は、信号線４８および抵抗素子１５６又は１５７を介して第２のＭＩＳ型可変容量コンデンサ１５１，１５３の各ゲート側電極へ印加する。このようにしても、前述した第１実施例の場合と同様な結果が得られる。
【００６６】
さらに、製造時の温度補償型発振器の標準発振周波数の調整、およびＡＦＣ入力電圧と呼ばれる外部入力電圧による温度補償型発振器の周波数の調整に関しては、図１４に示すような、一種の抵抗回路網によっても、同様な効果が得られる。
図１４において、メモリ回路１９からのデジタル信号で制御されるデジタル制御電圧分割回路２５１は、入力端子１２からの外部入力電圧を分割して、メモリ回路１９からのデジタル信号で制御されるデジタル制御電圧分割回路２５３の一方の端子に加える。また、メモリ回路１９からのデジタル信号で制御されるデジタル制御電圧分割回路２５５は、定電圧源２５０の出力電圧を分割してデジタル制御電圧分割回路２５３の他方の端子に加える。
そして、デジタル制御電圧分割回路２５３の出力線２５６に出力される分割電圧を第２の制御電圧Ｖｏ２として用いるが、この電圧は入力端子１２からの外部入力電圧およびデジタル制御電圧分割回路２５５からの分割電圧の双方によって変化する。また、この分割電圧の出力は、デジタル制御電圧分割回路２５３の分割比により、入力端子１２からの外部入力電圧およびデジタル制御電圧分割回路２５５からの分割電圧に対する依存性が変化する。
【００６７】
［参考例：図１５および図１６］
次に、この発明による温度補償型発振器と対比する参考例について、図１５および図１６等を参照して説明する。
図１５はその温度補償型発振器の構成を示すブロック回路図であり、図１に示した実施形態と対応する要素には同一の符号を付し、それらの説明は省略するか簡単にする。
この図１５に示す温度補償型発振器の構成要素は、新たに温度検出回路２０１を加えている点と、図１における演算増幅回路２９、抵抗素子２７、およびデジタル制御可変抵抗回路２１に代えて、デジタル制御電圧分割回路２０５，２０７を設けた点を除いて、殆ど図１の構成要素と同じである。
【００６８】
制御電圧発生回路２３′は、図１におけるＰチャネルＭＯＳトランジスタ３７をＮチャネルＭＯＳトランジスタ３８に置き換えている点と、デジタル制御電圧分割回路３３の両端が、新たに設けた温度検出回路２０１の出力電圧線２０３と制御電圧発生回路２３′の接地電源線２６にそれぞれ接続している点と、上述したように演算増幅回路２９等の代わりに、演算増幅回路２９と同様な作用をするデジタル制御電圧分割回路２０５と２０７を設けた点を除いて、図１に示した制御電圧発生回路２３の回路構成と同じである。
周波数調整回路４５および発振回路４７の回路構成及びその機能は、前述の実施形態と同じであるからその説明は省略する。
温度検出回路１３の回路構成及びその機能は、図２に示した温度検出回路１３の回路構成と同じである。
【００６９】
温度検出回路２０１は、図９に示した温度検出回路１３′と同様に、ＮチャネルＭＯＳトランジスタ１２５と、抵抗素子１１９，１０６と、演算増幅回路１１１等によって構成される。
外部制御電圧入力回路１７の回路構成及びその機能は、図３に示した外部制御電圧入力回路１７と同じであるから、その説明は省略する。
メモリ回路１９の構成も前述の実施形態と同じである。
【００７０】
制御電圧発生回路２３′において、デジタル制御電圧分割回路３１の接続は、図１に示した実施形態と全く同じなので説明は省略する。デジタル制御電圧分割回路３３の両端は、前述のように温度検出回路２０１の出力電圧線２０３と制御電圧発生回路２３′の接地電源線２６に接続している。
デジタル制御電圧分割回路３１の分割電圧出力は、ゲート電圧としてＮチャネルＭＯＳトランジスタ３８のゲートＧ５に入力され、デジタル制御電圧分割回路３３の分割電圧出力は、ゲート電圧としてＮチャネルＭＯＳトランジスタ３５のゲートＧ２に入力される。
この制御電圧発生回路２３′においても、デジタル制御電圧分割回路３１によって第１のゲート電圧発生回路を、デジタル制御電圧分割回路３３によって第２のゲート電圧発生回路を構成している。
【００７１】
ＮチャネルＭＯＳトランジスタ３８のソースＳ５は、第３の抵抗素子２２を介して接地電源線２６に接続し、ＮチャネルＭＯＳトランジスタ３５のソースＳ２は、第４の抵抗素子２０を介して接地電源線２６に接続している。
ＮチャネルＭＯＳトランジスタ３５，３８の各ドレインＤ２とＤ５は共通接続され、そのドレイン接続点４４は、第１の抵抗素子３９を介して正電源線２５に接続するとともに、第２の抵抗素子４３を介して接地電源線２６にも接続している。
【００７２】
この制御電圧発生回路２３′では第１のＭＯＳトランジスタを構成するＮチャネルＭＯＳトランジスタ３８、第２のＭＯＳトランジスタを構成するＮチャネルＭＯＳトランジスタ３５、デジタル制御電圧分割回路３１，３３によって２次項電圧発生回路を構成する。また、図１に示した実施形態の場合と異なり、接地電源線２６が第１の電源線である。そして、両トランジスタ３８，３５のソース側をいずれも第１の電源線である接地電源線２６に接続しているが、同じ極性の電源線であれば、一方を別の電源線（第２の電源線）に接続してもよい。
この制御電圧発生回路２３′のドレイン接続点４４から出力される第１の制御電圧Ｖｏ１、およびデジタル制御電圧分割回路２０５から出力される分割電圧による第２の制御電圧Ｖｏ２は、それぞれ信号線４６，４８を通して周波数調整回路４５へ入力する。
【００７３】
次に、この温度補償型発振器の動作について説明する。
図１５において、温度検出回路１３は発振回路４７の温度を検出して、その温度に依存した電圧を制御電圧発生回路２３′へ出力する。温度検出回路２０１も発振回路４７の温度を検出して、その温度に依存した電圧を制御電圧発生回路２３′へ出力する。
【００７４】
先ず、最初に第１の制御電圧Ｖｏ１の発生動作原理を説明する。
温度検出回路１３の動作は前述の実施形態と同じなので、その説明は省略する。
温度検出回路２０１は、図９に示した温度検出回路１３′と同様に構成されており、そのＮチャネルＭＯＳトランジスタ１２５のゲートＧ４には、ドレインＤ４に電流を流すために、電源１００による電源電圧を抵抗素子１１５と１０１で分割した電圧が入力されていて、温度が低温から高温に変化して行くと、ＮチャネルＭＯＳトランジスタ１２５のドレインＤ４の電流が増加し、抵抗素子１１９とＮチャネルＭＯＳトランジスタ１２５のドレインＤ４との接続点１２０の電圧が直線的に下降する。
【００７５】
接続点１２０の電圧は抵抗素子１０７を介して演算増幅回路１１１の負入力端子に入力されているので、演算増幅回路１１１の動作は反転増幅となり、出力電圧は温度の上昇と共に直線的に上昇して行く。すなわち、温度と出力電圧とは比例関係になる。
この演算増幅回路１１１の正入力端子には、電源電圧を抵抗素子１２３と１２４で分割した電圧がオフセット電圧として入力される。
抵抗素子１０６をデジタル制御可変抵抗回路に置き換えて、完成体にしてからメモリ回路１９に記憶されたデジタルデータにより、ＮチャネルＭＯＳトランジスタ１２５のドレイン電流の制御を行うことも可能である。
メモリ回路１９の動作は前述の実施形態と同じなので、その説明は省略する。
【００７６】
上述のように、図１５に示す温度検出回路１３の出力電圧は温度の上昇と共に直線的に下降して行き、温度検出回路２０１の出力電圧は温度の上昇と共に直線的に上昇して行く。
温度の変化に対するＮチャネルＭＯＳトランジスタ３５、およびＮチャネルＭＯＳトランジスタ３８の基本動作原理は、前述の実施形態で説明したのと同じであるので、前述の実施形態で説明したように、温度領域を低温側から順次区分する第１温度領域、第２温度領域、第３温度領域という温度領域区分を用いて説明する。
【００７７】
低温側の第１温度領域では、ＮチャネルＭＯＳトランジスタ３５がＯＮ、ＮチャネルＭＯＳトランジスタ３８がＯＦＦ、中間の第２温度領域では、ＮチャネルＭＯＳトランジスタ３５，３８が共にＯＦＦ、高温側の第３温度領域では、ＮチャネルＭＯＳトランジスタ３５がＯＦＦ、ＮチャネルＭＯＳトランジスタ３８がＯＮとなる。
その時の温度に対するドレイン接続点４４に発生する第１の制御電圧Ｖｏ１の変化の様子は、図１６に温度を横軸にとり制御電圧を縦軸にとって示す線図の曲線２７７のようになる。
【００７８】
この曲線２７７の温度Ｔ１未満の範囲（温度領域ＴＡ１）は曲線部分２７１に、温度Ｔ１から温度Ｔ２の範囲（温度領域ＴＡ２）は曲線部分２７３に、温度Ｔ２を越える範囲（温度領域ＴＡ３）は曲線部分２７５に、それぞれ対応して２次項電圧となる。
この第１の制御電圧Ｖｏ１の変化は、曲線２７７に示されるように、原理的にはＭＯＳトランジスタの自乗則で発生させたものであるので、温度に対して連続的な２次曲線となり、低温部と高温部とに分けて発生させる必要はない。
温度Ｔ１と温度Ｔ２の値を適正に選べば、音叉型振動子の２次温度特性を正確に補償することが可能である。
【００７９】
この場合も、図１５に示した第１のゲート電圧発生回路であるデジタル制御電圧分圧回路３１は、ＮチャネルＭＯＳトランジスタ３８のゲートＧ５に出力する第１のゲート電圧を、少なくとも第３温度領域ＴＡ３においては温度の変化に対して直線的に変化させる。また、第２のゲート電圧発生回路であるデジタル制御電圧分圧回路３３は、ＮチャネルＭＯＳトランジスタ３５のゲートＧ２に出力する第２のゲート電圧を、少なくとも第１温度領域ＴＡ１においては温度の変化に対して直線的に変化させる。
第３の抵抗素子２２と第４の抵抗素子２０の動作は、前述の実施形態と全く同じなので説明は省略する。
この温度補償型発振器では、音叉型振動子の２次温度特性を補償することができる。
オフセット電圧調整の動作原理、および周波数調整回路４５の動作原理は前述の実施形態と同じなので説明は省略する。
【００８０】
【発明の効果】
以上説明してきたように、この発明による温度補償型発振器は、高温部低温部分別回路、および低温部３次曲線電圧発生回路と高温部３次曲線電圧発生回路のような、複雑で且つ調整が困難な回路を必要とせず、互いに異なる導電型のＰチャネルＭＯＳトランジスタとＮチャネルＭＯＳトランジスタの電気特性のみから、発振回路の発振周波数を変化させる制御電圧として、一連の３次近似曲線形状の３次項電圧を発生することができる。そのため、ＡＴカット水晶振動子の３次温度特性を容易に補償することができる。
また、３次近似曲線と勾配補正を行う１次直線の加算をする場合、周波数調整回路側で加算回路を用いないで行うようにすることもできるので、そのようにすれば、回路構成が非常に簡単になり、半導体集積回路への集積も容易で、且つ半導体集積回路チップの面積を大幅に縮小でき、歩留まりの向上と価格の低減に大きな効果がある。
【図面の簡単な説明】
【図１】 この発明による温度補償型発振器の一実施形態の構成を示すブロック回路図である。
【図２】図１における温度検出回路１３の具体的な構成例を示す回路図である。
【図３】図１における外部制御電圧入力回路１７の具体的な構成例を示すブロック回路図である。
【図４】図１におけるデジタル制御電圧分割回路３１，３３の具体的な構成例を示すブロック回路図である。
【図５】 この発明の一実施形態における温度と第１，第２の制御電圧との関係を示す線図である。
【図６】同じく温度と第１の制御電圧と第２の制御電圧との差との関係を示す線図である。
【図７】同じくその電圧の差と周波数変化率との関係を示す線図である。
【図８】同じく温度と周波数変化率との関係を示す線図である。
【図９】この発明に使用する温度検出回路の他の構成例を示す回路図である。
【図１０】同じく温度検出回路のさらに他の構成例を示すブロック回路図である。
【図１１】図１における第１の制御電圧を発生する回路の他の構成例を示す回路図である。
【図１２】同じく第１の制御電圧を発生する回路のさらに他の構成例を示す回路図である。
【図１３】図１における発振回路と一部変更した周波数調整回路とを示す回路図である。
【図１４】この発明に使用する外部制御電圧入力回路の他の例を示すブロック回路図である。
【図１５】 この発明による温度補償型発振器と対比する参考例を示すブロック回路図である。
【図１６】同じくその制御電圧発生回路によって発生する温度と第１の制御電圧との関係を示す線図である。
【図１７】従来の温度補償型発振器の構成例を示すブロック図である。
【符号の説明】
１１：電源
１３，１３′，１６０，２０１：温度検出回路
１７：外部制御電圧入力回路 １９：メモリ回路
２３，２３′：制御電圧発生回路
２５，１０３：正電源線 ２６，１２１：接地電源線
３１，３３，１３９：デジタル制御電圧分割回路
３５，３８，１２５：ＮチャネルＭＯＳトランジスタ
３７，１０５：ＰチャネルＭＯＳトランジスタ
３９：第１の抵抗素子
４１，５４：ＭＩＳ型可変容量コンデンサ
４３：第２の抵抗素子
４５，４５′：周波数調整回路 ４７：発振回路
１０６，１１９，２１３，２１５，２１９，２２１，２２５，２２７：抵抗素子
１１１：演算増幅回路 １２０：接続点
１５１，１５３：第２のＭＩＳ型可変容量コンデンサ
１５５，１５８：温度センサ
２１１，２１７，２２３：スイッチ
２３１〜２３６：スイッチングトランジスタ
ＴＡ１：第１温度領域 ＴＡ２：第２温度領域
ＴＡ３：第３温度領域
【発明の属する技術分野】
この発明は、水晶振動子を用いた水晶発振器の温度特性を補償した温度補償型発振器に関する。
【０００２】
【従来の技術】
水晶振動子を用いた水晶発振器は、周波数安定度は他の発振器に比べてより勝れているが、近年の移動体無線の基準発振器として使用する場合は、水晶振動子の温度特性に起因する発振周波数の変動が問題となる。この問題を解決するために、水晶振動子の温度特性を補償する、所謂温度補償型発振器が広く用いられている。
温度補償型発振器の中でも間接法と呼ばれる方式のものは、近年の集積回路技術の発展に伴い、部品点数の削減と性能の向上が図られている。
【０００３】
間接法による温度補償型発振器の温度補償原理を図１７を用いて説明する。
図１７における温度検出回路９１は温度に依存した温度検出電圧を発生する。この電圧は、高温部低温部分別回路９２と勾配補正電圧発生回路９３に入力される。高温部低温部分別回路９２は入力された電圧を低温部用および高温部用の２つに分けて、それぞれ低温部３次曲線電圧発生回路９４および高温部３次曲線電圧発生回路９５へ入力させる。
低温部３次曲線電圧発生回路９４および高温部３次曲線電圧発生回路９５、勾配補正電圧発生回路９３、標準周波数調整電圧発生回路９６からそれぞれ出力される電圧は、加算回路９７に入力されて加算され、周波数調整回路９８に出力される。
【０００４】
周波数調整回路９８は、入力された電圧によって水晶振動子９０を有する発振回路９９の発振周波数を制御する。また、標準周波数調整電圧発生回路９６から出力される電圧によって、既定の温度における標準発振周波数の調整を行う。
３次曲線電圧発生回路は、入力される電圧を３乗した電圧を発生するだけなので、入力電圧と出力電圧の２次元平面において、３次曲線の半分である第１象限の電圧しか発生できない。
そこで、一連の３次曲線電圧を得るためには、入力電圧と出力電圧を反転させて３次曲線電圧を発生させる低温部３次曲線電圧発生回路９４と、通常の動作で３次曲線電圧を発生させる高温部３次曲線電圧発生回路９５とを用い、その各出力電圧を加算することになる。
そのために、高温部低温部分別回路９２と低温部３次曲線電圧発生回路９４および高温部３次曲線電圧発生回路９５が必要となる。
【０００５】
上述の一連の動作において、低温部３次曲線電圧発生回路９４および高温部３次曲線電圧発生回路９５は、周波数調整回路９８がＡＴカット水晶の３次温度特性を補償するような電圧を発生し、勾配補正電圧発生回路９３は、周波数調整回路９８がＡＴカット水晶の１次温度特性を補償するような電圧を発生する。
これ等の電圧を加算回路９７で加算して、周波数調整回路９８に入力することにより、発振回路９９の発振周波数が温度により変化することを補償する。このようにして温度補償型発振器の発振周波数は温度が変化しても一定に保たれる。
【０００６】
【発明が解決しようとする課題】
しかしながら、このような従来の技術では、上述のようにＡＴカット水晶の温度特性を補償するために、温度検出回路からの電圧を低温部と高温部に分けるための高温部低温部分別回路、２つの３次曲線電圧発生回路、勾配補正電圧発生回路、および加算回路を必要とするため、回路規模が増大するとともに、これ等の各回路の製造時のばらつきを補正するために、個々に煩雑な調整が必要になるという問題がある。
そこでこの発明は、この問題点を解決して、回路構成が簡潔で小型化に適し、調整も容易な温度補償型発振器を提供することを目的とする。
【０００７】
【課題を解決するための手段】
この発明による温度補償型発振器は上記の目的を達成するため、発振回路と、制御電圧によってその発振回路の発振周波数を変化させる周波数調整回路と、その発振回路の近傍の温度状態を検出し、検出した温度に基づいて出力電圧を発生する温度検出回路と、その温度検出回路からの出力電圧に基づいて、上記制御電圧を発生する制御電圧発生回路を含む制御電圧発生回路とを有する温度補償型発振器において、上記制御電圧発生回路を次のように構成したことを特徴とする。
【０００８】
すなわち、上記制御電圧発生回路は、互いに異なる導電型の第１のＭＯＳトランジスタと第２のＭＯＳトランジスタとが、第１の電源線と該第１の電源線と反対電位または接地電位の第２の電源線との間に直列に接続されて、それぞれ上記温度検出回路からの出力電圧に応じて制御され、上記第１のＭＯＳトランジスタと第２のＭＯＳトランジスタとの接続点から３次項電圧を出力することによって、上記制御電圧として３次項電圧を発生する回路である。
この温度補償型発振器において、上記温度検出回路が検出する温度が、第１の温度（Ｔ１）に達するまでの温度範囲を第１温度領域（ＴＡ１）、上記第１の温度（Ｔ１）からそれより高い第２の温度（Ｔ２）の間の温度範囲を第２温度領域（ＴＡ２）、上記第２の温度（Ｔ２）を越える温度範囲を第３温度領域（ＴＡ３）としたとき、
上記制御電圧発生回路が発生する上記３次項電圧と温度との関係を示す曲線が、
上記第１温度領域（ＴＡ１）では上記第１のＭＯＳトランジスタの自乗則に則る下向きに凸な曲線となり、上記第２温度領域（ＴＡ２）では一定になり、上記第３温度領域（ＴＡ３）では上記第２のＭＯＳトランジスタの自乗則に則る下向きに凸な曲線となるようにするとよい。
上記制御電圧発生回路は、上記温度検出回路からの出力電圧と上記第１の電源又は第２の電源線の電圧との差を分割して、上記第１のＭＯＳトランジスタおよび第２のＭＯＳトランジスタを制御する電圧を発生する電圧分割回路を有するとよい。
これらの温度補償型発振器において、上記制御電圧発生回路が、上記温度検出回路からの出力電圧に基づいて１次項電圧を発生する回路も有し、上記３次項電圧を第１の制御電圧として出力し、上記１次項電圧を第２の制御電圧として出力し、
上記周波数調整回路が、上記第１の制御電圧と第２の制御電圧とによって上記発振回路の発振周波数を制御する回路であるとなおよい。
その場合、上記周波数調整回路は、上記発振回路の負荷容量を構成する容量素子として、上記制御電圧によってその容量値が変化する電圧可変容量素子を有し、上記第１の制御電圧を上記電圧可変容量素子の一方の電極へ印加し、上記第２の制御電圧を上記電圧可変容量素子の他方の電極へ印加するようにするとよい。
あるいは、上記電圧可変容量素子として、上記第１の制御電圧が印加される第１の電圧可変容量素子と、上記第２制御電圧が印加される第２電圧可変容量素子とが並列に接続されていてもよい。
【００１６】
【発明の実施の形態】
この発明をより詳細に説明するため、添付の図面を用いてこの発明の好ましい実施の形態を説明する。
［実施形態の構成：図１から図４］
図１は、この発明による温度補償型発振器の一実施形態の構成を示すブロック回路図である。この温度補償型発振器は、電源１１と、入力端子１２と、制御電圧発生回路２３と、温度検出回路１３と、外部制御電圧入力回路１７と、周波数調整回路４５と、発振回路４７と、メモリ回路１９とによって構成される。
【００１７】
制御電圧発生回路２３は、図１に示すように、演算増幅回路２９と、ＰチャネルＭＯＳトランジスタ３７と、ＮチャネルＭＯＳトランジスタ３５と、第１の抵抗素子３９と、第２の抵抗素子４３と、第３の抵抗素子２２と、第４の抵抗素子２０と、第１、第２のゲート電圧発生回路を構成するデジタル制御電圧分割回路３１，３３と、デジタル制御可変抵抗回路２１と、抵抗素子２７とによって構成される。
特に、ＰチャネルＭＯＳトランジスタ３７とＮチャネルＭＯＳトランジスタ３５とデジタル制御電圧分割回路３１，３３は、３次項電圧発生回路を構成している。
【００１８】
周波数調整回路４５は、ＭＩＳ型可変容量コンデンサ４１，５４、抵抗素子５２，５３，５９と、容量素子５５，５７，５８によって構成される。そして、発振回路４７は、圧電振動子である水晶振動子４９と、インバータ５１と、帰還抵抗素子５０とによって構成される。ＭＩＳ型可変容量コンデンサ４１，５４は、それぞれ発振回路４７の負荷容量を構成する容量素子であって、制御電圧によってその容量値が変化する電圧可変容量素子である。
温度検出回路１３は、図２に示すように、電源１００と、ＰチャネルＭＯＳトランジスタ１０５と、抵抗素子１１９，１０６と、演算増幅回路１１１等によって構成される。その詳細な構成は後述する。
【００１９】
この温度検出回路１３の電源１００は、制御電圧発生回路２３の電源１１と共通にする必要はなく、実際の集積回路（ＩＣ）では電源電圧を回路別に最適化するために、別々のレギュレータから供給するのが一般的である。具体的には、図１に示した電源１１をレギュレータで構成し、図２に示した温度検出回路１３の電源１００、外部制御電圧入力回路１７の電源（後述する図３に示す電源１３０）、および発振回路４７の電源も、それぞれ別に用意したレギュレータで構成する。
そのため、この実施形態では図が煩雑になるのを避けるため、図１の温度検出回路１３は電源を含む回路として示している。後述する外部制御電圧入力回路１７も同様である。
【００２０】
外部制御電圧入力回路１７は、図３に示すように、電源１３０と、演算増幅回路１３７，１４７と、デジタル制御可変抵抗回路１４１と、デジタル制御電圧分割回路１３９等によって構成される。その詳細な構成は後述する。
メモリ回路１９は不揮発性メモリで構成する。あるいは、書き込みが１度だけ可能なワンタイムメモリや、読み出し専用メモリであるマスクＲＯＭなどで構成することもできる。
【００２１】
図１に示す制御電圧発生回路２３において、デジタル制御電圧分割回路３１，３３は、その両端に印加される電圧の差をデジタル信号で任意に分割して出力する回路である。
例えば、図４に示すように、電圧入力端子Ａ，Ｂ間に複数の抵抗素子Ｒ１〜Ｒｎを直列に接続し、その各接続点と電圧出力端子Ｃとの間にそれぞれスイッチ素子ＳＷ１〜ＳＷｎを接続し、メモリ回路１９からのデジタル信号によってそのスイッチ素子ＳＷ１〜ＳＷｎの1個または複数個を選択的にオンにすることによって、電圧入力端子Ａ，Ｂ間に印加される電圧を任意に分割した電圧を電圧出力端子Ｃに出力する。
【００２２】
そして、図１に示した、一方のデジタル制御電圧分割回路３１の両端（図４における電圧入力端子Ａ，Ｂ）は、それぞれ制御電圧発生回路２３の電源１１の正極端子に接続された正電源線２５（その電圧を参照電圧とする）と、温度検出回路１３の出力電圧線１５に接続している。他方のデジタル制御電圧分割回路３３の両端（図４における電圧入力端子Ａ，Ｂ）は、それぞれ温度検出回路１３の出力電圧線１５と、電源１１の負極端子とアースに接続された接地電源線（または負電源線）２６に接続している。
なお、デジタル制御電圧分割回路３１，３３に印加する参照電圧は、必ずしも正電源線２５および接地電源線２６の電圧でなくてもよく、任意の電源からの電圧を利用することができる。
また、この実施形態では、デジタル制御電圧分割回路３１，３３が第１，第２のゲート電圧発生回路であり、温度検出回路１３の出力電圧と参照電圧との差に基づいて、その各電圧差を分割して第１，第２のゲート電圧を発生するが、これに限るものではない。
【００２３】
そして、デジタル制御電圧分割回路３１の分割電圧出力は、図４の電圧出力端子Ｃに接続される信号線３６を通して、第１のゲート電圧としてＰチャネルＭＯＳトランジスタ３７のゲートＧ１に入力され、デジタル制御電圧分割回路３３の分割電圧出力は、同様な信号線３０を通して第２のゲート電圧としてＮチャネルＭＯＳトランジスタ３５のゲートＧ２に入力される。
このデジタル制御電圧分割回路３１によって第１のゲート電圧発生回路を、デジタル制御電圧分割回路３３によって第２のゲート電圧発生回路を構成している。
さらに、ＰチャネルＭＯＳトランジスタ３７のソースＳ１は、第３の抵抗素子２２を介して制御電圧発生回路２３の正電源線２５に接続し、ＮチャネルＭＯＳトランジスタ３５のソースＳ２は、第４の抵抗素子２０を介して制御電圧発生回路２３の接地電源線２６に接続している。
【００２４】
また、ＰチャネルＭＯＳトランジスタ３７のドレインＤ１は第１の抵抗素子３９を介して正電源線２５に接続し、ＮチャネルＭＯＳトランジスタ３５のドレインＤ２は第２の抵抗素子４３を介して接地電源線２６に接続している。そのＰチャネルＭＯＳトランジスタ３７のドレインＤ１と、ＮチャネルＭＯＳトランジスタ３５のドレインＤ２は相互に接続し、ドレイン接続点４４を形成している。
この実施形態では、正電源線２５が第１の電位の第１の電源線、接地電源線２６が、第１の電源線と反対極性または接地電位の第２の電源線となっている。したがって、第２の電源線が電源１１の負極端子に接続されているが接地されていない負電源線となる場合もある。
【００２５】
図１において、制御電圧発生回路２３のドレイン接続点４４から出力される第１の制御電圧Ｖｏ１を信号線４６を通して、演算増幅回路２９から出力される第２の制御電圧Ｖｏ２を信号線４８を通して、それぞれ周波数調整回路４５へ入力している。
図２に示した温度検出回路１３において、ＰチャネルＭＯＳトランジスタ１０５のゲートＧ３は、抵抗素子１０１を介して温度検出回路１３の正電源線１０３に接続されるとともに、抵抗素子１１５を介して接地電源線１２１にも接続されている。その正電源線１０３は電源１００の正極端子に、接地電源線１２１は電源１００の負極端子とアースにそれぞれ接続されている。
そして、ＰチャネルＭＯＳトランジスタ１０５のソースＳ３は、抵抗素子１０６を介して温度検出回路１３の正電源線１０３に、ドレインＤ３は抵抗素子１１９を介して接地電源線１２１にそれぞ接続される。
【００２６】
その抵抗素子１１９とＰチャネルＭＯＳトランジスタ１０５のドレインＤ３との接続点１２０の出力電圧は、抵抗素子１０７を介して演算増幅回路１１１の負入力端子に入力され、その演算増幅回路１１１の負入力端子は、抵抗素子１０９を介して自己の出力端子に接続している。さらに、この演算増幅回路１１１の正入力端子は、抵抗素子１２４を介して正電源線１０３に、抵抗素子１２３を介して接地電源線１２１にそれぞれ接続して、オフセット電圧を入力する。
この演算増幅回路１１１の出力電圧が温度検出電圧であり、図１に示した温度検出回路１３の出力電圧として、信号線１５を通して前述のようにデジタル制御電圧分割回路３１と３３に入力されるとともに、抵抗素子２７を介して演算増幅回路２９の負入力端子へも入力される。その演算増幅回路２９の負入力端子は、デジタル制御可変抵抗回路２１を介して自己の出力端子２８に接続している。
【００２７】
図２に示した温度検出回路１３では、抵抗素子１０１と１１５によって、ＰチャネルＭＯＳトランジスタ１０５に対するゲート電圧発生部を構成している。また、正電源線１０３が第１の電源線、接地電源線１２１が、第１の電源線と反対極性または接地電位の第２の電源線となっている。
抵抗素子１０６の両端に発生する電圧は、ＰチャネルＭＯＳトランジスタ１０５のゲートＧ３とソースＳ３との間の電圧（所謂ゲート電圧）に対して逆の極性で印加されるので、ＰチャネルＭＯＳトランジスタ１０５のドレイン電流を減少させる作用を持つ。この作用は、ＰチャネルＭＯＳトランジスタ１０５のドレイン電流（ソース電流も同じ）が増えるほど顕著になるので、ＰチャネルＭＯＳトランジスタ１０５のドレイン電流に対して一種の負帰還的作用を及ぼし、温度に対するＰチャネルＭＯＳトランジスタ１０５のドレイン電流の直線性を改善するだけでなく、その製造ばらつきの影響も抑制する効果がある。
【００２８】
この実施形態では、演算増幅回路１１１の出力電圧を温度検出回路１３の温度検出電圧として出力しているが、それに限定されるものではなく、たとえば抵抗素子１１９とＰチャネルＭＯＳトランジスタ１０５のドレインＤ３との接続点１２０に発生する電圧を、そのまま温度検出回路１３の温度検出電圧として出力するようにしてもよい。
図３に示した外部制御電圧入力回路１７において、外部電圧は入力端子１２から抵抗素子１３１を介して演算増幅回路１３７の負入力端子に入力され、その演算増幅回路１３７の負入力端子は、デジタル制御可変抵抗回路１４１を介して自己の出力端子に接続している。
【００２９】
さらに、この演算増幅回路１３７の正入力端子は、抵抗素子１３３を介してこの外部制御電圧入力回路１７の正電源線１３２に接続するとともに、抵抗素子１３５を介して接地電源線１３８にも接続し、オフセット電圧を入力する。
この演算増幅回路１３７の出力は、抵抗素子１４３を介して演算増幅回路１４７の負入力端子に入力し、その演算増幅回路１４７の負入力端子は抵抗素子１４５を介して自己の出力端子に接続している。この演算増幅回路１４７の出力が外部制御電圧入力回路１７の出力となり、信号線１６を通して図１に示した制御電圧発生回路２３の演算増幅回路２９の正入力端子にオフセット電圧として入力する。
【００３０】
この実施形態では、図３に示した抵抗素子１３３、１３５によって演算増幅回路１３７のオフセット電圧発生部を構成している。
外部電圧は、その製品の仕様によってその電圧範囲が定められていて、その定められた電圧範囲の外部電圧をそのまま演算増幅回路２９のオフセット電圧として入力すると、制御電圧発生回路２３が要求する電圧値との整合性が悪く、所望の周波数変化が得られない。そのため、一般的にはこの外部電圧の変化範囲を圧縮し、必要であれば適当なオフセットを付加する。この圧縮の割合の調整とオフセットの付加を、外部制御電圧入力回路１７で行っている。その詳細な動作原理は後述する。
【００３１】
前述したデジタル制御電圧分割回路３１，３３と同様な機能を有するデジタル制御電圧分割回路１３９の両端は、外部制御電圧入力回路１７の正電源線１３２と接地電源線１３８とに接続していて、そのデジタル制御電圧分割回路１３９の分割電圧出力は、信号線１４０を通して演算増幅回路１４７の正入力端子にオフセット電圧として入力する。
この実施形態では、この演算増幅回路１４７へのオフセット入力電圧をデジタル制御電圧分割回路１３９の分割電圧出力により調整している。
図１に示した周波数調整回路４５は、制御電圧発生回路２３の第１の制御電圧Ｖｏ１を、信号線４６と抵抗素子５２を通してＭＩＳ型可変容量コンデンサ４１の一方の電極であるゲート側電極へ入力するとともに、信号線４６と抵抗素子５３を通してＭＩＳ型可変容量コンデンサ５４のゲート側電極へも入力している。
【００３２】
また、制御電圧発生回路２３の第２の制御電圧Ｖｏ２を信号線４８と抵抗素子５９を通してＭＩＳ型可変容量コンデンサ４１と５４のそれぞれもう一方の電極である基板側電極へ入力している。
ＭＩＳ型可変容量コンデンサ４１と５４の各ゲート側電極は、それぞれ容量素子５８又は５７を介して発振回路４７に接続し、各基板側電極は容量素子５５を介してアース（接地電源線に接続）されている。
発振回路４７は、インバータ５１の入力端子と出力端子の間に抵抗素子５０と水晶振動子４９を並列に接続した水晶発振回路であり、その水晶振動子４９の両端を周波数調整回路４５の容量素子５８と５７にそれぞれ接続している。
メモリ回路１９は、デジタルデータの記憶と読み出しを制御するシリアル入出力線１８と、それぞれデジタルデータを出力する３本のパラレル出力線１４ａ，１４ｂ，１４ｃを接続している。
【００３３】
[実施形態の作用：図１から図８]
次に、これまでに説明した図１から図４に加えて、図５から図８も参照して上述した温度補償型発振器の作用について説明する。
図１において、温度検出回路１３は発振回路４７の温度を検出して、温度に依存した電圧を制御電圧発生回路２３へ出力する。
そこでまず、その制御電圧発生回路２３による前述した第１の制御電圧Ｖｏ１の発生動作原理を説明する。
【００３４】
温度検出回路１３において、図２に示したＰチャネルＭＯＳトランジスタ１０５のゲートＧ３には、ドレインＤ３に電流を流すために、この温度検出回路１３の電源１００による正電源線１０３と接地電源線１２１との間の電源電圧を抵抗素子１０１と１１５によって分割した電圧が入力されている。そして、温度が低温から高温に変化して行くと、ＰチャネルＭＯＳトランジスタ１０５のドレイン電流が増加し、抵抗素子１１９とドレインＤ３との接続点１２０の電圧が直線的に上昇する。
この接続点１２０の電圧は抵抗素子１０７を介して演算増幅回路１１１の負入力端子に入力されているので、演算増幅回路１１１の動作は反転増幅となり、その出力電圧は温度の上昇と共に直線的に下降して行く。
【００３５】
演算増幅回路１１１の正入力端子には、温度検出回路１３の電源電圧を抵抗素子１２４と１２３で分割した電圧がオフセット電圧として入力されている。
なお、ＰチャネルＭＯＳトランジスタ１０５のソースＳ３と正電源線１０３との間に接続した抵抗素子１０６をデジタル制御可変抵抗回路に置き換えて、完成体にしてからメモリ回路１９に記憶されたデジタルデータにより、ＰチャネルＭＯＳトランジスタ１０５のドレイン電流の制御を行うようにすることも可能である。
図１に示したメモリ回路１９は、外部からシリアル入出力線１８を介して、デジタルデータの記憶と読み出しを制御し、パラレル出力線１４ａ〜１４ｃを介して制御用のデジタルデータを、制御電圧発生回路２３のデジタル制御可変抵抗回路２１、およびデジタル制御電圧分割回路３１，３３へ出力する。
【００３６】
上述のように、温度検出回路１３の出力電圧は温度の上昇と共に直線的に下降して行き、温度検出回路１３の出力電圧と制御電圧発生回路２３の接地電源線２６の電圧（０Ｖ）との電圧差は小さくなって行く。
この電圧差はデジタル制御電圧分割回路３３により所望の値に分割されて、ＮチャネルＭＯＳトランジスタ３５のゲートＧ２にゲート入力電圧として入力される。いま、温度が低温状態から上昇し、図５に示す温度Ｔ１に達して、このゲート入力電圧が、ＮチャネルＭＯＳトランジスタ３５のしきい値電圧以下になると、そのソースＳ２とドレインＤ２の間に流れていた電流が遮断される。その温度Ｔ１に達するまでの温度範囲が第１温度領域ＴＡ１であり、この領域ではＮチャネルＭＯＳトランジスタ３５はＯＮ状態であるが、ＰチャネルＭＯＳトランジスタ３７はＯＦＦ状態にある。
【００３７】
一方、温度の上昇と共に、温度検出回路１３の出力電圧と制御電圧発生回路２３の正電源線２５の電圧との電圧差は逆に直線的に大きくなって行く。
この電圧差はデジタル制御電圧分割回路３１により所望の値に分割されてＰチャネルＭＯＳトランジスタ３７のゲートＧ１にゲート入力電圧として入力される。そして、図５に示す温度Ｔ２に達して、このゲート入力電圧がＰチャネルＭＯＳトランジスタ３７のしきい値電圧を超えると、そのソースＳ１とドレインＤ１の間に電流が流れ始める。
温度Ｔ２が温度Ｔ１より高く、且つこの温度Ｔ１と温度Ｔ２の値が所望の値になるように、デジタル制御電圧分割回路３１，３３の電圧分割比率をメモリ回路１９に記憶されたデジタルデータにより設定する。
【００３８】
この温度Ｔ１はＡＴカット水晶振動子の低温部側の極大点（−１０度〜０度）付近に、温度Ｔ２はＡＴカット水晶振動子の高温部側の極小点（６０度〜７０度）付近に定める。この温度Ｔ１から温度Ｔ２の間の温度範囲が第２温度領域ＴＡ２であり、この領域では、ＰチャネルＭＯＳトランジスタ３７とＮチャネルＭＯＳトランジスタ３５は共にＯＦＦ状態となる。ＡＴカット水晶振動子において、上記の極大点と極小点の間の温度領域では、その周波数がほぼ直線的に変化するので、この第２温度領域ＴＡ２では、前述した第２制御電圧Ｖｏ２の変化だけで、発振回路４７の発振周波数に対する温度補償を行う。
【００３９】
第１の抵抗素子３９および第２の抵抗素子４３の抵抗値は、いずれも１００キロオーム（ＫΩ）以上に設定するのがよい。この抵抗値が１００ＫΩより小さいと、制御電圧発生回路２３の消費電流が増大するだけでなく、ＰチャネルＭＯＳトランジスタ３７とＮチャネルＭＯＳトランジスタ３５のＯＮ状態での等価抵抗に対する影響が無視できなくなり、第１制御電圧Ｖｏ１の最高温部と最低温部の部分で電圧の飽和が発生して、ドレイン接続点４４に発生する電圧曲線が歪んで、ＡＴカット水晶振動子の温度特性を十分に補償できる所望の電圧曲線が得られなくなる。
【００４０】
図５における温度がＴ１に達するまでの間（第１温度領域ＴＡ１）は、ＰチャネルＭＯＳトランジスタ３７のソースＳ１とドレインＤ１の間に流れる電流は遮断されているので、第２の抵抗素子４３を流れる電流は、ＮチャネルＭＯＳトランジスタ３５のソースＳ２とドレインＤ２の間に流れる電流に比べて非常に小さい。そのため、制御電圧発生回路２３の正電源線２５から第１の抵抗素子３９に流れこむ電流は、ＮチャネルＭＯＳトランジスタ３５のソースＳ２とドレインＤ２の間に流れる電流にほぼ等しくなる。
ＰチャネルＭＯＳトランジスタ３７のドレインＤ１とＮチャネルＭＯＳトランジスタ３５のドレインＤ２の接続点４４に発生する第１の制御電圧Ｖｏ１は、制御電圧発生回路２３の正電源線２５の電圧から第１の抵抗素子３９の両端に発生する電圧を差し引いた電圧となるから、温度に対する第１の制御電圧Ｖｏ１の変化は、ＮチャネルＭＯＳトランジスタ３５のゲート電圧とドレイン電流の関係による、いわゆる自乗則に則る上向きに凸な曲線となる。
【００４１】
図５における温度がＴ１からＴ２の間は第２温度領域ＴＡ２であり、ＮチャネルＭＯＳトランジスタ３５とＰチャネルＭＯＳトランジスタ３７は遮断状態にあり、いずれもソースとドレイン間に電流は流れないので、接続点４４に発生する第１の制御電圧Ｖｏ１は、第１の抵抗素子３９と第２の抵抗素子４３の抵抗比で、電源１１による電源電圧を分割した値になる。
例えば、第１の抵抗素子３９と第２の抵抗素子４３の抵抗値を等しくしておけば、第１の制御電圧Ｖｏ１の値は、電源電圧の半分の値となる。
さらに温度が上昇して図５におけるＴ２を越えると、第３温度領域ＴＡ３となり、ＮチャネルＭＯＳトランジスタ３５は遮断状態のままで、ＰチャネルＭＯＳトランジスタ３７がＯＮ状態になる。そのため、第１の抵抗素子３９を流れる電流は、ＰチャネルＭＯＳトランジスタ３７のソースＳ１とドレインＤ１の間に流れる電流に比べて非常に小さくなり、第２の抵抗素子４３を介して接地電源線２６に流れこむ電流は、ＰチャネルＭＯＳトランジスタ３７のソースＳ１とドレインＤ１の間に流れる電流にほぼ等しくなる。
【００４２】
そのため、ドレイン接続点４４に発生する第１の制御電圧Ｖｏ１は、第２の抵抗素子４３の両端に発生する電圧となるから、温度に対する第１の制御電圧Ｖｏ１の変化は、ＰチャネルＭＯＳトランジスタのゲート電圧とドレイン電流の関係による、いわゆる自乗則に則る下向きに凸な曲線となる。
したがって、温度変化に対するドレイン接続点４４に発生する第１の制御電圧Ｖｏ１の変化の様子は、図５の線図に示す曲線６０のようになる。この図において、温度を横軸に制御電圧を縦軸にとっている。
【００４３】
この曲線６０の温度Ｔ１未満の範囲（第1温度領域ＴＡ１）は曲線部分６７に、温度Ｔ１から温度Ｔ２の範囲（第２温度領域ＴＡ２）は曲線部分６５に、温度Ｔ２を越える範囲（第３温度領域ＴＡ３）は曲線部分６１にそれぞれ対応して３次項電圧となる。なお、直線６３は後述する第２の制御電圧Ｖｏ２である１次項電圧を示している。
第１の制御電圧Ｖｏ１の変化は曲線６０に示されるように、原理的には、ＭＯＳトランジスタの自乗則で発生させるものであるが、温度に対して連続的な３次曲線近似の曲線となり、低温部と高温部とに分けて発生させる必要はない。
【００４４】
そこで、温度Ｔ１と温度Ｔ２の値を適正に選べば、実際の３次曲線に対する誤差は１０ｍＶ以下となり、ＡＴカット水晶の３次温度特性を十分に補償することが可能である。
なお、図１に示した第１のゲート電圧発生回路であるデジタル制御電圧分圧回路３１は、ＰチャネルＭＯＳトランジスタ３７のゲートＧ１に出力する第１のゲート電圧を、少なくとも第３温度領域ＴＡ３においては温度の変化に対して直線的に変化させる。また、第２のゲート電圧発生回路であるデジタル制御電圧分圧回路３３は、ＮチャネルＭＯＳトランジスタ３５のゲートＧ２に出力する第２のゲート電圧を、少なくとも第１温度領域ＴＡ１においては温度の変化に対して直線的に変化させる。
【００４５】
さらに、図１における第３の抵抗素子２２は、温度検出回路１３の図２に示したＰチャネルＭＯＳトランジスタ１０５のソースＳ３に接続された、抵抗素子１０６について説明した作用と同様な作用をなし、ＰチャネルＭＯＳトランジスタ３７のドレイン電流を制限する負帰還的な効果をもたらす。そのため、第３の抵抗素子２２の抵抗値を調節することにより、ＰチャネルＭＯＳトランジスタ３７のドレイン電流により発生する第１の抵抗素子３９の両端の電圧の温度に対する変化率を制御することができる。それにより、ＭＯＳトランジスタ３７，３５の特性にバラツキがあっても、ＡＴカット水晶の３次温度特性に対する補償近似誤差をより少なくするように調整することができる。
【００４６】
第４の抵抗素子２０も、ＮチャネルＭＯＳトランジスタ３５のドレイン電流に対して、上述した第３の抵抗素子２２と同様な作用をなす。
さらに、これらの第３の抵抗素子２２および第４の抵抗素子２０をデジタル制御可変抵抗回路に置き換えて、完成体にしてからメモリ回路１９に記憶されたデジタルデータにより、上述した調整を行うことも可能である。この場合には、温度補償をする最高温度で、発振回路４７の発振周波数が所望の値となるように第３の抵抗素子２２の抵抗値を調整し、温度補償をする最低温度で、発振回路４７の発振周波数が所望の値となるように第４の抵抗素子２０の抵抗値を調整する。
抵抗素子２０，２２を用いなくとも温度補償は可能であるが、第１制御電圧Ｖｏ１の曲線形状を前述の温度Ｔ１とＴ２だけで決めることになり、個々の水晶振動子の温度特性のばらつきを十分に吸収することは困難となる。
この実施形態では、温度検出回路１３を１つだけ用いて、その出力電圧をデジタル制御電圧分割回路３１，３３に入力する例を説明したが、デジタル制御電圧分割回路３１と３３に別々の温度検出回路の出力電圧を入力するようにしても同様な効果が得られる。
【００４７】
次に、制御電圧発生回路２３による第２の制御電圧Ｖｏ２の発生動作原理を説明する。
温度が低温から高温に変化して行くと、温度検出回路１３の出力電圧は前述の説明のように直線的に下降して行く。その温度検出回路１３の出力電圧は、抵抗素子２７を介して演算増幅回路２９の負入力端子に入力されるので、演算増幅回路２９の動作は反転増幅となり、その出力電圧は温度の上昇と共に直線的に増加して行く。
したがって、演算増幅回路２９の出力端子２８に発生する第２の制御電圧Ｖｏ２は温度と共に直線的に上昇して行く。
【００４８】
このときの直線的変化の勾配は演算増幅回路２９の増幅率に依存するが、演算増幅回路２９の増幅率は、演算増幅回路２９の負入力端子と出力端子と間に挿入されているデジタル制御可変抵抗回路２１の抵抗値と、抵抗素子２７の抵抗値の比で決まる。そのため、第２の制御電圧Ｖｏ２の温度変化に対する勾配を変えるには、メモリ回路１９に記憶しているデジタルデータによって、デジタル制御可変抵抗回路２１の抵抗値を変化させればよい。
温度に対する演算増幅回路２９の出力端子２８に発生する第２の制御電圧Ｖｏ２の変化の様子は、温度を横軸に、制御電圧を縦軸にとった図５の線図において、直線６３で示す１次項電圧となる。
【００４９】
次に、周波数調整回路４５による上述した第１の制御電圧Ｖｏ１と第２の制御電圧Ｖｏ２の加算作用について説明する。
第１の制御電圧Ｖｏ１は、周波数調整回路４５のＭＩＳ型可変容量コンデンサ４１の一方の電極であるゲート側電極に、高周波電流の流れ出しを阻止するための抵抗素子５２を介して入力されるとともに、ＭＩＳ型可変容量コンデンサ５４のゲート側電極にも同様に抵抗素子５３を介して入力される。
第２の制御電圧Ｖｏ２は、ＭＩＳ型可変容量コンデンサ４１，５４のもう一方の電極である基板側電極に、高周波電流の流れ出しを阻止するための抵抗素子５９を介して入力される。
【００５０】
容量素子５７，５８は、発振回路４７のインバータ側の直流電圧を遮断するために挿入し、容量素子５５は直流分だけを遮断して、ＭＩＳ型可変容量コンデンサ４１，５４を高周波的に接地するためのものである。
このように、第１の制御電圧Ｖｏ１はＭＩＳ型可変容量コンデンサ４１，５４のゲート側電極に入力し、第２の制御電圧Ｖｏ２は基板側電極に入力しているので、ＭＩＳ型可変容量コンデンサ４１，５４に印加される電圧は、第１の制御電圧Ｖｏ１から第２の制御電圧Ｖｏ２を差し引いた電圧となる。したがって、第２の制御電圧Ｖｏ２の勾配は、第１の制御電圧Ｖｏ１に対して逆向きの効果を持つから、図５に示した正勾配を持つ第２の制御電圧Ｖｏ２の直線６３は、第１の制御電圧Ｖｏ１の曲線６０に対して負勾配として作用する。
【００５１】
温度に対するＭＩＳ型可変容量コンデンサ４１，５４の両極に印加される電圧の差（第１の制御電圧Ｖｏ１−第２の制御電圧Ｖｏ２）の変化の模様は、図６に温度を横軸にとり、制御電圧の差を縦軸にとって示す線図に示す曲線７１のようになる。その形状からもわかるように、この曲線７１は、３次曲線に負の勾配を持った１次直線を加えた曲線に近似する曲線となっている。
このように特別な加算回路を必要とせずに、温度に対して３次曲線を近似する第１の制御電圧Ｖｏ１と、温度に対して直線勾配を持つ第２制御電圧Ｖｏ２を容易に加算することができる。
【００５２】
次に、オフセット電圧調整の動作原理を説明する。
図１における外部制御電圧入力回路１７の図３に示した演算増幅回路１４７の出力は、制御電圧発生回路２３の演算増幅回路２９の正入力端子にオフセット電圧として入力している。その演算増幅回路２９の出力電圧はオフセット入力電圧に応答して変化するから、演算増幅回路１４７の出力電圧に応答して演算増幅回路２９の出力電圧が変化する。
演算増幅回路２９の出力電圧は第２の制御電圧Ｖｏ２なので、結果として演算増幅回路１４７の出力電圧に応答して第２の制御電圧Ｖｏ２が変化することになる。
【００５３】
その、演算増幅回路１４７の出力電圧は、その負入力端子の入力電圧と正入力端子の入力電圧（オフセット電圧）の双方に応答して変化する。すなわち、この演算増幅回路１４７の出力電圧は、演算増幅回路１３７の出力電圧と、デジタル制御電圧分割回路１３９の分割電圧出力の双方に応答して変化する。
演算増幅回路１３７の出力電圧も、その負入力端子の入力電圧と正入力端子の入力電圧（オフセット入力電圧）の双方に応答して変化する。しかし、オフセット入力電圧は、抵抗素子１３３と１３５によって電源１３０による電源電圧を分割した一定の電圧であるから、演算増幅回路１３７の出力電圧は、入力端子１２からの外部入力電圧だけに依存して変化する。この演算増幅回路１３７のオフセット入力電圧は、外部入力電圧により変化する演算増幅回路１３７の出力電圧にオフセットを付加する作用をする。
【００５４】
結論として、第２の制御電圧Ｖｏ２は入力端子１２からの外部入力電圧、およびデジタル制御電圧分割回路１３９の分割電圧出力の双方によって変化する。
そこで、デジタル制御電圧分割回路１３９の分割電圧出力を、メモリ回路１９に記憶されたデジタルデータにより制御することによって第２の制御電圧Ｖｏ２を変化させて、製造時に温度補償型発振器の標準発振周波数を調整することができる。
【００５５】
顧客は温度補償型発振器を使用する時に、ＡＦＣ入力電圧と呼ばれる外部入力電圧を入力端子１２へ入力して、温度補償型発振器の発振周波数を所望の値に調整する。この時、メモリ回路１９に記憶されたデジタルデータにより、デジタル制御可変抵抗回路１４１の抵抗値を制御して、演算増幅回路１３７の増幅率を変化させることにより、外部入力電圧の変化範囲の圧縮の割合を設定することができる。
図３に示す外部制御電圧入力回路１７の入力端子１２へ入力される外部入力電圧は、演算増幅回路１３７，１４７の２つの演算増幅回路で２回反転増幅されて、外部入力電圧と演算増幅回路１４７の出力電圧と第２の制御電圧Ｖｏ２は同じ方向に変化する。
外部入力電圧と第２の制御電圧Ｖｏ２の変化方向を逆にする場合は、外部制御電圧入力回路１７を構成する演算増幅回路を奇数個にすればよい。演算増幅回路の個数を偶数個にするか、奇数個にするかは、外部入力電圧の変化方向と発振周波数の変化方向の正逆を調整をするときに選択する。
【００５６】
次に、周波数調整回路４５の動作原理を説明する。
周波数調整回路４５を構成する、ＭＩＳ型可変容量コンデンサ４１，５４は、発振回路４７を構成する水晶振動子の負荷容量として作用するので、ＭＩＳ型可変容量コンデンサ４１，５４の容量値が変化すると発振周波数が変化する。
ＭＩＳ型可変容量コンデンサ４１，５４は、その両極に印加された制御電圧の差により容量値が変化するので、結果として、ＭＩＳ型可変容量コンデンサ４１，５４の両極に印加された電圧の差によって、発振回路４７の発振周波数を制御することができる。
【００５７】
ＭＩＳ型可変容量コンデンサ４１，５４の両極に印加される電圧の差と発振周波数の変化の様子は、電圧の差を横軸に、周波数変化率を縦軸にとった図７の線図に曲線７３で示すようになる。この図からわかるように、ＭＩＳ型可変容量コンデンサ４１，５４の両極に印加される電圧の差の正方向への増大に対して、発振周波数は減少し、発振周波数の変化率の符号が正から負に向かう。
なお、この実施形態では、ＭＩＳ型可変容量コンデンサ４１，５４がＮ型シリコン基板上に設けられた場合を例にとっているので、前述のような変化方向になるが、ＭＩＳ型可変容量コンデンサ４１，５４がＰ型シリコン基板上に設けられた場合は逆方向の変化となる。
すなわち、ＭＩＳ型可変容量コンデンサ４１，５４の両極に印加される電圧の差の正方向への増大に対して、発振周波数は増加し、発振周波数の変化率の符号が負から正に向かう。
【００５８】
図３における入力端子１２に入力される外部入力電圧と演算増幅回路１４７の出力電圧と第２の制御電圧Ｖｏ２の関係の説明で述べたように、外部入力電圧と演算増幅回路１４７の出力電圧と第２の制御電圧Ｖｏ２は同じ方向に変化する。そして、その電圧上昇は、ＭＩＳ型可変容量コンデンサ４１，５４に対しては、その両極に印加される電圧の差を下げる方向に作用するので、外部入力電圧と温度補償型発振器の発振周波数は比例的に変化する。
図７に示した曲線７３の中間部はほぼ直線になっているので、この範囲の電圧の差で周波数調整を行えば、ＭＩＳ型可変容量コンデンサ４１，５４の両極に印加される電圧の差と発振周波数の変化率はほぼ直線関係になる。
【００５９】
したがって、温度に対して図６の曲線７１で示したような電圧の差を印加すれば、その温度に対する周波数変化率の様子は、図８に温度を横軸に周波数変化率を縦軸にとって示す線図の曲線７５のようになる。
この曲線の形状は、温度軸に対してＡＴカット水晶振動子の温度に対する周波数変化率特性の逆になっているので、ＡＴカット水晶振動子の温度特性を補償することができる。
【００６０】
[実施形態の変更例：図９から図１４]
ここで、上述した実施形態の一部を変更する実施形態について説明する。
前述の実施形態では、温度検出回路１３はＰチャネルＭＯＳトランジスタを用いて、温度と出力電圧の関係が反比例関係にあるものを用いたが、ＮチャネルＭＯＳトランジスタを用いても同様な効果が得られる。
例えば、図９にその回路例を示す。この温度検出回路１３′は、ＰチャネルＭＯＳトランジスタ１０５に代えてＮチャネルＭＯＳトランジスタ１２５を用いる他は、図２に示した温度検出回路１３と同じ回路構成であり、図２と対応する素子に同一の符号を付してある。
【００６１】
この温度検出回路１３′において、ＮチャネルＭＯＳトランジスタ１２５のゲートＧ４は、電源１００の正電源線１０３と接地電源線１２１の間に直列に接続された抵抗素子１１５と１０１の接続点に接続されている。ソースＳ４は抵抗素子１０６を介して接地電源線１２１に、ドレインＤ４は抵抗素子１１９を介して正電源線１０３にそれぞれ接続し、抵抗素子１１９とＮチャネルＭＯＳトランジスタ１２５のドレインＤ４との接続点１２０の出力電圧が、抵抗素子１０７を介して演算増幅回路１１１の負入力端子に入力される。その他の構成及び作用は図２に示した温度検出回路１３と同様であるので、その説明を省略する。そして、演算増幅回路１１１の出力電圧がこの温度検出回路１３′の出力であり、温度とその出力電圧の関係が比例関係になる。
【００６２】
また、図１における温度検出回路１３と演算増幅回路２９によって第２の制御電圧Ｖｏ２を発生させる代わりに、図１０に示すように、温度勾配の異なる２個の温度センサ１５５，１５８を有する温度検出回路１６０を用いることもできる。
この温度検出回路１６０は、２個の温度センサ１５５，１５８の出力電圧の差を電圧分割回路１５９で任意の比率に分割して、２個の温度センサ１５５，１５８の温度勾配の間の任意の温度勾配を選べるようにする。この電圧分割回路１５９の出力電圧を第２の制御信号Ｖｏ２として用いる。電圧分割回路１５９の分割比率は、メモリ回路１９からのデジタル信号によって変更可能である。
【００６３】
さらに、図１における第１の抵抗素子３９と第２の抵抗素子４３の代わりに、図１１に示すような、それぞれ抵抗値に対する温度係数が異なっている抵抗素子２１３と抵抗素子２１５を用いても同様な効果が得られる。
すなわち、前述した第２温度領域（図５における温度領域ＴＡ２）では、第１の制御電圧Ｖｏ１は抵抗素子２１３と抵抗素子２１５で制御電圧発生回路２３の電源電圧を分割した値であるから、抵抗素子２１３と抵抗素子２１５の抵抗値の温度係数が異なっていれば、第１の制御電圧Ｖｏ１は温度の変化に対して直線的に変化する。この時、温度勾配を変化させるには、これらの２つの抵抗素子のそれぞれの抵抗値の温度係数の組み合わせが異なる抵抗素子の組を複数用意して、スイッチで切り替えるようにすればよい。
【００６４】
図１１に示す例では、それぞれ抵抗値の温度係数の組み合わせが異なる３組の抵抗素子２１３，２１５と、２１９，２２１と、２２５，２２７のいずれかを、切替手段である３個のスイッチ２１１，２１７，２２３のＯＮ／ＯＦＦによって選択的に切り替えて使用する。これらのスイッチ２１１，２１７，２２３のＯＮ／ＯＦＦ制御をメモリ回路からのデジタル信号で行うことも可能である。
切替手段として、このスイッチ２１１，２１７，２２３の代わりにスイッチングトランジスタを用いる場合には、図１２に示すように、正電源線２５と各抵抗素子２１３，２１９，２２５との間にスイッチングトランジスタ２３１，２３３，２３５を挿入し、接地電源線２６と各抵抗素子２１５，２２１，２２７との間にスイッチングトランジスタ２３２，２３４，２３６を挿入するとよい。これによって、スイッチングトランジスタのＯＮ抵抗を小さくすることができる。
さらに、この場合、各スイッチングトランジスタ２３１〜２３６の制御電圧をレギュレータ回路から供給することにより、スイッチングトランジスタのＯＮ抵抗が電源電圧変動によって変動するのを防止できる。
【００６５】
また、図１に示した周波数調整回路４５に代えて、図１３に示す周波数調整回路４５′を用いてもよい。この図１３において、図１の周波数調整回路４５と同じ部分には同一の符号を付している。
図１３に示す周波数調整回路４５′内には、ＭＩＳ型可変容量コンデンサ４１，５４と容量素子５８，５７の各直列回路にそれぞれ並列に、第２のＭＩＳ型可変容量コンデンサ１５１，１５３と容量素子１５２，１５４の各直列回路を設けている。
この場合、第１の制御電圧Ｖｏ１は、図１に示した実施形態の場合と同じく、信号線４６と抵抗素子５２又は５３を介しＭＩＳ型可変容量コンデンサ４１，５４の各ゲート側電極へ印加するが、第２の制御電圧Ｖｏ２は、信号線４８および抵抗素子１５６又は１５７を介して第２のＭＩＳ型可変容量コンデンサ１５１，１５３の各ゲート側電極へ印加する。このようにしても、前述した第１実施例の場合と同様な結果が得られる。
【００６６】
さらに、製造時の温度補償型発振器の標準発振周波数の調整、およびＡＦＣ入力電圧と呼ばれる外部入力電圧による温度補償型発振器の周波数の調整に関しては、図１４に示すような、一種の抵抗回路網によっても、同様な効果が得られる。
図１４において、メモリ回路１９からのデジタル信号で制御されるデジタル制御電圧分割回路２５１は、入力端子１２からの外部入力電圧を分割して、メモリ回路１９からのデジタル信号で制御されるデジタル制御電圧分割回路２５３の一方の端子に加える。また、メモリ回路１９からのデジタル信号で制御されるデジタル制御電圧分割回路２５５は、定電圧源２５０の出力電圧を分割してデジタル制御電圧分割回路２５３の他方の端子に加える。
そして、デジタル制御電圧分割回路２５３の出力線２５６に出力される分割電圧を第２の制御電圧Ｖｏ２として用いるが、この電圧は入力端子１２からの外部入力電圧およびデジタル制御電圧分割回路２５５からの分割電圧の双方によって変化する。また、この分割電圧の出力は、デジタル制御電圧分割回路２５３の分割比により、入力端子１２からの外部入力電圧およびデジタル制御電圧分割回路２５５からの分割電圧に対する依存性が変化する。
【００６７】
［参考例：図１５および図１６］
次に、この発明による温度補償型発振器と対比する参考例について、図１５および図１６等を参照して説明する。
図１５はその温度補償型発振器の構成を示すブロック回路図であり、図１に示した実施形態と対応する要素には同一の符号を付し、それらの説明は省略するか簡単にする。
この図１５に示す温度補償型発振器の構成要素は、新たに温度検出回路２０１を加えている点と、図１における演算増幅回路２９、抵抗素子２７、およびデジタル制御可変抵抗回路２１に代えて、デジタル制御電圧分割回路２０５，２０７を設けた点を除いて、殆ど図１の構成要素と同じである。
【００６８】
制御電圧発生回路２３′は、図１におけるＰチャネルＭＯＳトランジスタ３７をＮチャネルＭＯＳトランジスタ３８に置き換えている点と、デジタル制御電圧分割回路３３の両端が、新たに設けた温度検出回路２０１の出力電圧線２０３と制御電圧発生回路２３′の接地電源線２６にそれぞれ接続している点と、上述したように演算増幅回路２９等の代わりに、演算増幅回路２９と同様な作用をするデジタル制御電圧分割回路２０５と２０７を設けた点を除いて、図１に示した制御電圧発生回路２３の回路構成と同じである。
周波数調整回路４５および発振回路４７の回路構成及びその機能は、前述の実施形態と同じであるからその説明は省略する。
温度検出回路１３の回路構成及びその機能は、図２に示した温度検出回路１３の回路構成と同じである。
【００６９】
温度検出回路２０１は、図９に示した温度検出回路１３′と同様に、ＮチャネルＭＯＳトランジスタ１２５と、抵抗素子１１９，１０６と、演算増幅回路１１１等によって構成される。
外部制御電圧入力回路１７の回路構成及びその機能は、図３に示した外部制御電圧入力回路１７と同じであるから、その説明は省略する。
メモリ回路１９の構成も前述の実施形態と同じである。
【００７０】
制御電圧発生回路２３′において、デジタル制御電圧分割回路３１の接続は、図１に示した実施形態と全く同じなので説明は省略する。デジタル制御電圧分割回路３３の両端は、前述のように温度検出回路２０１の出力電圧線２０３と制御電圧発生回路２３′の接地電源線２６に接続している。
デジタル制御電圧分割回路３１の分割電圧出力は、ゲート電圧としてＮチャネルＭＯＳトランジスタ３８のゲートＧ５に入力され、デジタル制御電圧分割回路３３の分割電圧出力は、ゲート電圧としてＮチャネルＭＯＳトランジスタ３５のゲートＧ２に入力される。
この制御電圧発生回路２３′においても、デジタル制御電圧分割回路３１によって第１のゲート電圧発生回路を、デジタル制御電圧分割回路３３によって第２のゲート電圧発生回路を構成している。
【００７１】
ＮチャネルＭＯＳトランジスタ３８のソースＳ５は、第３の抵抗素子２２を介して接地電源線２６に接続し、ＮチャネルＭＯＳトランジスタ３５のソースＳ２は、第４の抵抗素子２０を介して接地電源線２６に接続している。
ＮチャネルＭＯＳトランジスタ３５，３８の各ドレインＤ２とＤ５は共通接続され、そのドレイン接続点４４は、第１の抵抗素子３９を介して正電源線２５に接続するとともに、第２の抵抗素子４３を介して接地電源線２６にも接続している。
【００７２】
この制御電圧発生回路２３′では第１のＭＯＳトランジスタを構成するＮチャネルＭＯＳトランジスタ３８、第２のＭＯＳトランジスタを構成するＮチャネルＭＯＳトランジスタ３５、デジタル制御電圧分割回路３１，３３によって２次項電圧発生回路を構成する。また、図１に示した実施形態の場合と異なり、接地電源線２６が第１の電源線である。そして、両トランジスタ３８，３５のソース側をいずれも第１の電源線である接地電源線２６に接続しているが、同じ極性の電源線であれば、一方を別の電源線（第２の電源線）に接続してもよい。
この制御電圧発生回路２３′のドレイン接続点４４から出力される第１の制御電圧Ｖｏ１、およびデジタル制御電圧分割回路２０５から出力される分割電圧による第２の制御電圧Ｖｏ２は、それぞれ信号線４６，４８を通して周波数調整回路４５へ入力する。
【００７３】
次に、この温度補償型発振器の動作について説明する。
図１５において、温度検出回路１３は発振回路４７の温度を検出して、その温度に依存した電圧を制御電圧発生回路２３′へ出力する。温度検出回路２０１も発振回路４７の温度を検出して、その温度に依存した電圧を制御電圧発生回路２３′へ出力する。
【００７４】
先ず、最初に第１の制御電圧Ｖｏ１の発生動作原理を説明する。
温度検出回路１３の動作は前述の実施形態と同じなので、その説明は省略する。
温度検出回路２０１は、図９に示した温度検出回路１３′と同様に構成されており、そのＮチャネルＭＯＳトランジスタ１２５のゲートＧ４には、ドレインＤ４に電流を流すために、電源１００による電源電圧を抵抗素子１１５と１０１で分割した電圧が入力されていて、温度が低温から高温に変化して行くと、ＮチャネルＭＯＳトランジスタ１２５のドレインＤ４の電流が増加し、抵抗素子１１９とＮチャネルＭＯＳトランジスタ１２５のドレインＤ４との接続点１２０の電圧が直線的に下降する。
【００７５】
接続点１２０の電圧は抵抗素子１０７を介して演算増幅回路１１１の負入力端子に入力されているので、演算増幅回路１１１の動作は反転増幅となり、出力電圧は温度の上昇と共に直線的に上昇して行く。すなわち、温度と出力電圧とは比例関係になる。
この演算増幅回路１１１の正入力端子には、電源電圧を抵抗素子１２３と１２４で分割した電圧がオフセット電圧として入力される。
抵抗素子１０６をデジタル制御可変抵抗回路に置き換えて、完成体にしてからメモリ回路１９に記憶されたデジタルデータにより、ＮチャネルＭＯＳトランジスタ１２５のドレイン電流の制御を行うことも可能である。
メモリ回路１９の動作は前述の実施形態と同じなので、その説明は省略する。
【００７６】
上述のように、図１５に示す温度検出回路１３の出力電圧は温度の上昇と共に直線的に下降して行き、温度検出回路２０１の出力電圧は温度の上昇と共に直線的に上昇して行く。
温度の変化に対するＮチャネルＭＯＳトランジスタ３５、およびＮチャネルＭＯＳトランジスタ３８の基本動作原理は、前述の実施形態で説明したのと同じであるので、前述の実施形態で説明したように、温度領域を低温側から順次区分する第１温度領域、第２温度領域、第３温度領域という温度領域区分を用いて説明する。
【００７７】
低温側の第１温度領域では、ＮチャネルＭＯＳトランジスタ３５がＯＮ、ＮチャネルＭＯＳトランジスタ３８がＯＦＦ、中間の第２温度領域では、ＮチャネルＭＯＳトランジスタ３５，３８が共にＯＦＦ、高温側の第３温度領域では、ＮチャネルＭＯＳトランジスタ３５がＯＦＦ、ＮチャネルＭＯＳトランジスタ３８がＯＮとなる。
その時の温度に対するドレイン接続点４４に発生する第１の制御電圧Ｖｏ１の変化の様子は、図１６に温度を横軸にとり制御電圧を縦軸にとって示す線図の曲線２７７のようになる。
【００７８】
この曲線２７７の温度Ｔ１未満の範囲（温度領域ＴＡ１）は曲線部分２７１に、温度Ｔ１から温度Ｔ２の範囲（温度領域ＴＡ２）は曲線部分２７３に、温度Ｔ２を越える範囲（温度領域ＴＡ３）は曲線部分２７５に、それぞれ対応して２次項電圧となる。
この第１の制御電圧Ｖｏ１の変化は、曲線２７７に示されるように、原理的にはＭＯＳトランジスタの自乗則で発生させたものであるので、温度に対して連続的な２次曲線となり、低温部と高温部とに分けて発生させる必要はない。
温度Ｔ１と温度Ｔ２の値を適正に選べば、音叉型振動子の２次温度特性を正確に補償することが可能である。
【００７９】
この場合も、図１５に示した第１のゲート電圧発生回路であるデジタル制御電圧分圧回路３１は、ＮチャネルＭＯＳトランジスタ３８のゲートＧ５に出力する第１のゲート電圧を、少なくとも第３温度領域ＴＡ３においては温度の変化に対して直線的に変化させる。また、第２のゲート電圧発生回路であるデジタル制御電圧分圧回路３３は、ＮチャネルＭＯＳトランジスタ３５のゲートＧ２に出力する第２のゲート電圧を、少なくとも第１温度領域ＴＡ１においては温度の変化に対して直線的に変化させる。
第３の抵抗素子２２と第４の抵抗素子２０の動作は、前述の実施形態と全く同じなので説明は省略する。
この温度補償型発振器では、音叉型振動子の２次温度特性を補償することができる。
オフセット電圧調整の動作原理、および周波数調整回路４５の動作原理は前述の実施形態と同じなので説明は省略する。
【００８０】
【発明の効果】
以上説明してきたように、この発明による温度補償型発振器は、高温部低温部分別回路、および低温部３次曲線電圧発生回路と高温部３次曲線電圧発生回路のような、複雑で且つ調整が困難な回路を必要とせず、互いに異なる導電型のＰチャネルＭＯＳトランジスタとＮチャネルＭＯＳトランジスタの電気特性のみから、発振回路の発振周波数を変化させる制御電圧として、一連の３次近似曲線形状の３次項電圧を発生することができる。そのため、ＡＴカット水晶振動子の３次温度特性を容易に補償することができる。
また、３次近似曲線と勾配補正を行う１次直線の加算をする場合、周波数調整回路側で加算回路を用いないで行うようにすることもできるので、そのようにすれば、回路構成が非常に簡単になり、半導体集積回路への集積も容易で、且つ半導体集積回路チップの面積を大幅に縮小でき、歩留まりの向上と価格の低減に大きな効果がある。
【図面の簡単な説明】
【図１】 この発明による温度補償型発振器の一実施形態の構成を示すブロック回路図である。
【図２】図１における温度検出回路１３の具体的な構成例を示す回路図である。
【図３】図１における外部制御電圧入力回路１７の具体的な構成例を示すブロック回路図である。
【図４】図１におけるデジタル制御電圧分割回路３１，３３の具体的な構成例を示すブロック回路図である。
【図５】 この発明の一実施形態における温度と第１，第２の制御電圧との関係を示す線図である。
【図６】同じく温度と第１の制御電圧と第２の制御電圧との差との関係を示す線図である。
【図７】同じくその電圧の差と周波数変化率との関係を示す線図である。
【図８】同じく温度と周波数変化率との関係を示す線図である。
【図９】この発明に使用する温度検出回路の他の構成例を示す回路図である。
【図１０】同じく温度検出回路のさらに他の構成例を示すブロック回路図である。
【図１１】図１における第１の制御電圧を発生する回路の他の構成例を示す回路図である。
【図１２】同じく第１の制御電圧を発生する回路のさらに他の構成例を示す回路図である。
【図１３】図１における発振回路と一部変更した周波数調整回路とを示す回路図である。
【図１４】この発明に使用する外部制御電圧入力回路の他の例を示すブロック回路図である。
【図１５】 この発明による温度補償型発振器と対比する参考例を示すブロック回路図である。
【図１６】同じくその制御電圧発生回路によって発生する温度と第１の制御電圧との関係を示す線図である。
【図１７】従来の温度補償型発振器の構成例を示すブロック図である。
【符号の説明】
１１：電源
１３，１３′，１６０，２０１：温度検出回路
１７：外部制御電圧入力回路 １９：メモリ回路
２３，２３′：制御電圧発生回路
２５，１０３：正電源線 ２６，１２１：接地電源線
３１，３３，１３９：デジタル制御電圧分割回路
３５，３８，１２５：ＮチャネルＭＯＳトランジスタ
３７，１０５：ＰチャネルＭＯＳトランジスタ
３９：第１の抵抗素子
４１，５４：ＭＩＳ型可変容量コンデンサ
４３：第２の抵抗素子
４５，４５′：周波数調整回路 ４７：発振回路
１０６，１１９，２１３，２１５，２１９，２２１，２２５，２２７：抵抗素子
１１１：演算増幅回路 １２０：接続点
１５１，１５３：第２のＭＩＳ型可変容量コンデンサ
１５５，１５８：温度センサ
２１１，２１７，２２３：スイッチ
２３１〜２３６：スイッチングトランジスタ
ＴＡ１：第１温度領域 ＴＡ２：第２温度領域
ＴＡ３：第３温度領域
Claims (14)
- 発振回路と、
制御電圧によって前記発振回路の発振周波数を変化させる周波数調整回路と、
前記発振回路の近傍の温度を検出し、その検出した温度に基づいて出力電圧を発生する温度検出回路と、
該温度検出回路からの出力電圧に基づいて、前記制御電圧を発生する制御電圧発生回路とを有する温度補償型発振器であって、
前記制御電圧発生回路は、
互いに異なる導電型の第１のＭＯＳトランジスタと第２のＭＯＳトランジスタとが、第１の電源線と該第１の電源線と反対電位または接地電位の第２の電源線との間に直列に接続されて、それぞれ前記温度検出回路からの出力電圧に応じて制御され、前記第１のＭＯＳトランジスタと第２のＭＯＳトランジスタとの接続点から３次項電圧を出力することによって、前記制御電圧として３次項電圧を発生する回路であることを特徴とする温度補償型発振器。 - 請求項１に記載の温度補償型発振器において、
前記温度検出回路が検出する温度が、第１の温度（Ｔ１）に達するまでの温度範囲を第１温度領域（ＴＡ１）、前記第１の温度（Ｔ１）からそれより高い第２の温度（Ｔ２）の間の温度範囲を第２温度領域（ＴＡ２）、前記第２の温度（Ｔ２）を越える温度範囲を第３温度領域（ＴＡ３）としたとき、
前記制御電圧発生回路が発生する前記３次項電圧と温度との関係を示す曲線が、
前記第１温度領域（ＴＡ１）では前記第１のＭＯＳトランジスタの自乗則に則る下向きに凸な曲線となり、前記第２温度領域（ＴＡ２）では一定になり、前記第３温度領域（ＴＡ３）では前記第２のＭＯＳトランジスタの自乗則に則る下向きに凸な曲線となることを特徴とする温度補償型発振器。 - 請求項１又は２に記載の温度補償型発振器において、
前記制御電圧発生回路は、前記温度検出回路からの出力電圧と前記第１の電源又は第２の電源線の電圧との差を分割して、前記第１のＭＯＳトランジスタおよび第２のＭＯＳトランジスタを制御する電圧を発生する電圧分割回路を有することを特徴とする温度補償型発振器。 - 請求項３に記載の温度補償型発振器において、
前記制御電圧発生回路に、外部データを記憶するメモリ回路を設け、前記電圧分割回路は、前記メモリ回路に記憶されたデジタルデータによって電圧分割比率が設定されるデジタル制御電圧分割回路であることを特徴とする温度補償型発振器。 - 請求項１から４のいずれか一項に記載の温度補償型発振器において、
前記制御電圧発生回路は、前記接続点がさらに、第１の抵抗素子を介して前記第１の電源線に接続されるとともに、第２の抵抗素子を介して前記第２の電源線に接続されている温度補償型発振器。 - 請求項５に記載の温度補償型発振器において、
前記第１の抵抗素子と前記第２の抵抗素子の抵抗値に対する温度係数が異なることを特徴とする温度補償型発振器。 - 請求項６に記載の温度補償型発振器において、
前記第１の抵抗素子と前記第２の抵抗素子として、その抵抗値に対する温度係数の組み合わせが異なる抵抗素子の組を複数設けるとともに、その複数の抵抗素子の組のいずれかを選択的に切り替えて使用する切替手段を設けたことを特徴とする温度補償型発振器。 - 請求項１から７のいずれか一項に記載の温度補償型発振器において、
前記制御電圧発生回路は、前記温度検出回路からの出力電圧に基づいて１次項電圧を発生する回路も有し、前記３次項電圧を第１の制御電圧として出力し、前記１次項電圧を第２の制御電圧として出力し、
前記周波数調整回路は、前記第１の制御電圧と前記第２の制御電圧とによって前記発振回路の発振周波数を制御する回路であることを特徴とする温度補償型発振器。 - 請求項８に記載の温度補償型発振器において、
前記１次項電圧を発生する回路が演算増幅回路であることを特徴とする温度補償型発振器。 - 請求項９に記載の温度補償型発振器において、
外部からのデータを記憶し、その記憶したデジタルデータによって前記演算増幅回路の増幅率とオフセット入力電圧を制御するメモリ回路を設けたことを特徴とする温度補償型発振器。 - 請求項１から１０のいずれか一項に記載の温度補償型発振器において、
前記温度検出回路は、温度勾配の異なる２つの温度センサを有し、その２つの温度センサの出力電圧の差を任意の比率に分割して温度検出電圧として出力する回路であることを特徴とする温度補償型発振器。 - 請求項１から１１のいずれか一項に記載の温度補償型発振器において、
前記周波数調整回路は、前記発振回路の負荷容量を構成する容量素子として、前記制御電圧によってその容量値が変化する電圧可変容量素子を有することを特徴とする温度補償型発振器。 - 請求項８から１０のいずれか一項に記載の温度補償型発振器において、
前記周波数調整回路は、前記発振回路の負荷容量を構成する容量素子として、前記制御電圧によってその容量値が変化する電圧可変容量素子を有し、前記第１の制御電圧を前記電圧可変容量素子の一方の電極へ印加し、前記第２の制御電圧を前記電圧可変容量素子の他方の電極へ印加するようにしたことを特徴とする温度補償型発振器。 - 請求項８から１０のいずれか一項に記載の温度補償型発振器において、
前記周波数調整回路は、前記発振回路の負荷容量を構成する容量素子として、前記制御電圧によってその容量値が変化する電圧可変容量素子を有し、
該電圧可変容量素子は、前記第１の制御電圧が印加される第１の電圧可変容量素子と、前記第２制御電圧が印加される第２電圧可変容量素子とが並列に接続されていることを特徴とする温度補償型発振器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002235006A JP4870894B2 (ja) | 2000-08-31 | 2002-08-12 | 温度補償型発振器 |
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000-262215 | 2000-08-31 | ||
| JP2000262215 | 2000-08-31 | ||
| JP2000262215 | 2000-08-31 | ||
| JP2002235006A JP4870894B2 (ja) | 2000-08-31 | 2002-08-12 | 温度補償型発振器 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002523702A Division JP3350040B2 (ja) | 2000-08-31 | 2001-08-28 | 温度補償型発振器 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2003069343A JP2003069343A (ja) | 2003-03-07 |
| JP2003069343A5 JP2003069343A5 (ja) | 2009-10-08 |
| JP4870894B2 true JP4870894B2 (ja) | 2012-02-08 |
Family
ID=26598881
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002235006A Expired - Fee Related JP4870894B2 (ja) | 2000-08-31 | 2002-08-12 | 温度補償型発振器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4870894B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5310018B2 (ja) * | 2009-01-16 | 2013-10-09 | セイコーエプソン株式会社 | 発振器 |
| EP2439842A4 (en) * | 2009-12-22 | 2017-10-18 | Asahi Kasei Microdevices Corporation | Oscillation device |
| JP5547684B2 (ja) * | 2011-05-19 | 2014-07-16 | 旭化成エレクトロニクス株式会社 | バンドギャップリファレンス回路 |
| JP5839884B2 (ja) * | 2011-08-11 | 2016-01-06 | 日本電波工業株式会社 | 温度補償型水晶発振器 |
| JP6590791B2 (ja) * | 2014-03-20 | 2019-10-16 | 日本電波工業株式会社 | 電圧制御発振器 |
| JP7367350B2 (ja) * | 2019-06-21 | 2023-10-24 | セイコーエプソン株式会社 | 回路装置、発振器、電子機器及び移動体 |
| CN115276565B (zh) * | 2022-09-29 | 2023-04-18 | 成都世源频控技术股份有限公司 | 一种高稳定度表贴石英晶体振荡器 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2341020B (en) * | 1997-06-02 | 2002-07-03 | Asahi Chemical Micro Syst | Approximate third-order function generator, and temperature compensated crystal oscillation circuit made by using the same |
| JP4233634B2 (ja) * | 1997-07-10 | 2009-03-04 | シチズンホールディングス株式会社 | 温度補償型水晶発振器 |
-
2002
- 2002-08-12 JP JP2002235006A patent/JP4870894B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003069343A (ja) | 2003-03-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3350040B2 (ja) | 温度補償型発振器 | |
| US6294962B1 (en) | Circuit(s), architecture and method(s) for operating and/or tuning a ring oscillator | |
| US6788159B2 (en) | Temperature compensated oscillator, adjusting method thereof, and integrated circuit for temperature compensated oscillator | |
| JP5061857B2 (ja) | 圧電発振器 | |
| JP4870894B2 (ja) | 温度補償型発振器 | |
| US7268636B2 (en) | Voltage controlled oscillator | |
| JP4233634B2 (ja) | 温度補償型水晶発振器 | |
| US5999063A (en) | Temperature-compensated crystal oscillator using square-law converter circuits for lower and higher temperature sides | |
| CN110011644B (zh) | 一种环形振荡器 | |
| JPH1051238A (ja) | 電圧制御発振器 | |
| JP2006222645A (ja) | 温度補償型発振器 | |
| JP4011198B2 (ja) | 温度補償型水晶発振器 | |
| JP4440744B2 (ja) | 温度補償型水晶発振器 | |
| US8736360B2 (en) | Output conductance automatic regulation circuit of differential current output type circuit and filter circuit | |
| JP4428124B2 (ja) | 温度補償発振器 | |
| JP2010183366A (ja) | 温度補償型発振回路 | |
| JP3638543B2 (ja) | 温度補償型水晶発振器 | |
| TWI762844B (zh) | 高速高解析度數位控制振盪器及其方法 | |
| WO2005046046A1 (ja) | 水晶発振器 | |
| CN215773047U (zh) | 一种lc压控振荡器 | |
| JPH11251838A (ja) | 温度補償型水晶発振器 | |
| JP2009124530A (ja) | 圧電発振器 | |
| JP4391862B2 (ja) | 温度補償型水晶発振器 | |
| JP2009141459A (ja) | 圧電発振器 | |
| JP2008252768A (ja) | 水晶発振器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080827 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080827 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090826 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110329 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110527 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110802 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110920 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111115 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111118 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141125 Year of fee payment: 3 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |