JP2012123485A - 基準電流出力装置及び基準電流出力方法 - Google Patents

Abstract

【課題】基準電流の大きさを温度勾配を維持したまま調整することができる基準電流出力装置を提供する。
【解決手段】基準電圧・電流出力回路１２により基準電流ｉ３’を出力し、変換出力回路１４により、基準電圧・電流出力回路１２から出力された基準電圧を調整用電流ｉ４に変換して出力し、重畳出力部１６により、基準電流ｉ３’に調整用電流ｉ４を重畳して重畳電流ｉ６を出力する。
【選択図】図２

Description

本発明は、基準電流出力装置に係り、特に、温度の変化に依存して変化することがない基準電流を生成する基準電流出力装置及び基準電流出力方法に関する。

特許文献１には、温度の変化に依存して変化することがない電流を生成して出力する絶対温度比例（proportional to absolute temperature；以下、「ＰＴＡＴ」と称する。）電流出力装置が開示されている。特許文献１に記載のＰＴＡＴ電流出力装置は、バンドギャップ回路によって正の温度勾配を有する電流と負の温度勾配を有する電流とを打ち消すことにより温度の変化に依存して変化することがない電流が生成され、その電流をＰチャネル型ＭＯＳ（metal oxide semiconductor）電界効果トランジスタ（以下、「ＰＭＯＳトランジスタ」という。）を利用して所定の温度勾配を有する基準電流として出力する機能を有している。なお、本明細書中において、「温度勾配」とは、絶対温度に対する電流値の割合のことをいう。

ところで、特許文献１に記載のＰＴＡＴ電流出力装置を利用して得られる基準電流の特性は、ＰＴＡＴ電流出力装置に搭載されているトランジスタのサイズのばらつきに大きく左右される。そこで、本発明者は、基準電流の特性を調整するために、ＰＴＡＴ電流出力装置について図１０に示すような回路構成の採用を検討した。図１０には、本発明者が検討した電流出力装置１００の構成の一例が示されている。同図に示すように、電流出力装置１００は、基準電圧生成回路１０２及び基準電流生成回路１０４を含んで構成されている。

基準電圧生成回路１０２は、ｐｎｐ型バイポーラトランジスタ（以下、単に「バイポーラトランジスタ」という。）１０６，１０８、ＰＭＯＳトランジスタ１１０，１１２、抵抗器１１４、オペアンプ１１６、及び出力端子１１８を含んで構成されている。なお、バイポーラトランジスタ１０６のサイズとバイポーラトランジスタ１０８のサイズとの比（トランジスタ比）は、（バイポーラトランジスタ１０６のサイズ）：（バイポーラトランジスタ１０８のサイズ）＝１：Ｎ（１よりも大きい値）で表される。

このように構成された基準電圧生成回路１０２では、抵抗器１１４に印加される電圧が有する正の温度勾配とバイポーラトランジスタ１０８に印加される電圧が有する負の温度勾配とが打ち消し合うことによって出力端子１１８から温度の変化に依存して変化することがない定電圧である基準電圧が出力される。

基準電流生成回路１０４は、基準電圧生成回路１０２の一部、並列に接続されたサイズの異なるｎ（２以上の自然数）個のＰＭＯＳトランジスタ１２０Ａ_１〜１２０Ａ_ｎ、ＰＭＯＳトランジスタ１２０Ｂ_１〜１２０Ｂ_ｎ、及び出力端子１２２を含んで構成されており、基準電圧生成回路１０２の一部及びＰＭＯＳトランジスタ１２０Ａ_１〜１２０Ａ_ｎによってカレントミラー回路を構成している。なお、以下、ＰＭＯＳトランジスタ１２０Ａ_１〜１２０Ａ_ｎを区別して説明する必要がない場合には単に「ＰＭＯＳトランジスタ１２０Ａ」と称し、ＰＭＯＳトランジスタ１２０Ｂ_１〜１２０Ｂ_ｎを区別して説明する必要がない場合には単に「ＰＭＯＳトランジスタ１２０Ｂ」と称する。

このように構成された基準電流生成回路１０４では、基準電圧生成回路１０２の正の温度勾配を有する電流ｉ１（＝ｉ２）が、基準電流生成回路１０４によって基準電流ｉ３として出力端子１２２から取り出される。この基準電流ｉ３は、ＰＭＯＳトランジスタ１２０Ａ_１〜１２０Ａ_ｎを選択的に用いることによりカレントミラー比に応じた電流として取り出すことができる。つまり、ＰＴＡＴ電流出力装置から１００から出力される電流としての基準電流ｉ３は、ＰＭＯＳトランジスタ１２０Ｂ_１〜１２０Ｂ_ｎをスイッチングすることにより調整することができる。ここで、図１１は、縦軸を電流値、横軸を絶対温度として電流出力装置１００によって生成される基準電流の調整前後の絶対温度特性を示したグラフであるが、同図によれば、上述のように基準電流ｉ３をＰＭＯＳトランジスタ１２０Ａによって調整することによって電流出力装置１００から出力される電流を狙いの特性ポイントに合わせ込めることが見て取れる。

特開２００６−２６２３４８号公報

しかしながら、電流出力装置１００では、ＰＭＯＳトランジスタ１２０Ａ自体にも更に温度特性があるため（ＰＭＯＳトランジスタ１２０Ａ_１〜１２０Ａ_ｎから出力される各電流が異なる温度勾配を有するため）、基準電流生成回路１０４自体の温度特性も変わってしまう。そのため、基準電流ｉ３の大きさを変える場合、一例として図１１に示すように基準電流生成回路１０４から出力される基準電流ｉ３の温度勾配も変わってしまい、所定の温度勾配を有する基準電流ｉ３に調整することが困難である、という問題点があった。なお、上記の従来例及び課題では、正の温度勾配を有する電流を出力する電流出力装置に関するものを一例として示したが、負の温度勾配を有する電流を出力する電流出力装置についても同様に、出力される基準電流を所定の温度勾配を有するものに調整することが困難である、という問題点があった。

本発明は上記問題点を解決するために成されたものであり、基準電流の大きさを温度勾配を維持したまま調整することができる基準電流出力装置及び基準電流出力方法を提供することを目的とする。

上記目的を達成するために、請求項１に記載の基準電流出力装置を、温度の変化に依存して変化することがない基準電圧を生成する基準電圧生成手段と、所定の温度勾配を有する基準電流を出力する基準電流出力手段と、前記基準電圧を電流に変換し、該電流をカレントミラー回路を用いて調整用電流として出力する変換出力手段と、前記基準電流出力手段から出力された基準電流に前記変換出力手段から出力された調整用電流を重畳して出力する重畳出力手段と、を含んで構成した。

上記目的を達成するために、請求項１１に記載の基準電流出力方法を、温度の変化に依存して変化することがない基準電圧を生成する基準電圧生成ステップと、所定の温度勾配を有する基準電流を出力する基準電流出力ステップと、前記基準電圧を電流に変換し、該電流をカレントミラー回路を用いて調整用電流として出力する変換出力ステップと、前記基準電流出力ステップから出力された基準電流に前記変換出力ステップから出力された調整用電流を重畳して出力する重畳出力ステップと、を含んで構成した。

本発明によれば、基準電流の大きさを温度勾配を維持したまま調整することができる、という効果が得られる。

実施形態に係るＰＴＡＴ電流出力装置の要部構成の一例を示すブロック図である。 第１の実施形態に係るＰＴＡＴ電流出力装置の要部構成の一例を示すブロック図である。 第１の実施形態に係るＰＴＡＴ電流出力装置の構成の一例を示す構成図である。 第１の実施形態に係るＰＴＡＴ電流出力装置によって生成された基準電流、調整用電流、及び重畳電流の各々の絶対温度特性を示すグラフである。 第１の実施形態に係る基準電流調整処理プログラムの処理の流れを示すフローチャートである。 第２の実施形態に係るＰＴＡＴ電流出力装置の要部構成の一例を示すブロック図である。 第２の実施形態に係るＰＴＡＴ電流出力装置の構成の一例を示す構成図である。 第２の実施形態に係るＰＴＡＴ電流出力装置によって生成された基準電流、調整用電流、及び重畳電流の各々の絶対温度特性を示すグラフである。 第２の実施形態に係るＰＴＡＴ電流出力装置の変形例であるＰＴＡＴ電流出力装置構成の一例を示す構成図である。 従来のＰＴＡＴ電流出力装置の回路構成の一例を示す回路図である。 従来のＰＴＡＴ電流出力装置によって生成された基準電流の調整前後の絶対温度特性を示すグラフである。

以下、図面を参照して、本発明を実施するための形態の例について詳細に説明する。

図１は、本発明に係る電流出力装置１に共通の構成を示している。図２に示した電流出力装置１は、基準電圧生成回路１０２、基準電流生成回路１２、変換出力回路１４、及び重畳出力部１６を含んで構成されている。

基準電圧生成回路１０２は、温度の変化に依存して変化することがない基準電圧を生成する。

基準電流生成回路１２は、所定の温度勾配を有する基準電流を出力する。

変換出力回路１４は、基準電流生成回路１０２によって生成された基準電圧を電流に変換し、電流をカレントミラー回路を用いて調整用電流として出力する。

重畳出力部１６は、基準電流生成回路１２から出力された基準電流に変換出力回路１４から出力された調整用電流を重畳して出力する。

以下、図１に示した本発明にかかる電流出力回路１に共通の構成を基に、正の温度勾配を有する電流を出力する場合、及び負の温度勾配を有する電流を出力する場合における具体的一例をそれぞれ詳細に説明する。

［第１の実施形態］

図２は、本発明の第１の実施形態に係る電流出力装置１の要部構成を示すブロック図である。電流出力装置１は、基準電圧生成回路１０２、基準電流生成回路１２、変換出力回路１４、及び重畳出力部１６を含んで構成されており、ＰＴＡＴ電流を出力する回路構成となっている。

基準電圧生成回路１０２は、基準電流生成回路１２と変換出力回路１４とに各々接続されている。また、基準電流生成回路１２と重畳出力部１６とは、変換出力回路１４に各々接続されている。

基準電圧生成回路１０２は、例えば、バンドギャップ電圧を生成する回路であり、正の温度勾配を有する電流と負の温度勾配を有する電流とを打ち消すことにより温度の変化に依存して変化することがない基準電圧を生成するものである。基準電圧生成回路１０２には、基準電圧を生成するために用いられる正の一定の温度勾配を有する電流を基準電流生成回路１２に供給する電流供給源１０２Ｃが設けられている。

基準電流生成回路１２は、電流供給源１０２Ｃから供給される正の一定の温度勾配を有する電流を正の温度勾配を有する基準電流に変換して出力するものである。

変換出力回路１４は、基準電流生成回路１２によって生成された温度の変化に依存して変化することがない基準電圧を電流に変換し、変換して得た電流をカレントミラー回路（第２のカレントミラー回路）を用いて調整用電流として出力するものである。

重畳出力部１６は、基準電流生成回路１２から出力された基準電流に変換出力回路１４から出力された調整用電流を重畳し、重畳して得た重畳電流（ＰＴＡＴ電流）を出力するものである。

次に図３を参照しながら電流出力装置１の具体的な回路構成を説明する。なお、図３は、本発明の第１の実施形態に係る電流出力装置１の構成の一例を示す構成図である。同図に示すように、電流出力装置１は、基準電圧生成回路１０２、基準電流生成回路１２、変換出力回路１４、重畳出力部１６、制御部１８、ＵＩパネル２０、温度センサ２１、及び出力端子１０Ａを含んで構成されている。

基準電圧生成回路１０２は、ｐｎｐ型バイポーラトランジスタ（以下、単に「バイポーラトランジスタ」という。）１０６，１０８、ＰＭＯＳトランジスタ１１０，１１２、抵抗器１１４、及びオペアンプ１１６を含んで構成されている。なお、バイポーラトランジスタ１０６のサイズとバイポーラトランジスタ１０８のサイズとの比（トランジスタ比）は、（バイポーラトランジスタ１０６のサイズ）：（バイポーラトランジスタ１０８のサイズ）＝１：Ｎ（１よりも大きい値）で表される。

ＰＭＯＳトランジスタ１１０，１１２のソース端子は、電流出力装置１０を駆動させるための駆動用の直流電圧が印加された電圧線ｖｄｄに接続されている。また、ＰＭＯＳトランジスタ１１０のドレイン端子は、バイポーラトランジスタ１０６のエミッタ端子及びオペアンプ１１６の非反転入力端子に接続されている。また、ＰＭＯＳトランジスタ１１２２のドレイン端子は、抵抗器１１４の一端、及びオペアンプ１１６の反転入力端子に接続されている。また、抵抗器１１４の他端はバイポーラトランジスタ１０８のエミッタ端子に接続されている。また、オペアンプ１１６の出力端子は、ＰＭＯＳトランジスタ１１０，１１２の各ゲート端子に接続されている。また、バイポーラトランジスタ１０６のコレクタ端子は接地されており、このコレクタ端子にバイポーラトランジスタ１０６のベース端子が接続されている。更に、バイポーラトランジスタ１０８のコレクタ端子は接地されており、このコレクタ端子にバイポーラトランジスタ１０８のベース端子が接続されている。

基準電流生成回路１２は、基準電圧生成回路１０２の一部及びＰＭＯＳトランジスタ２４を含み、基準電圧生成回路１０２の一部及びＰＭＯＳトランジスタ２４によってカレントミラー回路が構成されている。つまり、このカレントミラー回路は、ＰＭＯＳトランジスタ２４のソース端子が電圧線ｖｄｄに接続され、ＰＭＯＳトランジスタ２４のゲート端子が電流供給源１０２Ｃとしてのオペアンプ１１６の出力端子に接続され、ＰＭＯＳトランジスタ２４のドレイン端子が重畳出力部１６を介して出力端子１０Ａに接続されることによって構成されている。従って、ＰＭＯＳトランジスタ２４は、電流ｉ１（＝ｉ２）に相当する電流をカレントミラー比に応じた電流（基準電流ｉ３’）にして出力することができる。

変換出力回路１４は、電圧電流変換部２６及び調整用電流出力部２８を含んで構成されている。電圧電流変換部２６は、基準電圧生成回路１０２から出力された基準電圧を電流に変換して出力するものであり、オペアンプ３０及び直列回路３２を含んで構成されている。直列回路３２は、ＰＭＯＳトランジスタ３２Ａ及び抵抗器３２Ｂを含んで構成されている。ＰＭＯＳトランジスタ３２Ａのソース端子は電圧線ｖｄｄに接続されている。抵抗器３２Ｂの一端は、ＰＭＯＳトランジスタ３２Ａのドレイン端子及びオペアンプ３０の非反転端子に接続されている。抵抗器３２Ｂの他端は接地されている。

オペアンプ３０の非反転端子は、基準電圧生成回路１０２の配線（本発明の第１の実施形態では、ＰＭＯＳトランジスタ１１２と抵抗器１１４及びオペアンプ１１６の反転入力端子とを接続している配線）に接続されている。オペアンプ３０の出力端子は、ＰＭＯＳトランジスタ３２Ａのゲート端子に接続されている。

調整用電流出力部２８は、トランジスタ・ユニット３４及び切替部３６を含んで構成されている。トランジスタ・ユニット３４は、基準電圧・電流出力回路１２から出力された基準電流ｉ３’を調整するための調整用電流ｉ４を出力するものであり、並列に接続されたサイズの異なるＰＭＯＳトランジスタ３４Ａ_１〜３４Ａ_ｎを有している。ＰＭＯＳトランジスタ３４Ａ_１〜３４Ａ_ｎの各々のソース端子は電圧線ｖｄｄに接続されている。なお、本発明の第１の実施形態に係るＰＭＯＳトランジスタ３４Ａ_１〜３４Ａ_ｎは、各サイズがゲート長を固定してゲート幅を変えることによって決定され、ＰＭＯＳトランジスタ３４Ａ_１からＰＭＯＳトランジスタ３４Ａ_ｎにかけて所定倍ずつ（例えば、２のべき乗数倍や３のべき乗数倍などの所定の等比数列に従って）大きくなるように設計されている。なお、所定の等比数列に従ってサイズを大きくすることによって、出力される調整用電流ｉ４や重畳電流の電流値を推定し易くすることができる。

また、トランジスタ・ユニット３４は、電圧電流変換部２６に接続されている。具体的には、ＰＭＯＳトランジスタ３４Ａ_１〜３４Ａ_ｎの各ゲート端子が電圧電流変換部２６のオペアンプ３０の出力端子に接続され、電圧電流変換部２６及びＰＭＯＳトランジスタ３４Ａ_１〜３４Ａ_ｎによってカレントミラー回路が構成される。そのため、ＰＭＯＳトランジスタ３４Ａ_１〜３４Ａ_ｎの各々は、電圧電流変換部２６の直流回路３２に流れる電流ｉ５をカレントミラー比に応じた電流である調整用電流ｉ４にして出力する。なお、電流ｉ５の電流値は、抵抗器３２Ｂの抵抗値をＲとし、オペアンプ３０の反転入力端子に印加される電圧をＶ_ＢＧとすると、Ｖ_ＢＧ／Ｒで表すことができる。

また、オペアンプ３０の出力は、基準電圧生成回路１０２によって生成された基準電圧に応じて決定される。そのため、ＰＭＯＳトランジスタ３４Ａ_１〜３４Ａ_ｎの各々から出力される電流の特性は、基準電圧生成回路１０２によって生成された基準電圧の特性に依存する。従って、基準電圧生成回路１０２の構成部品の特性を変更（例えば、バイポーラトランジスタ１０６，１０８のトランジスタ比を変更）して基準電圧の特性を変えることにより、ＰＭＯＳトランジスタ３４Ａ_１〜３４Ａ_ｎの各々から出力される電流の特性を変えることができる。

切替部３６は、ＰＭＯＳトランジスタ３４Ａ_１〜３４Ａ_ｎの何れから出力される電流を調整用電流ｉ４として用いるかを切り替えるためのものであり、ＰＭＯＳトランジスタ３６Ａ_１〜３６Ａ_ｎを有している。なお、以下では、ＰＭＯＳトランジスタ３４Ａ_１〜３４Ａ_ｎを区別して説明する必要がない場合には単に「ＰＭＯＳトランジスタ３４Ａ」と称し、ＰＭＯＳトランジスタ３６Ａ_１〜３６Ａ_ｎを区別して説明する必要がない場合には単に「ＰＭＯＳトランジスタ３６Ａ」と称する。

ＰＭＯＳトランジスタ３６Ａ_１〜３６Ａ_ｎの各ソース端子はＰＭＯＳトランジスタ３４Ａ_１〜３４Ａ_ｎのうちの対応するＰＭＯＳトランジスタ３４Ａのドレイン端子に接続されている。つまり、ＰＭＯＳトランジスタ３６Ａ_１のソース端子は、ＰＭＯＳトランジスタ３４Ａ_１のドレイン端子に接続されており、ＰＭＯＳトランジスタ３６Ａ_ｎのソース端子は、ＰＭＯＳトランジスタ３４_ｎのドレイン端子に接続されている。また、ＰＭＯＳトランジスタ３６Ａ_１〜３６Ａ_ｎの各ドレイン端子は重畳出力部１６に接続されている。

従って、ＰＭＯＳトランジスタ３４Ａ_１〜３４Ａ_ｎから出力される電流は、ＰＭＯＳトランジスタ３６Ａ_１〜３６Ａ_ｎがスイッチングされる（ゲート端子に、絶対値がスレッシュホルド電圧の絶対値を超える電圧であるオン電圧が印加される）ことにより調整用電流ｉ４として調整用電流出力部２８から出力される。つまり、複数のＰＭＯＳトランジスタ３６Ａがスイッチングされると、これらのＰＭＯＳトランジスタ３６Ａに対応するＰＭＯＳトランジスタ３４Ａの各々から出力される電流を重畳して得た電流が調整用電流ｉ４として調整用電流出力部２８から出力され、単一のＰＭＯＳトランジスタ３６Ａがスイッチングされると、このＰＭＯＳトランジスタ３６Ａに対応するＰＭＯＳトランジスタ３４Ａから出力される電流が調整用電流ｉ４として調整用電流出力部２８から出力される。

重畳出力部１６は、調整用電流出力部２８の調整用電流出力部２８と基準電流生成回路１２のＰＭＯＳトランジスタ２４のドレイン端子とを接続した部分であり、電流出力装置１の出力端子１０Ａに接続されている。従って、出力端子１０Ａからは、ＰＭＯＳトランジスタ２４のドレイン端子から出力された基準電流ｉ３’に調整用電流出力部２８から出力された調整用電流ｉ４を重畳して得た電流である重畳電流ｉ６が出力される。なお、ＰＭＯＳトランジスタ３６Ａ_１〜３６Ａ_ｎがスイッチングされない場合、出力端子１０Ａからは基準電流ｉ３’が出力される。

制御部１８は、所定のプログラムの処理を実行することにより電流出力装置１全体を制御するＣＰＵ（中央処理装置）、電流出力装置１の作動を制御する制御プログラム及び後述する基準電流調整処理プログラムが予め記憶された記憶媒体であるＲＯＭ（Read Only Memory）、各種プログラムの実行時のワークエリア等として用いられる記憶媒体であるＲＡＭ(Random Access Memory)、及びハードディスク装置などを含んで構成された汎用的なコンピュータである。なお、ＲＯＭには、ＰＭＯＳトランジスタ３４Ａ_１〜３４Ａ_ｎのうちの調整用電流として出力するために用いられるＰＭＯＳトランジスタ３４Ａに対応するＰＭＯＳトランジスタ３６Ａ（ＰＭＯＳトランジスタ３４Ａに直列に接続されたＰＭＯＳトランジスタ３６Ａ）を示すトランジスタ特定情報とこのトランジスタ特定情報により示されるＰＭＯＳトランジスタ３６Ａのスイッチングにより調整用電流出力部２８から出力される調整用電流ｉ４の大きさ（電流値）とを対応付けたテーブルが予め記憶されている。

ＵＩパネル２０は、例えばディスプレイ上に透過型のタッチパネルが重ねられたタッチパネルディスプレイ等から構成され、各種情報がディスプレイの表示面に表示されると共に、ユーザがタッチパネルに触れることにより所望の情報や指示が入力される。なお、ＵＩパネル２０は必要に応じて適宜設置されるものであるが、操作性の向上の観点から設置しておくことが好ましい。

温度センサ２１は、電流出力装置１の所定箇所（例えば、ＰＭＯＳトランジスタ２４の近傍）の絶対温度を検出するものである。

制御部１８は、出力端子１０Ａ、ＵＩパネル２０、温度センサ２１、及び切替部３６に接続されている。従って、制御部１８は、出力端子１０Ａから出力される電流の大きさの把握と、温度センサ２１によって検出された絶対温度の把握と、ＵＩパネル２０への各種情報の表示と、ＵＩパネル２０に対するユーザの操作指示内容の把握と、ＵＩパネル２０を介して入力されたユーザの操作指示に応じた切替部３６の制御（ＰＭＯＳトランジスタ３６Ａ_１〜３６Ａ_ｎのスイッチング動作の制御）と、を各々行うことができる。

次に、電流出力装置１の作用を説明する。

ＰＭＯＳトランジスタ３６Ａ_１〜３６Ａ_ｎがスイッチングされていない状態（ＰＭＯＳトランジスタ３６Ａ_１〜３６Ａ_ｎがオフ状態）で、電圧線ｖｄｄに駆動用電圧が印加されると、これに応じてＰＭＯＳトランジスタ２４のドレイン端子から一例として図４に示すように基準電流ｉ３’が出力される。

ところで、電流出力装置１では、ＰＭＯＳトランジスタ２４やその他の素子の製造ばらつきなどが原因で基準電流ｉ３’の電流値が一例として図４に示すように、要求する電流値を下回ってしまう場合、基準電流ｉ３’の電流値を温度勾配を変えずに所定の電流値に調整するための基準電流調整処理が実行可能となる。

次に、図５を参照して、基準電流調整処理が実行されているときの電流出力装置１の作用を説明する。なお、図５は、ＵＩパネル２０を介して基準電流調整処理の実行の指示が入力された際に電流出力装置１の制御部１８により実行される基準電流調整処理プログラムの処理の流れを示すフローチャートであり、このプログラムはＲＯＭの所定領域に予め記憶されている。

同図のステップ１００では、出力端子１０Ａから出力された基準電流ｉ３’の電流値と温度センサ２１によって検出された絶対温度とを検出するまで待機した後、ステップ１０２に移行し、上記ステップ１００の処理を所定回数（一例として５回）実行したか否かを判定し、否定判定となった場合にはステップ１００に戻る一方、肯定判定となった場合にはステップ１０４に移行する。

ステップ１０４では、上記ステップ１００の処理によって検出された結果を用いて、出力端子１０Ａから出力された基準電流ｉ３’の電流値と温度センサ２１によって検出された絶対温度との相関（現実の温度勾配）を示す現実相関情報（例えば現実の温度勾配を有するグラフ（一例として図４に示すｉ３’のグラフ）を示す情報）を生成する。

次のステップ１０６では、基準電流ｉ３’に対して要求する絶対温度と電流値との理想の相関（理想の温度勾配）を示す理想相関情報（例えば理想の温度勾配を有するグラフ（一例として図４に示すｉ６のグラフ）を示す情報）の入力待ちを行った後、ステップ１０８に移行し、上記ステップ１０４の処理によって生成された現実相関情報と上記ステップ１０６の処理によって入力された理想相関情報とを比較し、次のステップ１１０にて、上記ステップ１０８の処理によって比較した結果、現実相関情報と理想相関情報とが所定の誤差（例えば±０．１％）内で一致していないか否かを判定し、否定判定となった場合には本基準電流調整処理プログラムを終了する一方、肯定判定となった場合にはステップ１１２に移行し、現実相関情報と理想相関情報とを所定の誤差内で一致させるために必要な調整用電流ｉ４を調整用電流出力部２８から出力させるように調整用電流出力部２８を制御した後、本基準電流調整処理プログラムを終了する。

上記ステップ１１２では、現実相関情報と理想相関情報とを所定の誤差内で一致させるために基準電流ｉ３’に重畳すべき調整用電流ｉ４（温度変化に特性が左右されない電流）を調整用電流出力部２８から出力させるように、ＲＯＭに記憶されているテーブルを参照して、ソース端子及びドレイン端子間を導通状態にしなければならないＰＭＯＳトランジスタ３６Ａを特定し、特定したＰＭＯＳトランジスタ３６Ａのゲート端子にオン電圧を印加することにより調整用電流出力部２８を制御する。これにより、重畳出力部１６では、基準電流生成回路１２のＰＭＯＳトランジスタ２４から出力された基準電流ｉ３’に調整用電流出力部２８から出力された調整用電流ｉ４が重畳され、重畳電流ｉ６として出力端子１０Ａから出力される。

従って、本発明の第１の実施形態に係る電流出力装置１によれば、例えば無線通信装置の使用を保証する温度範囲を−２０℃〜８０℃に設定した場合、−２０℃〜８０℃の温度範囲で同じ温度勾配を有する重畳電流ｉ６を取り出すことが可能となる。

以上詳細に説明したように、本発明の第１の実施形態に係る電流出力装置１では、基準電流生成回路１２により基準電流ｉ３’を出力し、変換出力回路１４により、基準電圧生成回路１０２から出力された基準電圧を調整用電流ｉ４に変換して出力し、重畳出力部１６により、基準電流ｉ３’に調整用電流ｉ４を重畳して重畳電流ｉ６を出力するので、基準電流ｉ３’の大きさを温度勾配（本発明の第１の実施形態では、正の温度勾配）を維持したまま調整することができる。

また、本発明の第１の実施形態に係る電流出力装置１では、変換出力回路１４により、並列に接続されたサイズの異なるＰＭＯＳトランジスタ３４Ａ_１〜３４Ａ_ｎを選択的に用いて調整用電流ｉ４を出力するので、重畳電流ｉ６を容易かつ高精度に調整することができる。

また、本発明の第１の実施形態に係る電流出力装置１では、ＰＭＯＳトランジスタ３４Ａ_１〜３４Ａ_ｎのうちの調整用電流ｉ４を出力するために用いられるＰＭＯＳトランジスタ３４Ａを特定する特定情報としてＰＭＯＳトランジスタ３４Ａに直列に接続されたＰＭＯＳトランジスタ３６Ａを示すトランジスタ特定情報とこのトランジスタ特定情報により示されるＰＭＯＳトランジスタ３６Ａのスイッチングにより調整用電流出力部２８から出力される調整用電流ｉ４の大きさとを対応付けた対応付け情報としてのテーブルを記憶手段としてのＲＯＭに予め記憶し、ＵＩパネル２０により、理想の調整用電流ｉ４の大きさを示す調整用電流情報を含む理想相関情報を受け付け、変換出力回路１４は、ＵＩパネル２０によって受け付けられた理想相関情報に含まれる調整用電流情報により示される理想の調整用電流ｉ４の大きさに対応付けられたトランジスタ特定情報により示されるＰＭＯＳトランジスタ３６Ａをスイッチングすることにより、このＰＭＯＳトランジスタ３６Ａに対応するＰＭＯＳトランジスタ３４Ａから出力される電流を調整用電流ｉ４として調整用電流出力部２８から出力するので、調整用電流ｉ４を容易かつ高精度に微調整することができる。

更に、本発明の第１の実施形態に係る電流出力装置１では、トランジスタ・ユニット３４と重畳出力部１６との間に挿入されると共にＰＭＯＳトランジスタ３４Ａの各々に各々直列に接続された通常時非導通状態の複数のＰＭＯＳトランジスタ３６ＡのうちのＵＩパネル２０によって受け付けられた理想相関情報に含まれる調整用電流情報により示される理想の調整用電流ｉ４の大きさに対応付けられたトランジスタ特定情報により示されるＰＭＯＳトランジスタ３６Ａをスイッチングすることにより調整用電流ｉ４を調整用電流出力部２８から出力するので、調整用電流ｉ４をより一層容易かつ高精度に微調整することができる。

なお、本発明の第１の実施形態では、ＰＴＡＴ電流出力回路１０を例に挙げて説明したが、本発明はこれに限定されるものではなく、正の温度勾配を有する基準電流ｉ３’を出力する電流出力回路であれば如何なるものも適用可能である。

また、本発明の第１の実施形態では、バンドギャップ電圧を生成する基準電圧生成回路１０２を例に挙げて説明したが、本発明はこれに限定されるものではなく、基準電流生成回路１２に正の温度勾配を有する電流を供給することができ、かつ変換出力回路１４に基準電圧を供給することができる基準電圧生成回路であれば如何なるものも適用可能である。

［第２の実施形態］

上記第１の実施形態では、正の温度勾配を有する電流を基準電流として取り出す場合の形態例を挙げて説明したが、本発明の第２の実施形態では、負の温度勾配を有する電流を基準電流として取り出す場合の形態例を挙げて説明する。なお、本発明の第２の実施形態では、上記第１の実施形態と同一の構成については同一の符号を付してその説明を省略する。

図６は、本発明の第２の実施形態に係る電流出力装置５０の要部構成を示すブロック図である。同図に示すように、電流出力装置５０は、上記第１の実施形態に係る電流出力装置１に比べ、基準電流生成回路１２に代えて基準電流生成回路５２を適用した点、重畳出力部１６と基準電流生成回路５２とを接続した点、重畳出力部１６に、基準電流生成回路１２に代えて基準電流生成回路５２を接続した点が異なっている。但し、電流出力装置５０は、あくまでも好適な一例であり、電流出力装置５０を構成している回路素子を他の回路素子に置き換えたり、それに伴って接続形態を変更したりすることによって同様の効果を得られる電流出力装置であってもよいことは言うまでもない。なお、同図では、制御部１８、ＵＩパネル２０、及び温度センサ２１の図示を省略している。

基準電流生成回路５２は、負の温度勾配を有する基準電流を生成して出力するものである。より詳しくは、基準電流生成回路５２は、ＰＭＯＳトランジスタ３２Ａのゲート端子に印加される電圧をカレントミラー回路（第３のカレントミラー回路）により取り出し、その電圧を用いて負の温度勾配を有する電圧を生成し、生成した電圧を電流に変換してからその電流をカレントミラー回路（第４のカレントミラー回路）により取り出すものである。

次に図７を参照しながら電流出力装置５０の具体的な回路構成を説明する。なお、図７は、本発明の第２の実施形態に係る電流出力装置５０の構成の一例を示す構成図である。同図に示すように、基準電流生成回路５２は、負電圧生成回路５２Ａ、電圧電流変換回路５２Ｂ、及び出力部５２Ｃを含んで構成されている。

負電圧生成回路５２Ａは、負の一定の温度勾配を有する電圧を生成して出力するものであり、ＰＭＯＳトランジスタ５４及びバイポーラトランジスタ５６を含んで構成されている。

バイポーラトランジスタ５６のコレクタ端子は接地されており、このコレクタ端子にバイポーラトランジスタ５６のベース端子が接続されている。

ＰＭＯＳトランジスタ５４のゲート端子はオペアンプ３０の出力端子に接続されている。また、ＰＭＯＳトランジスタ５４のソース端子は電圧線ｖｄｄに、ＰＭＯＳトランジスタ５４のドレイン端子はバイポーラトランジスタ５６のエミッタ端子に各々接続されている。これにより、電圧電流変換部２６及びＰＭＯＳトランジスタ５４によってカレントミラー回路（第３のカレントミラー回路）が構成される。そのため、ＰＭＯＳトランジスタ５４は、電圧電流変換部２６の直流回路３２に流れる電流ｉ５をカレントミラー比に応じた電流にして出力し、この電流とバイポーラトランジスタ５６による負の温度勾配を有する電流とが打ち消し合うことによってＰＭＯＳトランジスタ５４とバイポーラトランジスタ５６との接続点６６に負の一定の温度勾配（例えば、−２ｍｖ／℃）を有する電圧Ｖ_ｂｅが生成される。

電圧電流変換回路５２Ｂは、負電圧生成回路５２Ａから出力された電圧Ｖ_ｂｅを電流に変換して出力するものであり、オペアンプ５８及び直列回路５９を含んで構成されている。直列回路５９は、ＰＭＯＳトランジスタ６０及び抵抗器６２を含んで構成されている。ＰＭＯＳトランジスタ６０のソース端子は電圧線ｖｄｄに接続されている。抵抗器６２の一端は、ＰＭＯＳトランジスタ６０のドレイン端子及びオペアンプ５８の非反転端子に接続されている。抵抗器６２の他端は接地されている。オペアンプ５８の非反転端子は、負電圧生成回路５２Ａの接続点６６に接続されている。オペアンプ５８の出力端子は、ＰＭＯＳトランジスタ６０のゲート端子に接続されている。なお、電流ｉ６の電流値は、抵抗器６２の抵抗値をＲ’とすると、Ｖ_ｂｅ／Ｒ’で表すことができる。

出力部５２Ｃは、ＰＭＯＳトランジスタ６４を備えている。ＰＭＯＳトランジスタ６４のソース端子は電圧線ｖｄｄに、ＰＭＯＳトランジスタ６４のドレイン端子は重畳出力部１６に接続されている。つまり、基準電流生成回路５２では、電圧電流変換回路５２Ｂ及び出力部５２ＣのＰＭＯＳトランジスタ６４によってカレントミラー回路（第４のカレントミラー回路）が構成されている。従って、ＰＭＯＳトランジスタ６４は、電圧電流変換回路５２Ｂによって電圧Ｖ_ｂｅが変換されて得られた負の温度勾配を有する電流をカレントミラー比に応じた電流（負の温度勾配を有する基準電流ｉ３’）にして出力することができる。

このように構成された電流出力装置５０によれば、重畳出力部１６にて、基準電流生成回路５２のＰＭＯＳトランジスタ６４から出力された負の温度勾配を有する基準電流ｉ３’に調整用電流出力部２８から出力された調整用電流ｉ４が重畳され、一例として図８に示すように、重畳電流ｉ６として出力端子１０Ａから出力されるので、基準電流ｉ３’の大きさを温度勾配（本発明の第２の実施形態では、負の温度勾配）を維持したまま調整することができる。

なお、上記第２の実施形態では、ＰＭＯＳトランジスタ５４を用いて負の温度勾配を有する電圧を生成する形態例を挙げて説明したが、ＰＭＯＳトランジスタ５４に代えて定電流源を適用してもよい。図９は、上記第２の実施形態に係る電流出力装置５０の変形例であるＰＴＡＴ電流出力装置８０の構成の一例を示す構成図である。同図に示すように、ＰＴＡＴ電流出力装置８０は、上記第２の実施形態に係る電流出力装置５０に比べ、ＰＭＯＳトランジスタ５４に代えて定電流源８０を適用した点、及び接続点６６に代えて定電流源８０とバイポーラトランジスタ５６との接続点８４を適用した点のみが異なっている。従って、ＰＴＡＴ電流出力装置８０でも、上記第２の実施形態に係る電流出力装置５０と同様に接続点８４に電圧Ｖ_ｂｅが生成されるため、基準電流ｉ３’の大きさを負の温度勾配を維持したまま調整することができる、という効果が得られる。しかし、この効果をコストの増大かつ装置の大型化を抑制しつつ得たいのであれば、上記第２の実施形態に係る電流出力装置５０の構成の方が好ましい。

また、上記第２の実施形態では、バンドギャップ電圧を生成する基準電圧生成回路１０２を例に挙げて説明したが、本発明はこれに限定されるものではなく、基準電流生成回路１２に正の温度勾配を有する電流を供給することができ、かつ変換出力回路１４に基準電圧を供給することができる基準電圧生成回路であれば如何なるものも適用可能である。

また、上記第１の実施形態では、正の温度勾配を有する重畳電流ｉ６を取り出す場合の形態例を挙げ、上記第２の実施形態では、負の温度勾配を有する重畳電流ｉ６を取り出す場合の形態例を挙げて説明したが、これに限らず、本発明を適用することにより温度勾配が“０”の重畳電流ｉ６を取り出すことができることは言うまでもない。

また、上記各実施形態では、制御部１８により調整用電流出力部２８の切替部３６を制御する場合の形態例を挙げて説明したが、制御部１８を介さずに現実相関情報を理想相関情報に所定の誤差内で一致させるためにソース端子及びドレイン端子間を導通状態にすべきＰＭＯＳトランジスタ３６Ａのゲート端子にオン電圧を印加するようにしてもよい。

また、上記各実施形態では、複数のＰＭＯＳトランジスタ３４Ａを含んで構成されたトランジスタ・ユニット３４を適用した場合の形態例を挙げて説明したが、基準電圧・電流出力回路１２によって出力される基準電流ｉ３’の特性が予め把握できているのであれば、トランジスタ・ユニット３４に代えて単一のＰＭＯＳトランジスタを適用してもよい。この場合、このＰＭＯＳトランジスタから出力される電流が調整用電流ｉ４として用いられるため、この電流の特性も予め把握しておく必要がある。なお、このようにトランジスタ・ユニット３４に代えて単一のＰＭＯＳトランジスタを適用することにより、制御部１８、ＵＩパネル２０、温度センサ２１、及び切替部３６は不要となり、部品点数を削減することができる。

また、上記各実施形態では、バイポーラトランジスタ１０６，１０８を有する基準電圧生成回路１０２を適用した場合の形態例を挙げて説明したが、これに限らず、例えば、バイポーラトランジスタに代えてダイオード接続されたトランジスタを適用してもよい。このように、基準電圧生成回路１０２と同様に基準電圧（定電圧）を生成することができるバンドギャップ基準電圧生成回路であれば如何なるものであってもよい。

また、上記各実施形態では、ＰＭＯＳトランジスタ３４Ａ_１〜３４Ａ_ｎのサイズを所定倍ずつ大きくなるように設計した形態例を挙げて説明したが、これに限らず、ＰＭＯＳトランジスタ３４Ａ_１〜３４Ａ_ｎのサイズは、要求される電流値の微調整量に応じて決定すればよい。

また、上記各実施形態では、制御部１８としての機能を実現させるための形態として、ソフトウェア的な形態を例に挙げて説明したが、これに限らず、各種回路（一例として、ＡＳＩＣ（Application Specific Integrated Circuit））を接続して構成されるハードウェア的な形態やハードウェア的な形態とソフトウェア的な形態とを組み合わせた形態などが例示できる。

１，５０，８０ 電流出力装置
１２，５２ 基準電流生成回路
１４ 変換出力回路
１６ 重畳出力部
１８ 制御部
２０ ＵＩパネル
３０，５８，１１６ オペアンプ
３２ 直列回路
３４Ａ_１〜３４Ａ_ｎ，３６Ａ_１〜３４６_ｎ ＰＭＯＳトランジスタ

Claims (13)

1. 温度の変化に依存して変化することがない基準電圧を生成する基準電圧生成手段と、
   所定の温度勾配を有する基準電流を出力する基準電流出力手段と、
   前記基準電圧を電流に変換し、該電流をカレントミラー回路を用いて調整用電流として出力する変換出力手段と、
   前記基準電流出力手段から出力された基準電流に前記変換出力手段から出力された調整用電流を重畳して出力する重畳出力手段と、
   を含む基準電流出力装置。
2. 前記基準電圧生成手段は、正の温度勾配を有する電流と負の温度勾配を有する電流とを打ち消すことにより前記基準電圧を生成する請求項１に記載の基準電流出力装置。
3. 前記基準電流出力手段は、前記基準電圧生成手段を用いて前記所定の温度勾配として正の温度勾配を有する基準電流を出力する請求項１または請求項２に記載の基準電流出力装置。
4. 前記所定の温度勾配を正の温度勾配とし、
   前記基準電流出力手段は、前記基準電圧生成手段が前記基準電圧を生成するために該基準電圧生成手段に流れる正の一定の温度勾配を有する電流を第２のカレントミラー回路を用いて前記基準電流として出力する請求項１〜請求項３の何れか１項に記載の基準電流出力装置。
5. 前記第２のカレントミラー回路は、前記基準電流を、前記正の一定の温度勾配を有する電流のカレントミラー比に応じた電流として出力するＰＭＯＳトランジスタを有する請求項４に記載の基準電流出力装置。
6. 前記所定の温度勾配を負の温度勾配とし、
   前記基準電流出力手段は、前記基準電圧生成手段によって生成された前記基準電圧に対応する電圧を第３のカレントミラー回路により取り出し、取り出した電圧を利用して負の一定の温度勾配を有する電圧を生成してから、該負の一定の温度勾配を有する電圧を電圧電流変換回路を用いて電流に変換し、該電流を第４のカレントミラー回路を用いて前記基準電流として出力する請求項１に記載の基準電流出力装置。
7. 前記第３のカレントミラー回路は、ゲート端子に前記基準電圧に対応する電圧が印加されるＰＭＯＳトランジスタを有し、
   前記第４のカレントミラー回路は、入力された電流のカレントミラー比に応じた電流を出力するＰＭＯＳトランジスタを有する請求項６に記載の基準電流出力装置。
8. 前記基準電圧生成手段は、前記基準電圧を生成するバンドギャップ回路を有し、
   前記変換出力手段によって出力される前記調整用電流の特性は、前記バンドギャップ回路によって生成された前記基準電圧の特性に依存する請求項１〜請求項７の何れか１項に記載の基準電流出力装置。
9. 前記変換出力手段は、並列に接続されたサイズの異なる複数のトランジスタを選択的に用いて前記調整用電流を出力する請求項１〜請求項８の何れか１項に記載の基準電流出力装置。
10. 前記複数のトランジスタのうちの前記調整用電流を出力するために用いられるトランジスタを特定する特定情報と該トランジスタを用いた際に前記変換出力手段から出力される前記調整用電流の大きさを示す調整用電流情報とを対応付けた対応付け情報を予め記憶した記憶手段と、
    前記調整用電流情報を受け付ける受付手段と、を更に含み、
    前記変換出力手段は、前記受付手段によって受け付けられた調整用電流情報に対応付けられたトランジスタを用いて前記調整用電流を出力する請求項９に記載の基準電流出力装置。
11. 前記変換出力手段は、前記複数のトランジスタと前記重畳出力手段との間に挿入されると共に該複数のトランジスタの各々に各々直列に接続された通常時非導通状態の複数のスイッチング素子を更に備え、前記複数のスイッチング素子のうちの前記受付手段によって受け付けられた調整用電流情報に対応付けられたトランジスタに対応するスイッチング素子が導通状態にされることにより前記調整用電流を出力する請求項１０に記載の基準電流出力装置。
12. 前記複数のトランジスタの各々を、前記基準電圧・電流出力手段を駆動させるための駆動用電圧が印加されたソース端子、前記重畳出力手段に接続されたドレイン端子、及びゲート端子を有するＰＭＯＳトランジスタとし、
    前記第２のカレントミラー回路は、前記複数のトランジスタと、ソース端子に前記駆動用電圧が印加されたＰＭＯＳトランジスタ及び一端が該ＰＭＯＳトランジスタのドレイン端子に接続され他端が接地された抵抗器を有する直列回路と、該抵抗器の一端に接続された非反転入力端子、前記基準電圧・電流出力手段の前記基準電圧が出力される端子に接続された反転端子、前記直列回路の前記ＰＭＯＳトランジスタのゲート端子に接続され、かつ前記複数のトランジスタの各ゲート端子に接続された出力端子を有する増幅手段と、を有する請求項９〜請求項１１の何れか１項に記載の基準電流出力装置。
13. 温度の変化に依存して変化することがない基準電圧を生成する基準電圧生成ステップと、
    所定の温度勾配を有する基準電流を出力する基準電流出力ステップと、
    前記基準電圧を電流に変換し、該電流をカレントミラー回路を用いて調整用電流として出力する変換出力ステップと、
    前記基準電流出力ステップから出力された基準電流に前記変換出力ステップから出力された調整用電流を重畳して出力する重畳出力ステップと、
    を含む基準電流出力方法。

Images