CN102566647A - 基准电流输出装置以及基准电流输出方法 - Google Patents

基准电流输出装置以及基准电流输出方法 Download PDF

Info

Publication number
CN102566647A
CN102566647A CN2011104004351A CN201110400435A CN102566647A CN 102566647 A CN102566647 A CN 102566647A CN 2011104004351 A CN2011104004351 A CN 2011104004351A CN 201110400435 A CN201110400435 A CN 201110400435A CN 102566647 A CN102566647 A CN 102566647A
Authority
CN
China
Prior art keywords
current
electric current
adjustment
output unit
thermograde
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011104004351A
Other languages
English (en)
Other versions
CN102566647B (zh
Inventor
近藤守
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lapis Semiconductor Co Ltd
Original Assignee
Lapis Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lapis Semiconductor Co Ltd filed Critical Lapis Semiconductor Co Ltd
Publication of CN102566647A publication Critical patent/CN102566647A/zh
Application granted granted Critical
Publication of CN102566647B publication Critical patent/CN102566647B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/30—Regulators using the difference between the base-emitter voltages of two bipolar transistors operating at different current densities

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Control Of Electrical Variables (AREA)
  • Amplifiers (AREA)

Abstract

本发明涉及基准电流输出装置以及基准电流输出方法。提供了一种能在维持温度梯度的状态下调整基准电流的大小的基准电流输出装置。通过基准电流生成电路（12）输出基准电流（i3’），通过变换输出电路（14）将从基准电流生成电路（12）输出的基准电压变换成调整用电流（i4）并输出，通过叠加输出部（16）对基准电流i3’叠加调整用电流i4并输出叠加电流（i6）。

Description

基准电流输出装置以及基准电流输出方法
技术领域
本发明涉及基准电流输出装置，特别涉及生成不会依赖于温度的变化而变化的基准电流的基准电流输出装置以及基准电流输出方法。
背景技术
在专利文献1中公开了一种生成不会依赖于温度的变化而变化的电流并输出的绝对温度比例（proportional to absolute temperature；以下，称为“PTAT”。）电流输出装置。专利文献1中所记载的PTAT电流输出装置具有如下功能：通过带隙电路（bandgap circuit）使具有正的温度梯度的电流和具有负的温度梯度的电流抵消，由此生成不会依赖于温度的变化而变化的电流，利用P沟道型MOS（metal oxide semiconductor，金属氧化物半导体）场效应晶体管（以下，称为“PMOS晶体管”。）将该电流作为具有规定的温度梯度的基准电流而输出。再有，在本说明书中，“温度梯度”指的是电流值相对于绝对温度的比率。
可是，利用专利文献1中所记载的PTAT电流输出装置而得到的基准电流的特性被搭载于PTAT电流输出装置的晶体管的尺寸的偏差较大地影响。因此，本发明者为了调整基准电流的特性，研究了针对PTAT电流输出装置而采用如图10所示那样的电路结构。在图10中示出了本发明者研究的电流输出装置100的结构的一个例子。如同图所示那样，电流输出装置100构成为包含：基准电压生成电路102以及基准电流生成电路104。
基准电压生成电路102构成为包含：pnp型双极晶体管（以下，仅称为“双极晶体管”。）106、108、PMOS晶体管110、112、电阻器114、运算放大器116、以及输出端子118。再有，双极晶体管106的尺寸和双极晶体管108的尺寸之比（晶体管比）通过（双极晶体管106的尺寸）﹕（双极晶体管108的尺寸）=1﹕N（比1大的值）来进行表示。
在像这样构成的基准电压生成电路102中，通过向电阻器114施加的电压所具有的正的温度梯度和向双极晶体管108施加的电压所具有的负的温度梯度相互抵消，从而从输出端子118输出作为不会依赖于温度的变化而变化的恒定电压的基准电压。
基准电流生成电路104构成为包含：基准电压生成电路102的一部分、并联连接的尺寸不同的n（2以上的自然数）个PMOS晶体管120A1～120An、PMOS晶体管120B1～120Bn、以及输出端子122，通过基准电压生成电路102的一部分以及PMOS晶体管120A1～120An来构成电流镜电路。再有，以下，在不需要区别PMOS晶体管120A1～120An来进行说明的情况下仅称为“PMOS晶体管120A”，在不需要区别PMOS晶体管120B1～120Bn进行说明的情况下仅称为“PMOS晶体管120B”。
在像这样构成的基准电流生成电路104中，基准电压生成电路102的具有正的温度梯度的电流i1（=i2）通过基准电流生成电路104而作为基准电流i3从输出端子122被取出。通过选择性地使用PMOS晶体管120A1～120An，该基准电流i3能作为与电流镜比对应的电流而被取出。也就是说，作为从PTAT电流输出装置100输出的电流的基准电流i3能通过对PMOS晶体管120B1～120Bn进行开关从而进行调整。在此，图11是将纵轴设为电流值、将横轴设为绝对温度来表示通过电流输出装置100生成的基准电流的调整前后的绝对温度特性的图表，根据同图可知，通过如上述那样利用PMOS晶体管120A来调整基准电流i3，从而使从电流输出装置100输出的电流与目标特性点相符合。
专利文献
专利文献1：日本特开2006-262348号公报。
可是，在电流输出装置100中，由于PMOS晶体管120A自身也还存在温度特性（由于从PMOS晶体管120A1～120An输出的各电流具有不同的温度梯度），所以基准电流生成电路104自身的温度特性也改变。因此，在改变基准电流i3的大小的情况下，作为一个例子如图11所示那样从基准电流生成电路104输出的基准电流i3的温度梯度也改变，存在难以调整为具有规定的温度梯度的基准电流i3的问题点。再有，在上述的现有例子以及课题中，作为一个例子示出了与输出具有正的温度梯度的电流的电流输出装置相关的内容，但针对输出具有负的温度梯度的电流的电流输出装置也同样地存在难以将输出的基准电流调整为具有规定的温度梯度的电流的问题点。
发明内容
本发明是为了解决上述问题点而完成的，其目的在于提供一种能在维持温度梯度的状态下调整基准电流的大小的基准电流输出装置以及基准电流输出方法。
为了实现上述目的，方案1中记载的基准电流输出装置构成为包含：基准电压生成单元，生成不会依赖于温度的变化而变化的基准电压；基准电流输出单元，输出具有规定的温度梯度的基准电流；变换输出单元，将所述基准电压变换为电流，使用电流镜电路将该电流作为调整用电流进行输出；以及叠加输出单元，对从所述基准电流输出单元输出的基准电流叠加从所述变换输出单元输出的调整用电流并输出。
为了实现上述目的，方案2中记载的基准电流输出方法构成为包含：基准电压生成步骤，生成不会依赖于温度的变化而变化的基准电压；基准电流输出步骤，输出具有规定的温度梯度的基准电流；变换输出步骤，将所述基准电压变换为电流，使用电流镜电路将该电流作为调整用电流进行输出；以及叠加输出步骤，对从所述基准电流输出步骤输出的基准电流叠加从所述变换输出步骤输出的调整用电流并输出。
发明效果
根据本发明，得到能在维持温度梯度的状态下调整基准电流的大小的效果。
附图说明
图1是表示实施方式的PTAT电流输出装置的主要部分结构的一个例子的框图。
图2是表示第1实施方式的PTAT电流输出装置的主要部分结构的一个例子的框图。
图3是表示第1实施方式的PTAT电流输出装置的结构的一个例子的结构图。
图4是表示通过第1实施方式的PTAT电流输出装置生成的基准电流、调整用电流、以及叠加电流的每一个的绝对温度特性的图表。
图5是表示第1实施方式的基准电流调整处理程序的处理的流程的流程图。
图6是表示第2实施方式的PTAT电流输出装置的主要部分结构的一个例子的框图。
图7是表示第2实施方式的PTAT电流输出装置的结构的一个例子的结构图。
图8是表示通过第2实施方式的PTAT电流输出装置生成的基准电流、调整用电流、以及叠加电流的每一个的绝对温度特性的图表。
图9是表示作为第2实施方式的PTAT电流输出装置的变形例的PTAT电流输出装置结构的一个例子的结构图。
图10是表示现有的PTAT电流输出装置的电路结构的一个例子的电路图。
图11是表示通过现有的PTAT电流输出装置生成的基准电流的调整前后的绝对温度特性的图表。
具体实施方式
以下，参照附图，针对用于实施本发明的方式的例子详细地进行说明。
图1示出了在本发明的电流输出装置1中是共同的结构。在图2中示出的电流输出装置1构成为包含：基准电压生成电路102、基准电流生成电路12、变换输出电路14、以及叠加输出部16。
基准电压生成电路102生成不会依赖于温度的变化而变化的基准电压。
基准电流生成电路12输出具有规定的温度梯度的基准电流。
变换输出电路14将通过基准电压生成电路102生成的基准电压变换为电流，使用电流镜电路将电流作为调整用电流进行输出。
叠加输出部16对从基准电流生成电路12输出的基准电流叠加从变换输出电路14输出的调整用电流并输出。
以下，基于在图1示出的本发明涉及的电流输出电路1中为共同的结构，对输出具有正的温度梯度的电流的情况、以及输出具有负的温度梯度的情况下的具体的一个例子分别详细地进行说明。
[第1实施方式]
图2是表示本发明的第1实施方式涉及的电流输出装置1的主要部分结构的框图。电流输出装置1构成为包含：基准电压生成电路102、基准电流生成电路12、变换输出电路14、以及叠加输出部16，成为输出PTAT电流的电路结构。
基准电压生成电路102与基准电流生成电路12和变换输出电路14分别连接。此外，基准电流生成电路12和叠加输出部16分别与变换输出电路14连接。
基准电压生成电路102例如是生成带隙电压的电路，通过使具有正的温度梯度的电流和具有负的温度梯度的电流抵消，从而生成不会依赖于温度的变化而变化的基准电压。在基准电压生成电路102中设置有电流提供源102C，该电流提供源102C将为了生成基准电压而使用的具有正的固定的温度梯度的电流提供给基准电流生成电路12。
基准电流生成电路12将从电流提供源102C提供的具有正的固定的温度梯度的电流变换成具有正的温度梯度的基准电流并输出。
变换输出电路14将通过基准电压生成电路102生成的不会依赖于温度的变化而变化的基准电压变换成电流，使用电流镜电路（第2电流镜电路）将变换得到的电流作为调整用电流进行输出。
叠加输出部16对从基准电流生成电路12输出的基准电流叠加从变换输出电路14输出的调整用电流，输出叠加得到的叠加电流（PTAT电流）。
接着，一边参照图3一边说明电流输出装置1的具体的电路结构。再有，图3是表示本发明的第1实施方式的电流输出装置1的结构的一个例子的结构图。如同图所示那样，电流输出装置1构成为包含：基准电压生成电路102、基准电流生成电路12、变换输出电路14、叠加输出部16、控制部18、UI面板（panel）20，温度传感器21，以及输出端子10A。
基准电压生成电路102构成为包含：pnp型双极晶体管（以下，仅称为“双极晶体管”。）106、108、PMOS晶体管110、112、电阻器114、以及运算放大器116。再有，双极晶体管106的尺寸和双极晶体管108的尺寸之比（晶体管比）通过（双极晶体管106的尺寸）﹕（双极晶体管108的尺寸）=1﹕N（比1大的值）来进行表示。
PMOS晶体管110、112的源极端子与被施加用于使电流输出装置1驱动的驱动用的直流电压的电压线vdd连接。此外，PMOS晶体管110的漏极端子与双极晶体管106的发射极端子以及运算放大器116的非反转输入端子连接。此外，PMOS晶体管112的漏极端子与电阻器114的一端、以及运算放大器116的反转输入端子连接。此外，电阻器114的另一端与双极晶体管108的发射极端子连接。此外，运算放大器116的输出端子与PMOS晶体管110、112的各栅极端子连接。此外，双极晶体管106的集电极端子接地，在该集电极端子连接有双极晶体管106的基极端子。进而，双极晶体管108的集电极端子接地，在该集电极端子连接有双极晶体管108的基极端子。
基准电流生成电路12包含：基准电压生成电路102的一部分以及PMOS晶体管24，通过基准电压生成电路102的一部分以及PMOS晶体管24来构成电流镜电路。也就是说，该电流镜电路通过如下方式构成，即，PMOS晶体管24的源极端子与电压线vdd连接，PMOS晶体管24的栅极端子与作为电流提供源102C的运算放大器116的输出端子连接，PMOS晶体管24的漏极端子经由叠加输出部16与输出端子10A连接。因此，PMOS晶体管24能将与电流i1（=i2）相当的电流作为对应于电流镜比的电流（基准电流i3’）进行输出。
变换输出电路14构成为包含：电压电流变换部26以及调整用电流输出部28。电压电流变换部26将从基准电压生成电路102输出的基准电压变换成电流并输出，其构成为包含：运算放大器30以及串联电路32。串联电路32构成为包含：PMOS晶体管32A以及电阻器32B。PMOS晶体管32A的源极端子与电压线vdd连接。电阻器32B的一端与PMOS晶体管32A的漏极端子以及运算放大器30的非反转端子连接。电阻器32B的另一端接地。
运算放大器30的反转端子与基准电压生成电路102的布线（在本发明的第1实施方式中，连接PMOS晶体管112和电阻器114以及运算放大器116的反转输入端子的布线）连接。运算放大器30的输出端子与PMOS晶体管32A的栅极端子连接。
调整用电流输出部28构成为包含：晶体管单元34以及切换部36。晶体管单元34输出用于调整从基准电流生成电路12输出的基准电流i3’的调整用电流i4，其具有并联地连接的尺寸不同的PMOS晶体管34A1～34An。PMOS晶体管34A1～34An的各自的源极端子与电压线vdd连接。再有，本发明的第1实施方式的PMOS晶体管34A1～34An被设计为各尺寸通过固定栅极长度、改变栅极宽度而被决定，从PMOS晶体管34A1到PMOS晶体管34An按各规定倍数（例如，按照2的幂乘数倍、3的幂乘数倍等规定的等比数列）变大。再有，通过按照规定的等比数列使尺寸变大，能够容易地推定输出的调整用电流i4、叠加电流的电流值。
此外，晶体管单元34与电压电流变换部26连接。具体地说，PMOS晶体管34A1～34An的各栅极端子与电压电流变换部26的运算放大器30的输出端子连接，通过电压电流变换部26以及PMOS晶体管34A1～34An构成电流镜电路。因此，各个PMOS晶体管34A1～34An使流到电压电流变换部26的直流电路32的电流i5成为作为与电流镜比对应的电流的调整用电流i4而输出。再有，当将电阻器32B的电阻值设为R、将对运算放大器30的反转输入端子施加的电压设为VBG时，电流i5的电流值能以VBG／R进行表示。
此外，运算放大器30的输出根据由基准电压生成电路102生成的基准电压而被决定。因此，从各个PMOS晶体管34A1～34An输出的电流的特性依赖于通过基准电压生成电路102生成的基准电压的特性。因此，通过变更基准电压生成电路102的结构部件的特性（例如，变更双极晶体管106、108的晶体管比）来改变基准电压的特性，从而能改变从各个PMOS晶体管34A1～34An输出的电流的特性。
切换部36用于切换将从PMOS晶体管34A1～34An的哪一个输出的电流作为调整用电流i4使用，其具有PMOS晶体管36A1～36An。再有，以下，在不需要区别PMOS晶体管34A1～34An来进行说明的情况下仅称为“PMOS晶体管34A”，在不需要区别PMOS晶体管36A1～36An来进行说明的情况下仅称为“PMOS晶体管36A”。
PMOS晶体管36A1～36An的各源极端子与PMOS晶体管34A1～34An中的对应的PMOS晶体管34A的漏极端子连接。也就是说，PMOS晶体管36A1的源极端子与PMOS晶体管34A1的漏极端子连接，PMOS晶体管36An的源极端子与PMOS晶体管34n的漏极端子连接。此外，PMOS晶体管36A1～36An的各漏极端子与叠加输出部16连接。
因此，通过对PMOS晶体管36A1～36An进行开关（向栅极端子施加作为绝对值超过阈值电压的绝对值的电压的导通电压），从而从PMOS晶体管34A1～34An输出的电流作为调整用电流i4而从调整用电流输出部28输出。也就是说，当对多个PMOS晶体管36A进行开关时，将对从对应于这些PMOS晶体管36A的PMOS晶体管34A各自输出的电流进行叠加而得到的电流作为调整用电流i4从调整用电流输出部28输出，当对单一的PMOS晶体管36A进行开关时，将从对应于该PMOS晶体管36A的PMOS晶体管34A输出的电流作为调整用电流i4从调整用电流输出部28输出。
叠加输出部16是连接调整用电流输出部28的调整用电流输出部28和基准电流生成电路12的PMOS晶体管24的漏极端子的部分，与电流输出装置1的输出端子10A连接。因此，从输出端子10A输出叠加电流i6，该叠加电流i6是对从PMOS晶体管24的漏极端子输出的基准电流i3’叠加从调整用电流输出部28输出的调整用电流i4而得到的电流。再有，在未对PMOS晶体管36A1～36An进行开关的情况下，从输出端子10A输出基准电流i3’。
控制部18是通用的计算机，其构成为包含：CPU（中央处理装置），通过执行规定的程序的处理，从而控制电流输出装置1整体；作为存储介质的ROM（Read Only Memory，只读存储器），预先存储有对电流输出装置1的工作进行控制的控制程序以及在后面叙述的基准电流调整处理程序；作为存储介质的RAM（Random Access Memory，随机存取储存器），作为各种程序执行时的工作区域等而被使用；以及硬盘装置等。再有，在ROM中预先存储有：将晶体管特别指定信息和调整用电流i4的大小（电流值）对应起来的表，其中上述晶体管特别指定信息表示与PMOS晶体管34A1～34An中的为了作为调整用电流进行输出而被使用的PMOS晶体管34A对应的PMOS晶体管36A（与PMOS晶体管34A串联地连接的PMOS晶体管36A），上述调整用电流i4是通过由该晶体管特别指定信息示出的PMOS晶体管36A的开关而从调整用电流输出部28输出的电流。
UI面板20例如由在显示器上叠加有透射型的触摸面板的触摸面板显示器等构成，在显示器的显示面上显示各种信息，并且通过用户对触摸面板进行触摸，从而输入期望的信息、指示。再有，UI面板20根据需要被适当地设置，但从提高操作性的观点出发优选进行设置。
温度传感器21对电流输出装置1的规定处所（例如，PMOS晶体管24的附近）的绝对温度进行检测。
控制部18与输出端子10A、UI面板20、温度传感器21、以及切换部36连接。因此，控制部18能分别进行：从输出端子10A输出的电流的大小的把握、通过温度传感器21检测出的绝对温度的把握、对UI面板20的各种信息的显示、对UI面板20的用户的操作指示内容的把握、以及与经由UI面板20输入的用户的操作指示对应的切换部36的控制（PMOS晶体管36A1～36An的开关工作的控制）。
接下来，对电流输出装置1的作用进行说明。
在未对PMOS晶体管36A1～36An进行开关的状态下（PMOS晶体管36A1～36An为截止状态），当向电压线vdd施加驱动用电压时，与此对应地作为一个例子如图4所示那样从PMOS晶体管24的漏极端子输出基准电流i3’。
可是，在电流输出装置1中，在由于PMOS晶体管24、其它元件的制造偏差等原因导致基准电流i3’的电流值作为一个例子如图4所示那样在要求的电流值以下的情况下，能够执行基准电流调整处理，上述基准电流调整处理用于将基准电流i3’的电流值不改变温度梯度地调整为规定的电流值。
接下来，参照图5，对在执行基准电流调整处理时的电流输出装置1的作用进行说明。再有，图5是表示在经由UI面板20输入基准电流调整处理的执行指示时通过电流输出装置1的控制部18而执行的基准电流调整处理程序的处理流程的流程图，该程序被预先存储在ROM的规定区域。
在同图的步骤100中，在待机到检测出从输出端子10A输出的基准电流i3’的电流值和通过温度传感器21检测的绝对温度之后，转移至步骤102，判定是否将上述步骤100的处理执行了规定次数（作为一个例子是5次），在为否定判定的情况下，返回至步骤100，另一方面在为肯定判定的情况下，转移至步骤104。
在步骤104中，使用通过上述步骤100的处理而检测出的结果，生成表示从输出端子10A输出的基准电流i3’的电流值和通过温度传感器21检测出的绝对温度的相关（现实的温度梯度）的现实相关信息（例如表示具有现实的温度梯度的图表（作为一个例子，在图4中示出的i3’的图表）的信息）。
在接下来的步骤106中，在等待表示对基准电流i3’要求的绝对温度和电流值的理想的相关（理想的温度梯度）的理想相关信息（例如表示具有理想的温度梯度的图表（作为一个例子，在图4中示出的i6的图）的信息）的输入之后，转移至步骤108，对通过上述步骤104的处理而生成的现实相关信息和通过上述步骤106的处理而输入的理想相关信息进行比较，在接下来的步骤110中，判定作为通过上述步骤108的处理而进行比较的结果，现实相关信息和理想相关信息在规定的误差（例如±0.1%）内是否不一致，在为否定判定的情况下，结束本基准电流调整处理程序，另一方面，在为肯定判定的情况下，转移至步骤112，以从调整用电流输出部28输出为了使现实相关信息和理想相关信息在规定的误差内一致所需要的调整用电流i4的方式对调整用电流输出部28进行控制，之后，结束本基准电流调整处理程序。
在上述步骤112中，以从调整用电流输出部28输出为了使现实相关信息和理想相关信息在规定的误差内一致而要对基准电流i3’叠加的调整用电流i4（特性不被温度变化影响的电流）的方式，参照在ROM中存储的表，特别指定必须使源极端子以及漏极端子间为导通状态的PMOS晶体管36A，向特别指定的PMOS晶体管36A的栅极端子施加导通电压，由此控制调整用电流输出部28。由此，在叠加输出部16中，对从基准电流生成电路12的PMOS晶体管24输出的基准电流i3’叠加从调整用电流输出部28输出的调整用电流i4，作为叠加电流i6从输出端子10A输出。
因此，根据本发明的第1实施方式的电流输出装置1，例如在将保证无线通信装置的使用的温度范围设定为-20℃～80℃的情况下，能在-20℃～80℃的温度范围中取出具有相同的温度梯度的叠加电流i6。
如以上详细地说明那样，在本发明的第1实施方式的电流输出装置1中，通过基准电流生成电路12输出基准电流i3’，通过变换输出电路14，将从基准电压生成电路102输出的基准电压变换为调整用电流i4并输出，通过叠加输出部16，对基准电流i3’叠加调整用电流i4，输出叠加电流i6，因此能够在维持温度梯度（在本发明的第1实施方式中是正的温度梯度）的状态下调整基准电流i3’的大小。
此外，在本发明的第1实施方式的电流输出装置1中，通过变换输出电路14，选择性地使用并联地连接的尺寸不同的PMOS晶体管34A1～34An来输出调整用电流i4，因此能够容易且高精度地调整叠加电流i6。
此外，在本发明的第1实施方式的电流输出装置1中，将作为使晶体管特别指定信息和调整用电流i4的大小对应起来的作为对应信息的表预先存储在作为存储单元的ROM中，其中上述晶体管特别指定信息作为对PMOS晶体管34A1～34An中的为了输出调整用电流i4而使用的PMOS晶体管34A进行特别指定的特别指定信息，表示与PMOS晶体管34A串联连接的PMOS晶体管36A，上述调整用电流i4是通过由该晶体管特别指定信息示出的PMOS晶体管36A的开关而从调整用电流输出部28输出的电流，利用UI面板20，对包含表示理想的调整用电流i4的大小的调整用电流信息的理想相关信息进行受理，在变换输出电路14中，通过对由与理想的调整用电流i4的大小对应起来的晶体管特别指定信息所示出的PMOS晶体管36A进行开关，其中上述理想的调整用电流i4的大小由在通过UI面板20受理的理想相关信息中包含的调整用电流信息示出，从而将从与该PMOS晶体管36A对应的PMOS晶体管34A输出的电流作为调整用电流i4而从调整用电流输出部28输出，因此能够对调整用电流i4容易且高精度地进行微调整。
进而，在本发明的第1实施方式的电流输出装置1中，通过对在晶体管单元34和叠加输出部16之间插入的、并且与PMOS晶体管34A的每一个分别串联连接的在通常时为非导通状态的多个PMOS晶体管36A中的、由与理想的调整用电流i4的大小对应起来的晶体管特别指定信息所示出的PMOS晶体管36A进行开关，其中上述理想的调整用电流i4的大小由在通过UI面板20受理的理想相关信息中包含的调整用电流信息示出，从而从调整用电流输出部28输出调整用电流i4，因此能对调整用电流i4更容易且高精度地进行微调。
再有，在本发明的第1实施方式中，举出PTAT电流输出电路10作为例子进行说明，但本发明并不限定于此，如果是输出具有正的温度梯度的基准电流i3’的电流输出电路的话，什么样的电路都能应用。
此外，在本发明的第1实施方式中，举出生成带隙电压的基准电压生成电路102作为例子进行说明，但本发明并不限定于此，如果是能对基准电流生成电路12提供具有正的温度梯度的电流、并且能对变换输出电路14提供基准电压的基准电压生成电路的话，什么样的电路都能应用。
[第2实施方式]
在上述第1实施方式中，举出将具有正的温度梯度的电流作为基准电流而取出的情况的方式例并进行了说明，但在本发明的第2实施方式中，举出将具有负的温度梯度的电流作为基准电流而取出的情况的方式例并进行说明。再有，在本发明的第2实施方式中，针对和上述第1实施方式相同的结构，赋予相同的附图标记而省略其说明。
图6是表示本发明的第2实施方式的电流输出装置50的主要部分结构的框图。如同图所示那样，电流输出装置50与上述第1实施方式的电流输出装置1相比，不同之处在于：代替基准电流生成电路12而应用基准电流生成电路52、连接叠加输出部16和基准电流生成电路52，在叠加输出部16代替基准电流生成电路12而连接有基准电流生成电路52。但是，电流输出装置50只不过是一个合适的例子，显然，是通过将构成电流输出装置50的电路元件置换为其它的电路元件、或与此伴随地变更连接方式而得到同样的效果的电流输出装置也可。再有，在同图中，省略控制部18、UI面板20、以及温度传感器21的图示。
基准电流生成电路52生成具有负的温度梯度的基准电流并输出。更详细地，基准电流生成电路52通过电流镜电路（第3电流镜电路），取出对PMOS晶体管32A的栅极端子施加的电压，使用该电压，生成具有负的温度梯度的电压，将生成的电压变换为电流，通过电流镜电路（第4电流镜电路）取出该电流。
接下来，一边参照图7，一边对电流输出装置50的具体的电路结构进行说明。再有，图7是表示本发明的第2实施方式的电流输出装置50的结构的一个例子的结构图。如同图所示那样，基准电流生成电路52构成为包含：负电压生成电路52A、电压电流变换电路52B、以及输出部52C。
负电压生成电路52A生成具有负的固定的温度梯度的电压并输出，其构成为包含PMOS晶体管54以及双极晶体管56。
双极晶体管56的集电极端子接地，在该集电极端子连接有双极晶体管56的基极端子。
PMOS晶体管54的栅极端子与运算放大器30的输出端子连接。此外，PMOS晶体管54的源极端子与电压线vdd连接，PMOS晶体管54的漏极端子与双极晶体管56的发射极端子连接。由此，通过电压电流变换部26以及PMOS晶体管54构成电流镜电路（第3电流镜电路）。因此，PMOS晶体管54将流到电压电流变换部26的直流电路32的电流i5作为对应于电流镜比的电流进行输出，通过该电流和双极晶体管56的具有负的温度梯度的电流相互抵消，从而在PMOS晶体管54和双极晶体管56的连接点66生成具有负的固定的温度梯度（例如，-2mv／℃）的电压Vbe。
电压电流变换电路52B将从负电压生成电路52A输出的电压Vbe变换为电流并输出，其构成为包含：运算放大器58以及串联电路59。串联电路59构成为包含：PMOS晶体管60以及电阻器62。PMOS晶体管60的源极端子与电压线vdd连接。电阻器62的一端与PMOS晶体管60的漏极端子以及运算放大器58的非反转端子连接。电阻器62的另一端接地。运算放大器58的反转端子与负电压生成电路52A的连接点66连接。运算放大器58的输出端子与PMOS晶体管60的栅极端子连接。再有，当将电阻器62的电阻值设为R’时，电流i6的电流值能以Vbe／R’进行表示。
输出部52C具备PMOS晶体管64。PMOS晶体管64的源极端子与电压线vdd连接，PMOS晶体管64的漏极端子与叠加输出部16连接。也就是说，在基准电流生成电路52中，通过电压电流变换电路52B以及输出部52C的PMOS晶体管64构成电流镜电路（第4电流镜电路）。因此，PMOS晶体管64能将通过电压电流变换电路52B对电压Vbe进行变换而得到的具有负的温度梯度的电流作为对应于电流镜比的电流（具有负的温度梯度的基准电流i3’）而输出。
根据像这样构成的电流输出装置50，在叠加输出部16中，对从基准电流生成电路52的PMOS晶体管64输出的具有负的温度梯度的基准电流i3’叠加从调整用电流输出部28输出的调整用电流i4，作为一个例子如图8所示那样，作为叠加电流i6从输出端子10A输出，因此能在维持温度梯度（在本发明的第2实施方式中是负的温度梯度）的状态下调整基准电流i3’的大小。
再有，在上述第2实施方式中，列举了使用PMOS晶体管54来生成具有负的温度梯度的电压的方式例并进行了说明，但代替PMOS晶体管54而应用恒定电流源也可。图9是表示作为上述第2实施方式的电流输出装置50的变形例的PTAT电流输出装置80的结构的一个例子的结构图。如同图所示那样，PTAT电流输出装置80与上述第2实施方式的电流输出装置50相比，不同之处仅在于：代替PMOS晶体管54而应用恒定电流源80、以及代替连接点66而应用恒定电流源80和双极晶体管56的连接点84。因此，在PTAT电流输出装置80中，也和上述第2实施方式的电流输出装置50同样地在连接点84生成电压Vbe，因此得到能在维持负的温度梯度的状态下调整基准电流i3’的大小的效果。可是，如果欲一边抑制成本的增大且装置的大型化一边得到该效果的话，优选上述第2实施方式的电流输出装置50的结构。
此外，在上述第2实施方式中，举出生成带隙电压的基准电压生成电路102作为例子并进行了说明，但本发明并不限定于此，如果是能对基准电流生成电路12供给具有正的温度梯度的电流、并且能对变换输出电路14供给基准电压的基准电压生成电路的话，什么样的电路都能应用。
此外，在上述第1实施方式中，举出取出具有正的温度梯度的叠加电流i6的情况的方式例，在上述第2实施方式中，举出取出具有负的温度梯度的叠加电流i6的情况的方式例并进行了说明，但并不仅限于此，显然，通过应用本发明能取出温度梯度为“0”的叠加电流i6。
此外，在上述各实施方式中，举出通过控制部18来对调整用电流输出部28的切换部36进行控制的情况的方式例并进行了说明，但为了不经由控制部18使现实相关信息与理想相关信息在规定的误差内一致，向要使源极端子以及漏极端子间为导通状态的PMOS晶体管36A的栅极端子施加导通电压也可。
此外，在上述各实施方式中，举出对构成为包含多个PMOS晶体管34A的晶体管单元34进行应用的情况的方式例进行了说明，但如果能预先把握通过基准电流生成电路12输出的基准电流i3’的特性的话，代替晶体管单元34而应用单一的PMOS晶体管也可。在该情况下，从该PMOS晶体管输出的电流作为调整用电流i4而被使用，因此也需要预先把握该电流的特性。再有，通过像这样代替晶体管单元34而应用单一的PMOS晶体管，从而不需要控制部18、UI面板20、温度传感器21、以及切换部36，能削减部件件数。
此外，在上述各实施方式中，举出对具有双极晶体管106、108的基准电压生成电路102进行应用的情况的方式例进行了说明，但并不仅限于此，例如，代替双极晶体管而应用连接有二极管的晶体管也可。像这样，如果是能和基准电压生成电路102同样地生成基准电压（恒定电压）的带隙基准电压生成电路的话，是什么样的电路均可。
此外，在上述各实施方式中，列举了以使PMOS晶体管34A1～34An的尺寸按各规定倍数变大的方式进行设计的方式例并进行了说明，但并不仅限于此，只要PMOS晶体管34A1～34An的尺寸对应于要求的电流值的微调整量而被决定即可。
此外，在上述各实施方式中，作为用于实现作为控制部18的功能的方式，举出软件的方式作为例子进行了说明，但并不仅限于此，也能够例示连接各种电路（作为一个例子，ASIC（Application Specific Integrated Circuit，专用集成电路））来构成的硬件的方式、使硬件的方式和软件的方式进行组合的方式等。
附图标记的说明
1、50、80   电流输出装置；12、52   基准电流生成电路；14   变换输出电路；16   叠加输出部；18   控制部；20   UI面板；30、58、116   运算放大器；32   串联电路；34A1～34An、36A1～346n   PMOS晶体管。

Claims (10)

1.一种基准电流输出装置，其中，包含：
基准电压生成单元，生成不会依赖于温度的变化而变化的基准电压；
基准电流输出单元，输出具有规定的温度梯度的基准电流；
变换输出单元，将所述基准电压变换为电流，使用电流镜电路将该电流作为调整用电流进行输出；以及
叠加输出单元，对从所述基准电流输出单元输出的基准电流叠加从所述变换输出单元输出的调整用电流并输出。
2.根据权利要求1所述的基准电流输出装置，其中，所述基准电压生成单元通过使具有正的温度梯度的电流和具有负的温度梯度的电流抵消，从而生成所述基准电压。
3.根据权利要求1或权利要求2所述的基准电流输出装置，其中，所述基准电流输出单元使用所述基准电压生成单元，输出作为所述规定的温度梯度而具有正的温度梯度的基准电流。
4.根据权利要求1～权利要求3的任一项所述的基准电流输出装置，其中，
将所述规定的温度梯度设为正的温度梯度，
所述基准电流输出单元使用第2电流镜电路，作为所述基准电流输出为了所述基准电压生成单元生成所述基准电压而流到该基准电压生成单元的具有正的固定的温度梯度的电流。
5.根据权利要求4所述的基准电流输出装置，其中，所述第2电流镜电路具有PMOS晶体管，所述PMOS晶体管将所述基准电流作为与具有所述正的固定的温度梯度的电流的电流镜比对应的电流进行输出。
6.根据权利要求1所述的基准电流输出装置，其中，
将所述规定的温度梯度设为负的温度梯度，
所述基准电流输出单元通过第3电流镜电路取出与由所述基准电压生成单元生成的所述基准电压对应的电压，利用取出的电压生成具有负的固定的温度梯度的电压，然后使用电压电流变换电路将该具有负的固定的温度梯度的电压变换为电流，使用第4电流镜电路将该电流作为所述基准电流进行输出。
7.根据权利要求6所述的基准电流输出装置，其中，
所述第3电流镜电路具有：PMOS晶体管，在栅极端子被施加与所述基准电压对应的电压，
所述第4电流镜电路具有：PMOS晶体管，输出与被输入的电流的电流镜比对应的电流。
8.根据权利要求1～权利要求7的任一项所述的基准电流输出装置，其中，
所述基准电压生成单元具有：带隙电路，其生成所述基准电压，
通过所述变换输出单元输出的所述调整用电流的特性依赖于通过所述带隙电路生成的所述基准电压的特性。
9.根据权利要求1～权利要求8的任一项所述的基准电流输出装置，其中，所述变换输出单元选择性地使用并联连接的尺寸不同的多个晶体管来输出所述调整用电流。
10.根据权利要求9所述的基准电流输出装置，其中，还包含：
存储单元，预先存储将特别指定信息和调整用电流信息对应起来的对应信息，所述特别指定信息对所述多个晶体管中的为了输出所述调整用电流而使用的晶体管进行特别指定，所述调整用电流信息表示在使用该晶体管时从所述变换输出单元输出的所述调整用电流的大小；以及
受理单元，受理所述调整用电流信息，
所述变换输出单元使用与通过所述受理单元受理的调整用电流信息对应起来的晶体管来输出所述调整用电流。
CN201110400435.1A 2010-12-06 2011-12-06 基准电流输出装置以及基准电流输出方法 Active CN102566647B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010-271925 2010-12-06
JP2010271925A JP5722015B2 (ja) 2010-12-06 2010-12-06 基準電流出力装置及び基準電流出力方法

Publications (2)

Publication Number Publication Date
CN102566647A true CN102566647A (zh) 2012-07-11
CN102566647B CN102566647B (zh) 2015-12-02

Family

ID=46161623

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110400435.1A Active CN102566647B (zh) 2010-12-06 2011-12-06 基准电流输出装置以及基准电流输出方法

Country Status (3)

Country Link
US (1) US8878512B2 (zh)
JP (1) JP5722015B2 (zh)
CN (1) CN102566647B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5554134B2 (ja) * 2010-04-27 2014-07-23 ローム株式会社 電流生成回路およびそれを用いた基準電圧回路
US8698479B2 (en) * 2012-03-30 2014-04-15 Elite Semiconductor Memory Technology Inc. Bandgap reference circuit for providing reference voltage
US9258503B2 (en) * 2012-12-06 2016-02-09 Panasonic Intellectual Property Management Co., Ltd. A/D converter, image sensor, and digital camera
JP6194562B2 (ja) * 2013-07-26 2017-09-13 Ｎｅｃプラットフォームズ株式会社 検出回路、温度センサおよび検出方法
US11740281B2 (en) 2018-01-08 2023-08-29 Proteantecs Ltd. Integrated circuit degradation estimation and time-of-failure prediction using workload and margin sensing
US11287840B2 (en) * 2020-08-14 2022-03-29 Semiconductor Components Industries, Llc Voltage reference with temperature compensation
US11762410B2 (en) 2021-06-25 2023-09-19 Semiconductor Components Industries, Llc Voltage reference with temperature-selective second-order temperature compensation
US11892862B2 (en) * 2021-08-30 2024-02-06 Micron Technology, Inc. Power supply circuit having voltage switching function
US11619551B1 (en) * 2022-01-27 2023-04-04 Proteantecs Ltd. Thermal sensor for integrated circuit

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0635559A (ja) * 1992-07-17 1994-02-10 Toko Inc 定電流回路
US6201379B1 (en) * 1999-10-13 2001-03-13 National Semiconductor Corporation CMOS voltage reference with a nulling amplifier
US20060145753A1 (en) * 2003-02-25 2006-07-06 Talbot Andrew D System for setting an electrical circuit parameter at a predetermined value
US20080042737A1 (en) * 2006-06-30 2008-02-21 Hynix Semiconductor Inc. Band-gap reference voltage generator
CN101351757A (zh) * 2005-12-29 2009-01-21 柏树半导体公司 精度得以提高且面积消耗得以减小的低功率能隙基准电路

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002318626A (ja) * 2001-04-23 2002-10-31 Ricoh Co Ltd 定電圧回路
JP2006262348A (ja) 2005-03-18 2006-09-28 Fujitsu Ltd 半導体回路
TWI451697B (zh) * 2006-05-03 2014-09-01 Synopsys Inc 極低功率類比補償電路
US8072259B1 (en) * 2008-04-30 2011-12-06 Integrated Device Technology, Inc. Voltage reference and supply voltage level detector circuits using proportional to absolute temperature cells
KR101006091B1 (ko) * 2008-12-26 2011-01-06 주식회사 하이닉스반도체 온도감지회로
US8305068B2 (en) * 2009-11-25 2012-11-06 Freescale Semiconductor, Inc. Voltage reference circuit
US8373496B2 (en) * 2010-07-08 2013-02-12 Texas Instruments Incorporated Temperature compensated current source

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0635559A (ja) * 1992-07-17 1994-02-10 Toko Inc 定電流回路
US6201379B1 (en) * 1999-10-13 2001-03-13 National Semiconductor Corporation CMOS voltage reference with a nulling amplifier
US20060145753A1 (en) * 2003-02-25 2006-07-06 Talbot Andrew D System for setting an electrical circuit parameter at a predetermined value
CN101351757A (zh) * 2005-12-29 2009-01-21 柏树半导体公司 精度得以提高且面积消耗得以减小的低功率能隙基准电路
US20080042737A1 (en) * 2006-06-30 2008-02-21 Hynix Semiconductor Inc. Band-gap reference voltage generator

Also Published As

Publication number Publication date
JP5722015B2 (ja) 2015-05-20
US8878512B2 (en) 2014-11-04
US20120139523A1 (en) 2012-06-07
JP2012123485A (ja) 2012-06-28
CN102566647B (zh) 2015-12-02

Similar Documents

Publication Publication Date Title
CN102566647A (zh) 基准电流输出装置以及基准电流输出方法
CN103226370B (zh) 电压调节器
CN105388350B (zh) 一种用于感测电流的方法、电流传感器及系统
CN107024294B (zh) 一种多通道芯片温度测量电路及方法
US9007044B2 (en) Constant current driving device having an improved accuracy
US20060170402A1 (en) Voltage regulator having improved IR drop
TWI289246B (en) Method, circuitry and electronic device for controlling a variable output DC power source
US9477244B2 (en) Linear regulator with improved power supply ripple rejection
US20170131366A1 (en) Magnetic sensor
CN101470456A (zh) 用于基准电压发生电路的启动电路
CN107314830A (zh) 用于修正温度测量信号的设备
CN203552115U (zh) 一种程控电流源输出电路
CN104335682B (zh) 驱动电路中的偏移补偿
CN101201259B (zh) 电动机控制装置
CN103376364A (zh) 输出阻抗测试装置
CN105850044A (zh) 电压控制型器件的驱动电路
US10326380B2 (en) Motor drive apparatus with function to detect abnormality in power device
CN107398660B (zh) 用于控制焊机的方法、装置及系统
Ngamkong et al. Applications of the generalized state-space averaging method to modelling of DC–DC power converters
Wang et al. Gain scheduled continuous-time model predictive controller with experimental validation on AC machine
US20120253776A1 (en) Macro model of operational amplifier and circuit design simulator using the same
US8575912B1 (en) Circuit for generating a dual-mode PTAT current
CN105576643A (zh) 一种负载均流的方法及装置
Ahmed et al. An implementation of external capacitor-less low-dropout voltage regulator in 45nm technology with output voltage ranging from 0.4 v-1.2 v
US9250639B2 (en) Advanced energy management

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
C53 Correction of patent of invention or patent application
CB02 Change of applicant information

Address after: Yokohama City, Kanagawa Prefecture, Japan

Applicant after: Lapis Semiconductor Co., Ltd.

Address before: Tokyo, Japan, Japan

Applicant before: Lapis Semiconductor Co., Ltd.

SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant