CN105912063B - 一种带隙基准电路 - Google Patents

一种带隙基准电路 Download PDF

Info

Publication number
CN105912063B
CN105912063B CN201610446721.4A CN201610446721A CN105912063B CN 105912063 B CN105912063 B CN 105912063B CN 201610446721 A CN201610446721 A CN 201610446721A CN 105912063 B CN105912063 B CN 105912063B
Authority
CN
China
Prior art keywords
audion
resistance
voltage
pmos
band
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201610446721.4A
Other languages
English (en)
Other versions
CN105912063A (zh
Inventor
周泽坤
马亚东
卢璐
石跃
张波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Electronic Science and Technology of China
Original Assignee
University of Electronic Science and Technology of China
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Electronic Science and Technology of China filed Critical University of Electronic Science and Technology of China
Priority to CN201610446721.4A priority Critical patent/CN105912063B/zh
Publication of CN105912063A publication Critical patent/CN105912063A/zh
Application granted granted Critical
Publication of CN105912063B publication Critical patent/CN105912063B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/561—Voltage to current converters

Abstract

本发明属于模拟集成电路技术领域，涉及一种带隙基准电路。本发明中运算放大器的输入对管采用三极管，将输入对管的失调电压设计成PTAT电压，通过电压‑电流变换器，将PTAT失调电压转换成PTAT电流。由失调电压VOS产生的PTAT电流流过二极管连接的三极管和串联电阻，通过设计串联电阻的阻值使得输出电压为一个与温度无关的基准电压。本发明的有益效果为，利用运算放大器输入对管的失调电压产生PTAT电流，实现三极管复用的带隙基准源架构，降低了基准源的功耗。

Description

一种带隙基准电路
技术领域
本发明属于模拟集成电路技术领域，涉及一种带隙基准电路。
背景技术
在模拟集成电路和混合信号集成电路设计领域，基准电压源是其中的一个重要组成部分。基准电压源的主要作用是提供一个不随温度及供电电压变化的一个参考电压。
带隙基准电压源架构因其优越的性能被广泛地运用于集成电路系统中。现在主要的带隙基准源电路设计思路：利用一对基极-集电极短接的三极管、电阻和一个运算放大器组成基本电路，通过运放箝位使得这对三极管的基极-发射极电压差被加载在电阻上，从而产生基极-发射极电压温度补偿项。运算放大器既用于箝位三极管的电压，也用于控制流过三极管的电流大小。这种电路设计思路同时需要独立的一对三极管和运算放大器，使用了额外的晶体管数量，特别是使用了更多的三极管，消耗了更大的芯片面积和静态电流。
发明内容
本发明所要解决的，就是针对上述问题，提出一种带隙基准电路。
本发明的技术方案是：一种带隙基准电路，包括第一PMOS管MP1、第二PMOS管MP2、第一三极管Q1、第二三极管Q2、第三三极管Q3、第四三极管Q4、第五三极管Q5、第六三极管Q6、第七三极管Q7、第一电阻R1、第二电阻R2、第三电阻R3、第四电阻R4、第五电阻R5和电容；第三三极管Q3的集电极接电源，其基极接第二PMOS管MP2的漏极，第三三极管Q3的发射极通过第一电阻R1后接第一三极管Q1的集电极；第一三极管Q1发射极接地；第四三极管Q4的集电极接电源，其基极接第一PMOS管MP1的漏极，第四三极管Q4的发射极依次通过第二电阻R2和第三电阻R3后接第二三极管Q2的集电极和第一三极管Q1的基极，第二三极管Q2的基极与集电极互连，第二三极管Q2的发射极接地；第一PMOS管MP1的源极接电源，其栅极接偏置电压；第七三极管Q7的集电极接第一PMOS管MP1的漏极，第七三极管Q7的基极通过第四电阻R4后接第四三极管Q4的发射极，第七三极管Q7的发射极接第五三极管Q5的集电极；第二PMOS管MP2的源极接电源，其栅极接偏置电压，其漏极通过电容后接第二电阻R2与第三电阻R3的连接点；第六三极管Q6的集电极接第二PMOS管MP2的漏极，第六三极管Q6的基极接第二电阻R2与第三电阻R3的连接点，第六三极管Q6的发射极接第五三极管Q5的集电极；五三极管Q5的基极通过第一电阻R1后接第三三极管Q3的发射极，五三极管Q5的发射极通过第五电阻R5后接地；第四三极管Q4发射极与第二电阻R2、第四电阻R4的连接点为基准电路的输出端。
本发明的有益效果为，利用运算放大器输入对管的失调电压产生PTAT电流，实现三极管复用的带隙基准源架构，降低了基准源的功耗。
附图说明
图1为本发明的带隙基准源电路设计思路图；
图2为本发明的带隙基准源电路原理图；
图3为本发明的带隙基准源电路具体电路图。
具体实施方式
下面结合附图，详细描述本发明的技术方案：
针对现有的基准源架构因器件使用数量过多而带来的芯片面积和功耗过大的问题，本发明提出了一种对传统带隙基准架构有所改进的基准源，其设计思路如图1所示。
运算放大器的输入对管通常存在失调电压VOS，本发明中运算放大器的输入对管采用三极管，将输入对管的失调电压设计成PTAT电压，通过电压-电流变换器，将PTAT失调电压转换成PTAT电流。由失调电压VOS产生的PTAT电流流过二极管连接的三极管和串联电阻，通过设计串联电阻的阻值使得输出电压为一个与温度无关的基准电压。
本发明的工作原理图如图2所示：
设置运算放大器A的输入失调电压为VOS，则
VOS＝VPTAT
运算放大器的输入端接于电阻R7的两端，则流过R7的电流为
同时该PTAT电流流过电阻R6和三极管Q8，那么输出电压为
其中VBE8是三极管Q8的基极-集电极电压，与温度负相关。VPTAT电压与温度呈正比关系，合理设置电阻R6和R7的比例系数，可以使得输出电压VREF与温度无关。
本发明提出的电压基准源具体电路如图3所示。
该基准电路实质是一个2级运算放大器，三极管Q7和Q6是运算放大器的输入对管，输入级负载为P型MOS管MP1和MP2，由电压Vb进行偏置，尾电流源由三极管Q5和电阻R5组成。输入级的输出点由三极管Q6和Q7的集电极引出，分别连接三极管Q3和Q4的基极。Q3和Q4作为运放第二级的输入对管，负载分别为电阻R1、R2和R3，以及由三极管Q1和Q2组成的电流镜，其中电阻R1的阻值等于R2加上R3。运放的最终输出点为三极管Q1的集电极。这是一个完整的双端输入单端输出的两级运算放大器。电路中将运放输出接到三极管Q5的基极，作为差模反馈，用来动态调节输入级的尾电流。
三极管Q7和Q6的尺寸比例为1：m，所以该运算放大器存在一个输入失调电压VOS，且VOS可以表示为
VOS＝VBE7-VBE6
三极管的集电极电流IC和基极-集电极电压VBE关系为
同时，三极管Q7和Q6集电极电流IC7和IC6相等，则
VOS＝VT lnm
运放的两个输入点分别连接电阻R2的两端，所以电阻R2上的电压大小等于运放的输入失调电压VOS，由KVL可以列出
IPTATR2＝IB7R4+VOS
其中，IPTAT为流过电阻R2的电流，IB7为三极管Q7的基极电流。
那么流过电阻R2的电流IPTAT为
三极管Q4的射级作为基准电压输出点Ref，那么输出的基准电压为
VREF＝VBE2+R3(IPTAT-IB6)+R2IPTAT
经过整理后基准输出电压为
通过调整电阻R2和R3的比例系数，可以实现基准电压与温度无关。电阻R4的作用是抵消三极管Q7基极电流IB7流过电阻R3的影响。电路中电流IB7等于IB6，那么电阻R4需要满足
即
此时，后面两项相互抵消，输出电压VREF为标准的一阶基准电压。
本发明所提出的电压基准源电路的电源抑制主受限于MOS管MP1。电源噪声通过MP1管的源极传到MP1管的漏极，再通过三极管Q4的基极传递到Q4的射极，也就是最终的基准输出点。由于该条传输路径的电源噪声抑制能力最差，所以该条路径决定了最终的基准输出电压的电源噪声抑制能力。

Claims (1)

1.一种带隙基准电路，包括第一PMOS管MP1、第二PMOS管MP2、第一三极管Q1、第二三极管Q2、第三三极管Q3、第四三极管Q4、第五三极管Q5、第六三极管Q6、第七三极管Q7、第一电阻R1、第二电阻R2、第三电阻R3、第四电阻R4、第五电阻R5和电容；第三三极管Q3的集电极接电源，其基极接第二PMOS管MP2的漏极，第三三极管Q3的发射极通过第一电阻R1后接第一三极管Q1的集电极；第一三极管Q1发射极接地；第四三极管Q4的集电极接电源，其基极接第一PMOS管MP1的漏极，第四三极管Q4的发射极依次通过第二电阻R2和第三电阻R3后接第二三极管Q2的集电极和第一三极管Q1的基极，第二三极管Q2的基极与集电极互连，第二三极管Q2的发射极接地；第一PMOS管MP1的源极接电源，其栅极接偏置电压；第七三极管Q7的集电极接第一PMOS管MP1的漏极，第七三极管Q7的基极通过第四电阻R4后接第四三极管Q4的发射极，第七三极管Q7的发射极接第五三极管Q5的集电极；第二PMOS管MP2的源极接电源，其栅极接偏置电压，其漏极通过电容后接第二电阻R2与第三电阻R3的连接点；第六三极管Q6的集电极接第二PMOS管MP2的漏极，第六三极管Q6的基极接第二电阻R2与第三电阻R3的连接点，第六三极管Q6的发射极接第五三极管Q5的集电极；第五三极管Q5的基极通过第一电阻R1后接第三三极管Q3的发射极，第五三极管Q5的发射极通过第五电阻R5后接地；第四三极管Q4发射极与第二电阻R2、第四电阻R4的连接点为基准电路的输出端。
CN201610446721.4A 2016-06-20 2016-06-20 一种带隙基准电路 Expired - Fee Related CN105912063B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610446721.4A CN105912063B (zh) 2016-06-20 2016-06-20 一种带隙基准电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610446721.4A CN105912063B (zh) 2016-06-20 2016-06-20 一种带隙基准电路

Publications (2)

Publication Number Publication Date
CN105912063A CN105912063A (zh) 2016-08-31
CN105912063B true CN105912063B (zh) 2017-05-03

Family

ID=56758084

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610446721.4A Expired - Fee Related CN105912063B (zh) 2016-06-20 2016-06-20 一种带隙基准电路

Country Status (1)

Country Link
CN (1) CN105912063B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3367204A1 (en) * 2017-02-28 2018-08-29 NXP USA, Inc. Voltage reference circuit
CN110083193B (zh) * 2019-03-29 2020-10-27 南京中感微电子有限公司 带隙基准电压产生电路
CN112130615B (zh) * 2020-11-25 2021-03-12 上海芯龙半导体技术股份有限公司 一种基准源电路及芯片
CN113741611A (zh) * 2021-08-24 2021-12-03 杭州深谙微电子科技有限公司 带隙基准电压源电路
CN114706442B (zh) * 2022-04-12 2023-07-14 中国电子科技集团公司第五十八研究所 一种低功耗带隙基准电路

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101131592A (zh) * 2007-09-20 2008-02-27 华中科技大学 高电源抑制的带隙基准源

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7116158B2 (en) * 2004-10-05 2006-10-03 Texas Instruments Incorporated Bandgap reference circuit for ultra-low current applications
US8791683B1 (en) * 2011-02-28 2014-07-29 Linear Technology Corporation Voltage-mode band-gap reference circuit with temperature drift and output voltage trims
CN102393785B (zh) * 2011-11-28 2013-09-25 矽力杰半导体技术(杭州)有限公司 一种低失调带隙基准电压源
CN103558890B (zh) * 2013-09-18 2016-08-24 中国矿业大学 一种具有高增益高抑制比的带隙基准电压源
CN104199509B (zh) * 2014-09-17 2016-06-08 电子科技大学 一种用于带隙基准源的温度补偿电路

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101131592A (zh) * 2007-09-20 2008-02-27 华中科技大学 高电源抑制的带隙基准源

Also Published As

Publication number Publication date
CN105912063A (zh) 2016-08-31

Similar Documents

Publication Publication Date Title
CN105912063B (zh) 一种带隙基准电路
CN101105696B (zh) 一种用于线性稳压器的电压缓冲电路
CN101271346B (zh) 一种低功耗、高电源抑制比的带隙电压参考电路
CN105022441B (zh) 一种与温度无关的集成电路电流基准源
CN204331532U (zh) 带隙基准源电路及其基极电流补偿电路
GB2125586A (en) Precision band-gap voltage reference circuit
CN104375553A (zh) 带隙基准源电路及其基极电流补偿电路
CN107992146B (zh) 一种无运放带隙基准电路
CN106055002A (zh) 低压输出的带隙基准电路
CN102981546A (zh) 指数补偿带隙基准电压源
CN105892548A (zh) 一种具有温度补偿功能的基准电压产生电路
CN108710401A (zh) 一种高精度大驱动电流的带隙基准电压源
CN108427468A (zh) 一种低温漂快速瞬态响应高电源抑制比带隙基准电压源
RU2461048C1 (ru) Источник опорного напряжения
CN101762338B (zh) 温度传感器电路及温度信号处理方法
CN106940580B (zh) 一种低功耗带隙基准源及电源装置
CN203870501U (zh) 一种与温度无关的集成电路电流基准源
CN109343641A (zh) 一种高精度的电流基准电路
CN101414197B (zh) 宽输入cmos带隙基准电路结构
CN104977968B (zh) 一种高阶温度补偿的带隙基准电路
CN206270791U (zh) 一种带隙基准电路
CN211603985U (zh) 一种基于cmos工艺的负压基准电路
CN102854913A (zh) 一种带隙基准电压源电路
CN105607685B (zh) 一种动态偏置电压基准源
CN107515639B (zh) 一种低温漂的电源电压产生电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20170503

Termination date: 20200620