CN115268545A - 一种具备低压调节功能的带隙基准电路及方法 - Google Patents

Abstract

一种具备低压调节功能的带隙基准电路，其特征在于：电路包括带隙基准模块、电流比较模块、电源预稳压模块和低压失调模块；其中，带隙基准模块，通过电流比较模块与电源预稳压模块连接，为电流比较模块提供确定状态的输出电平；电源预稳压模块，基于输出电平的负反馈对电源电压Vin进行预处理以生成稳定的调节电压Vreg，用于电流比较模块和带隙基准模块的供电；低压失调模块，与带隙基准模块中的一条支路连接，用于在输入电压低于电源预稳压模块的分辨率时，补偿差分电流以确保电流比较模块的输出电平为确定状态。本发明方法简单、思路巧妙，对带隙基准的低压状态进行改进，确保逻辑可控。

Description

一种具备低压调节功能的带隙基准电路及方法

技术领域

本发明涉及集成电路领域，更具体的，涉及一种具备低压调节功能的带隙基准电路及方法。

背景技术

带隙基准(Bandgapvoltagereference)电路能够利用正温度系数电压与负温度系数电压的抵消实现与温度无关的电压基准。由于带隙基准电路输出的带隙电压十分稳定，且基本不会受到电源、工艺、温度的不确定性影响，因而在集成电路中得到了广泛的应用。

现有技术中，为了实现对于带隙基准电路提供较为稳定的电源，通常会在带隙基准电路的上游提供相应的电源预稳压电路。并且，这类电路会基于带隙基准模块的的反馈来实现电压的调节，从而将不够稳定的输入电压调节为相对较为稳定的电压，以进一步提升带隙基准电路的精度。然而，在这类带隙基准电路中，当输入电压或电源电压低到不足以使带隙基准建立时，带隙基准电路反馈给电源预稳压电路的信号状态不够稳定，容易使得电源预稳压电路的接收端出现浮空状态，这就会导致电路的内部逻辑有误，从而难以确保预稳压电压的稳定。

针对这一问题，本发明提供了一种具备低压调节功能的带隙基准电路。

发明内容

为解决现有技术中存在的不足，本发明的目的在于，提供一种具备低压调节功能的带隙基准电路，该电路通过在带隙基准模块的低压状态下为两个对称支路提供更大的电流差异，从而确保带隙基准中电流比较器模块输出确定的逻辑状态，以实现电源预稳压模块的电压稳定，提高电路精度。

本发明采用如下的技术方案。

本发明第一方面，涉及一种具备低压调节功能的带隙基准电路，电路包括带隙基准模块、电流比较模块、电源预稳压模块和低压失调模块；其中，带隙基准模块，通过电流比较模块与电源预稳压模块连接，为电流比较模块提供确定状态的输出电平；电源预稳压模块，基于输出电平的负反馈对电源电压Vin进行预处理以生成稳定的调节电压Vreg，用于电流比较模块和带隙基准模块的供电；低压失调模块，与带隙基准模块中的一条支路连接，用于在输入电压低于电源预稳压模块的分辨率时，补偿差分电流以确保电流比较模块的输出电平为确定状态。

优选的，带隙基准模块包括分压单元、第一支路和第二支路；其中，分压单元产生晶体管控制电压并分别输入至第一支路和第二支路中；第一支路和第二支路分别产生第一支路电流和第二支路电流，并分别输出至电流比较模块中。

优选的，电流比较模块包括PMOS管Mp0、Mp1、Mpc0、Mpc1、Mn0和Mn1；其中，Mp0与Mp1、Mpc0与Mpc1、Mn0与Mn1互为镜像；Mp0、Mpc0、Mn0依次串联于调节电压Vreg端和地之间，并在Mp0、Mpc0的连接点上接入带隙基准模块中的第一支路；Mp1、Mpc1、Mn1依次串联于调节电压Vreg端和地之间，并在Mp1、Mpc1的连接点上接入带隙基准模块中的第二支路；PMOS管Mp0、Mp1、Mpc0、Mpc1的栅极、Mpc0的漏极接入第三偏置电压，Mn0和Mn1的栅极接入至第一偏置电压；电流比较模块的输出端为Mpc1、Mn1的连接点。

优选的，电源预稳压模块包括PMOS管Mp3、NMOS管Mn3、调整管Mp2、反馈管Mp5和频率补偿电容；其中，PMOS管Mp3的源极接输入电压，栅极接入至第二偏置电压，漏极接入至NMOS管Mn3的漏极；NMOS管Mn3的栅极接入至第一偏置电压，源极接地；调整管Mp2的源极接入输入电压，栅极接入PMOS管Mp3的漏极，漏极输出调节电压Vreg，并为带隙基准模块和电流比较模块供电；反馈管Mp5的源极与调节电压Vreg连接，栅极与电流比较模块的输出端连接，漏极与短路NMOS管Mn3的漏极连接；频率补偿电容一端接入反馈管Mp5的栅极，另一端接地。

优选的，当电源电压低至带隙基准模块无法建立带隙基准时，低压失调模块用于补偿差分电流，以确保电流比较模块的输出电平为高电平；当电源电压逐渐升高时，低压失调模块电流逐渐减小，带隙基准模块输出的差分电流足以确保电流比较模块的输出电平确定状态，当电源电压高到确保带隙基准完全建立时，低压失调模块关断。

优选的，低压失调模块与第一支路中的晶体管并联，并基于参考电压BN1调节导通和关断状态；当输入电压较低，以至于晶体管的源极电压小于参考电压BN1时，低压失调模块导通，以升高第一支路电流；当输入电压较高，以至于晶体管的源极电压小于参考电压BN1时，低压失调模块关断，不对第一支路电流产生影响。

优选的，当输入电压高到使得第一支路电流与第二支路电流相等时，电流比较模块的输出电平为低电平状态。

优选的，当第一支路电流由低压失调模块升高时，或低压失调模块关断且第一支路电流与第二支路电流之间存在差分电流时，电流比较模块的输出电平为高电平状态。

优选的，低压失调模块为NMOS管，NMOS管的源极与晶体管Q1的发射极连接，漏极与晶体管Q1的集电极连接，栅极与参考电压BN1连接。

本发明第二方面，涉及一种具备低压调节功能的带隙基准方法，方法采用本发明第一方面中所述的一种具备低压调节功能的带隙基准电路实现。

本发明的有益效果在于，与现有技术相比，本发明中的一种具备低压调节功能的带隙基准电路，能够通过在带隙基准模块的低压状态下为两个对称支路提供更大的电流差异，从而确保带隙基准中电流比较器模块输出确定的逻辑状态，以实现电源预稳压模块的电压稳定，提高电路精度。本发明方法简单、思路巧妙，以最小的代价充分利用已有电路，实现对于带隙基准在低压状态时的改进，防止了浮空状态的产生，确保了低压输出逻辑状态可控。

本发明的有益效果还包括：

1、通过在带隙基准电路中的一个三极管两端并联MOS管，使得当两个三极管所在支路无法建立完全对称状态的情况下，增大两条支路的电流差，从而避免了带隙基准输出端的浮空状态，顺利确保输出电压状态能够反馈至上游模块中。

2、当带隙基准电路中的两个三极管能够实现两条支路输出对称且相等的电流时，同时确保新增的MOS管处于关断状态，由此，该新增元件完全不会影响到电路的正常工作状态，也不会在电路正常工作时，消耗任何的功率，从而确保带隙基准电路的输出精度。

附图说明

图1为本发明现有技术中一种带隙基准电路的结构示意图；

图2为本发明中一种具备低压调节功能的带隙基准电路的结构示意图。

具体实施方式

下面结合附图对本申请作进一步描述。以下实施例仅用于更加清楚地说明本发明的技术方案，而不能以此来限制本申请的保护范围。

图1为本发明现有技术中一种带隙基准电路的结构示意图。如图1所示，在现有技术中，为了实现对于带隙基准电路的合理应用，通常在带隙基准电路的前端增加电源预处理电路，该电路能够通过相关的控制信号来实现对于带隙基准调节电压Vreg的预稳压，从而在输入电压进入带隙电路之前就提前保证电源的相对稳定，从而进一步的提高带隙基准的输出精度。因此，本发明中这一个模块也称为电源预稳压模块。

具体来说，图1中的左侧部分为带隙基准电路。其中，带隙基准的工作电压，也就是器件电源电压为Vreg，本发明中也将其称为调节电压。在该带隙基准模块中，分压单元包括分压电阻Rf1和Rf2，经过两者的分压后，能够为晶体管的基极提供合理的控制电压Vbg。

带隙基准电路的第一支路中包括元件Mp0、三级管Q1、电阻R1。第二支路中则包括与Mp0镜像连接的Mp1和三极管Q2。两条支路一端连接在Vreg上，另一端则通过电阻R2后接地。两条支路中三极管Q1和Q2的数量是不同的。因此，经过在第一支路上增加R1来克服这种不平衡。当两条支路受到电压Vreg和Vbg的控制时，能够稳定在两条支路电流相等的状态下。而如果带隙基准电路刚刚上电，则需要通过一段时间之后才能慢慢建立稳定状态。同时，如果输入电压Vin、调节电压Vreg较小时，则带隙基准电路也难以建立稳定状态。

另外，电路中还包括电流比较器结构，该电流比较器中也包括第一支路和第二支路。其中，第一支路中包括Mpc0和Mn0，第二支路中包括Mpc1和Mn1。其中，Mpc0的源极与Mp0的漏极连接，栅极和漏极则分别接入至控制电压BPC上。另外，Mn0的漏极接入Mpc0的漏极，源极接地，栅极接入第一偏置电压BN1，本发明中，为了顺利的确保NMOS管的工作状态，对于低压芯片来说，BN1的大小约在800mV左右。

第二支路与第一支路保持对称且具备相同的控制电压，另外第二支路接入至带隙基准电路中的Mp1管的漏极上。

另外，第二支路的Mpc1和Mn1的连接点，也就是图1中的K点，能够作为该比较器的输出，为电源预稳压模块来提供相应的反馈。具体来说，Mp3、Mp2、Mp5、Mn3构成的电源预稳压模块。其工作原理主要是上述MOS管可构成一个闭合的负反馈环，该反馈环一方面能够感知输入电压Vin的变化并进行自身的稳定调节，另一方面能够实现对电流比较单元反馈信号的接收，从而进一步的调节Vreg的大小。

具体来说，当电源电压Vin有扰动时，Mp3和Mp2的栅源极电压差发生变化，从而导致源漏电流随之发生变化。而此时Mn3的漏源电流在第一偏置电压BN1的作用下并不发生变化。因此，Mp3与Mn3管电流进行比较就会在电路D点产生电流差，从而改变Mp2管的栅极电压，进而调整Mp5管的电流大小以及Vreg的稳定。

进一步的，Mp5的栅极电压，也将会收到电流比较模块的反馈。当Vbg电压受到Vreg和Vin的扰动时，Mp5栅极电压也会发生改变，从而改变Mp5管的源漏电流来稳定Vreg电压。

另外，在该电源预稳压模块中，电容Cf为频率补偿电容，电流比较器输出端K点为高阻节点，通过在K点加入补偿电容Cf而将此处设置为主极点。

然而，在上述电路中，仍然存在一定的问题。例如，当输入电压较小时，Vreg和Vbg也较小，此时带隙基准模块虽然难以建立对称的电流，但是两条支路上电流差也由于Vreg较小而维持在较小的量级上。虽然K点存在不平衡的差分电流输出。但在频率补偿电流Cf的作用下，较小量级的差分电流也难以被Mp5管感知到，换言之就是差分电流的大小达不到Mp5栅极的分辨率，从而Mp5的栅极处于浮空状态。此时，Mp5的状态不会发生较大的改变，因此，也不会影响到Vreg的大小。即便是在带隙无法建立的情况下，电压预稳定电路也不会升高Vreg，这导致了带隙基准长时间无法正常运行的问题，从而使得电路后续逻辑发生错误。

针对上述问题，本发明提供了一种改进的电路结构。图2为本发明中一种具备低压调节功能的带隙基准电路的结构示意图。如图2所示，本发明涉及一种具备低压调节功能的带隙基准电路，电路包括带隙基准模块、电流比较模块、电源预稳压模块和低压失调模块；带隙基准模块，通过电流比较模块与电源预稳压模块连接，为电流比较模块提供确定状态的输出电平；电源预稳压模块，基于输出电平的负反馈对电源电压Vin进行预处理以生成稳定的调节电压Vreg，用于电流比较模块和带隙基准模块的供电；低压失调模块，与带隙基准模块中的一条支路连接，用于在输入电压低于电源预稳压模块的分辨率时，补偿差分电流以确保电流比较模块的输出电平为确定状态。

可以理解的是，本发明中的电路中新增了低压失调模块。该模块在调节电压Vreg较高时则可以处于关断状态，不对原有电路的逻辑产生任何影响，而当Vreg较低时，则可以开启并补偿较小的差分电流，防止由于K点的浮空状态而导致的逻辑错误。

优选的，带隙基准模块包括分压单元、第一支路和第二支路；其中，分压单元产生晶体管控制电压并分别输入至第一支路和第二支路中；第一支路和第二支路分别产生第一支路电流和第二支路电流，并分别输出至电流比较模块中。

可以理解的是，本发明中的带隙基准模块与现有技术中的带隙基准模块类似，但是在第一支路和第二支路的下方设置有阻值大小合理的电阻R1和R2，通过R1和R2的分压作用，可以在后续用于调节低压失调模块的开启和关断时间。

优选的，电流比较模块包括PMOS管Mp0、Mp1、Mpc0、Mpc1、Mn0和Mn1；其中，Mp0与Mp1、Mpc0与Mpc1、Mn0与Mn1互为镜像；Mp0、Mpc0、Mn0依次串联于调节电压Vreg端和地之间，并在Mp0、Mpc0的连接点上接入带隙基准模块中的第一支路；Mp1、Mpc1、Mn1依次串联于调节电压Vreg端和地之间，并在Mp1、Mpc1的连接点上接入带隙基准模块中的第二支路；PMOS管Mp0、Mp1、Mpc0、Mpc1的栅极，以及Mpc0的漏极均接入第三偏置电压，Mn0和Mn1的栅极接入至第一偏置电压；电流比较模块的输出端为Mpc1、Mn1的连接点。

可以理解的是，本发明中的电流比较模块的两个支路可以获得带隙基准模块中两个支路上的电压差，另外，由于两个NMOS管为镜像，且不会受到Vreg大小的影响，因此，两个NMOS管的电流大小相等。因此，在电路中的K点上，上下两个MOS管的源漏电流的大小差异，也就是本发明中的差分电流的大小。当差分电流较大时，K点上的差分电流会向Mp5方向上流动，从而对Cf进行充电，同时提高Mp5的栅极电压。反之，则K点上差分电流较小，Mp5的栅极处于低电平状态。优选的，电源预稳压模块包括PMOS管Mp3、NMOS管Mn3、调整管Mp2、反馈管Mp5和频率补偿电容；其中，PMOS管Mp3的源极接输入电压，栅极接入至第二偏置电压，漏极接入至NMOS管Mn3的漏极；NMOS管Mn3的栅极接入至第一偏置电压，源极接地；调整管Mp2的源极接入输入电压，栅极接入PMOS管Mp3的漏极，漏极输出调节电压Vreg，并为带隙基准模块和电流比较模块供电；反馈管Mp5的源极与调节电压Vreg连接，栅极与电流比较模块的输出端连接，漏极与短路NMOS管Mn3的漏极连接；频率补偿电容一端接入反馈管Mp5的栅极，另一端接地。

可以理解的是，为了确保电源预稳压模块的正常工作状态，可以使得第一偏置电压BN1为800mV左右大小，而第二偏置电压BP，则可以跟理想中的输入电压大小相差800mV，第三偏置电压跟理想中的调节电压Vreg大小相差800mV。因此，如果输入电压的大小偏离于理想中的输入电压，则电源预稳压模块则可以识别出来，从而实现对于Vreg的调节和稳定。

优选的，当电源电压低至带隙基准模块无法建立带隙基准时，低压失调模块用于补偿差分电流，以确保电流比较模块的输出电平为高电平；当电源电压高至带隙基准模块输出的差分电流足以确保电流比较模块的输出电平为高电平时，低压失调模块关断，然后随着电源电压继续升高，带隙基准逐渐建立，K点电压通过环路调节作用逐渐调节到正常值。优选的，低压失调模块与第一支路中的晶体管并联，并基于参考电压BN1调节导通和关断状态；当输入电压较低，以至于晶体管的源极电压小于参考电压BN1时，低压失调模块导通，以升高第一支路电流；当输入电压较高，以至于晶体管的源极电压小于参考电压BN1时，低压失调模块关断，不对第一支路电流产生影响。可以理解的是，本发明中的低压失调模块会串联在第一支路的晶体管上。本发明一实施例中的第一失调模块可以实现为一个NMOS管。该NMOS管的栅极可以同时根据第一偏置电压BN1来确定。由于BN1的大小是基本恒定不变的，因此在这种情况下，如果这个NMOS管的源极电压，在R1和R2的分压作用下而小于BN1的大小，那么这个NMOS管子就可以处于导通状态，从而使得第一支路的电流显著的升高。然而，如果这个NMOS管的源极电压，在R1和R2的作用下，升高到了等于或大于BN1的状态，则该NMOS管自动关断，从而使得第一支路上的电流无法由该低压失调模块来实现补偿。

优选的，当输入电压高到使得第一支路电流与第二支路电流相等时，电流比较模块的输出电平为低电平状态。

可以理解的是，如果输入电压足够高，带隙基准正常启动，此时R1和R2的分压也较高，此时低压失调模块关断，带隙基准能够提供稳定的带隙基准电压。

优选的，当第一支路电流由低压失调模块升高时，或低压失调模块关断且第一支路电流与第二支路电流之间存在差分电流时，电流比较模块的输出电平为高电平状态。

当输入电压不够高时，电路存在两种状态。第一种状态是输入电压非常低，此时R1和R2的分压较低，使得低压失调模块开启。虽然Q1和Q2两个三极管产生的电流差并不大，但是低压失调模块补偿了这一个电流差，从而使得Mp5的栅极能够感知到这种变化，并大幅提高K点的电压。此时，Mp5在K点电压升高的作用下关断，从而将Vreg升高，而进一步的促使带隙基准模块进入工作状态。

第二种状态下，虽然输入电压有所升高，但是仍然不足以建立带隙基准电压，此时两条支路上仍然存在电流差。但是由于输入电压有一定的升高，使得R1和R2的分压高于低压失调模块的开启电压，低压失调模块被关断。但是Q1和Q2的电流差也足以被K点感知到，因此Mp5仍然能够正常的关断，从而同样促使Vreg升高。

优选的，低压失调模块为NMOS管，NMOS管的源极与晶体管Q1的发射极连接，漏极与晶体管Q1的集电极连接，栅极与参考电压BN1连接。

本发明中可以采用现有技术中的多种方式来实现低压失调模块，只要能够根据现有电路中的相关参数，在Vreg较低时开启该模块，在Vreg较高时候关断该模块即可。本发明中选用了最简单、效果较好、易于实现的NMOS管来实现这一单元。

本发明第二方面，涉及一种具备低压调节功能的带隙基准方法，其中，方法采用本发明第一方面中所述的一种具备低压调节功能的带隙基准电路实现。

本发明的有益效果在于，与现有技术相比，本发明中的一种具备低压调节功能的带隙基准电路，能够通过在带隙基准模块的低压状态下为两个对称支路提供更大的电流差异，从而确保带隙基准中电流比较器模块输出确定的逻辑状态，以实现电源预稳压模块的电压稳定，提高电路精度。本发明方法简单、思路巧妙，以最小的代价充分利用已有电路，实现对于带隙基准在低压状态时的改进，防止了浮空状态的产生，确保了低压输出逻辑状态可控。

本发明申请人结合说明书附图对本发明的实施示例做了详细的说明与描述，但是本领域技术人员应该理解，以上实施示例仅为本发明的优选实施方案，详尽的说明只是为了帮助读者更好地理解本发明精神，而并非对本发明保护范围的限制，相反，任何基于本发明的发明精神所作的任何改进或修饰都应当落在本发明的保护范围之内。

Claims (10)

1.一种具备低压调节功能的带隙基准电路，其特征在于：

所述电路包括带隙基准模块、电流比较模块、电源预稳压模块和低压失调模块；其中，

所述带隙基准模块，通过所述电流比较模块与所述电源预稳压模块连接，为所述电流比较模块提供确定状态的输出电平；

所述电源预稳压模块，基于所述输出电平的负反馈对电源电压Vin进行预处理以生成稳定的调节电压Vreg，用于所述电流比较模块和所述带隙基准模块的供电；

所述低压失调模块，与所述带隙基准模块中的一条支路连接，用于在所述输入电压低于所述电源预稳压模块的分辨率时，补偿差分电流以确保所述电流比较模块的所述输出电平为确定状态。

2.根据权利要求1中所述的一种具备低压调节功能的带隙基准电路，其特征在于：

所述带隙基准模块包括分压单元、第一支路和第二支路；其中，

所述分压单元产生晶体管控制电压并分别输入至第一支路和第二支路中；

所述第一支路和第二支路分别产生第一支路电流和第二支路电流，并分别输出至所述电流比较模块中。

3.根据权利要求2中所述的一种具备低压调节功能的带隙基准电路，其特征在于：

所述电流比较模块包括PMOS管Mp0、Mp1、Mpc0、Mpc1、Mn0和Mn1；其中，

所述Mp0与Mp1、Mpc0与Mpc1、Mn0与Mn1互为镜像；

Mp0、Mpc0、Mn0依次串联于调节电压Vreg端和地之间，并在Mp0、Mpc0的连接点上接入所述带隙基准模块中的第一支路；

Mp1、Mpc1、Mn1依次串联于调节电压Vreg端和地之间，并在Mp1、Mpc1的连接点上接入所述带隙基准模块中的第二支路；

所述PMOS管Mp0、Mp1、Mpc0、Mpc1的栅极、Mpc0的漏极接入第三偏置电压，Mn0和Mn1的栅极接入至第一偏置电压；

所述电流比较模块的输出端为Mpc1、Mn1的连接点。

4.根据权利要求3中所述的一种具备低压调节功能的带隙基准电路，其特征在于：

所述电源预稳压模块包括PMOS管Mp3、NMOS管Mn3、调整管Mp2、反馈管Mp5和频率补偿电容；其中，

所述PMOS管Mp3的源极接所述输入电压，栅极接入至第二偏置电压，漏极接入至所述NMOS管Mn3的漏极；

所述NMOS管Mn3的栅极接入至第一偏置电压，源极接地；

所述调整管Mp2的源极接入所述输入电压，栅极接入所述PMOS管Mp3的漏极，漏极输出所述调节电压Vreg，并为所述带隙基准模块和电流比较模块供电；

所述反馈管Mp5的源极与所述调节电压Vreg连接，栅极与所述电流比较模块的输出端连接，漏极与所述短路NMOS管Mn3的漏极连接；

所述频率补偿电容一端接入所述反馈管Mp5的栅极，另一端接地。

5.根据权利要求4中所述的一种具备低压调节功能的带隙基准电路，其特征在于：

当电源电压低至所述带隙基准模块无法建立带隙基准时，低压失调模块用于补偿所述差分电流，以确保所述电流比较模块的输出电平为高电平；

当电源电压逐渐升高时，低压失调模块电流逐渐减小，所述带隙基准模块输出的差分电流足以确保所述电流比较模块的输出电平确定状态，当电源电压高到确保带隙基准完全建立时，所述低压失调模块关断。

6.根据权利要求5中所述的一种具备低压调节功能的带隙基准电路，其特征在于：

所述低压失调模块与所述第一支路中的晶体管并联，并基于参考电压BN1调节导通和关断状态；

当所述输入电压较低，以至于所述晶体管的源极电压小于所述参考电压BN1时，所述低压失调模块导通，以升高所述第一支路电流；

当所述输入电压较高，以至于所述晶体管的源极电压小于所述参考电压BN1时，所述低压失调模块关断，不对所述第一支路电流产生影响。

7.根据权利要求6中所述的一种具备低压调节功能的带隙基准电路，其特征在于：

当所述输入电压高到使得第一支路电流与第二支路电流相等时，所述电流比较模块的输出电平为低电平状态。

8.根据权利要求7中所述的一种具备低压调节功能的带隙基准电路，其特征在于：

当所述第一支路电流由所述低压失调模块升高时，或所述低压失调模块关断且所述第一支路电流与第二支路电流之间存在差分电流时，所述电流比较模块的输出电平为高电平状态。

9.根据权利要求8中所述的一种具备低压调节功能的带隙基准电路，其特征在于：

所述低压失调模块为NMOS管，所述NMOS管的源极与所述晶体管Q1的发射极连接，漏极与所述晶体管Q1的集电极连接，栅极与所述参考电压BN1连接。

10.一种具备低压调节功能的带隙基准方法，其特征在于：

所述方法采用权利要求1-9任意一项中所述的一种具备低压调节功能的带隙基准电路实现。

Images