JP2004013584A - リファレンス電圧回路 - Google Patents
リファレンス電圧回路 Download PDFInfo
- Publication number
- JP2004013584A JP2004013584A JP2002167110A JP2002167110A JP2004013584A JP 2004013584 A JP2004013584 A JP 2004013584A JP 2002167110 A JP2002167110 A JP 2002167110A JP 2002167110 A JP2002167110 A JP 2002167110A JP 2004013584 A JP2004013584 A JP 2004013584A
- Authority
- JP
- Japan
- Prior art keywords
- reference voltage
- type
- voltage circuit
- mos transistors
- ratio
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/26—Current mirrors
- G05F3/262—Current mirrors using field-effect transistors only
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
- G05F3/242—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage
- G05F3/245—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage producing a voltage or current as a predetermined function of the temperature
Abstract
【課題】高温におけるリファレンス電圧の温度特性のリニアリティを改善し温度範囲を更に拡張する。
【解決手段】２つのＮ型ダミーＭＯＳトランジスタＮＤ１，ＮＤ３は、それぞれ、ゲートをソースに接続し、ドレイン電流がそれぞれ流れないダミーのトランジスタであり、それぞれのドレイン拡散層は、Ｎ型ＭＯＳトランジスタＮ２のドレイン拡散層と同一の接合リーク特性を有し、２つの節点１，３にそれぞれ接続される。また、これら２つのＮ型ダミーＭＯＳトランジスタＮＤ１，ＮＤ３のドレイン拡散層を含めた、３つの節点１，２，３に接続されたＮ型拡散層は、３つのＰ型ＭＯＳトランジスタＰ１，Ｐ２，Ｐ３の１対１対１のチャネル寸法比と同等の接合周囲長比または接合面積比を有する。
【選択図】 図１
【解決手段】２つのＮ型ダミーＭＯＳトランジスタＮＤ１，ＮＤ３は、それぞれ、ゲートをソースに接続し、ドレイン電流がそれぞれ流れないダミーのトランジスタであり、それぞれのドレイン拡散層は、Ｎ型ＭＯＳトランジスタＮ２のドレイン拡散層と同一の接合リーク特性を有し、２つの節点１，３にそれぞれ接続される。また、これら２つのＮ型ダミーＭＯＳトランジスタＮＤ１，ＮＤ３のドレイン拡散層を含めた、３つの節点１，２，３に接続されたＮ型拡散層は、３つのＰ型ＭＯＳトランジスタＰ１，Ｐ２，Ｐ３の１対１対１のチャネル寸法比と同等の接合周囲長比または接合面積比を有する。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、リファレンス電圧回路に関し、特に、ＣＭＯＳ構成のカレントミラー回路を備えるリファレンス電圧回路に関する。
【０００２】
【従来の技術】
従来、この種のリファレンス電圧回路は、供給電源電圧と独立した各種の電圧を生成するためＣＭＯＳ構成の半導体集積回路内で広く用いられ、ＮＭＯＳトランジスタ，ＰＭＯＳトランジスタによりそれぞれ構成されたＣＭＯＳカレントミラー回路により回路電流をフィードバック制御して定電流を生成してリファレンス電圧を出力する。
【０００３】
図３は、この従来のリファレンス電圧回路の１例を示す回路図である。この従来のリファレンス電圧回路は、２つのＮ型ＭＯＳトランジスタＮ１，Ｎ２と、ソース抵抗Ｒ２と、３つのＰ型ＭＯＳトランジスタＰ１，Ｐ２，Ｐ３と、出力抵抗Ｒ３，ダイオードＤ３とを備える、最も一般的な回路である。
【０００４】
２つのＮ型ＭＯＳトランジスタＮ１，Ｎ２は、１対ｍのチャネル寸法比を有し、２つの節点１，２にドレインをそれぞれ接続し節点１にゲートを共通に接続してＮ型カレントミラー回路を構成する。
【０００５】
ソース抵抗Ｒ２は、Ｎ型ＭＯＳトランジスタＮ２のソースに一端を接続する。
【０００６】
３つのＰ型ＭＯＳトランジスタＰ１，Ｐ２，Ｐ３は、１対１対１のチャネル寸法比を有し、３つの節点１，２，３にドレインをそれぞれ接続し節点２にゲートを共通に接続してＰ型カレントミラー回路を構成する。
【０００７】
出力抵抗Ｒ３，ダイオードＤ３は、節点３および接地間に直列接続され、節点３からリファレンス電圧を出力する。
【０００８】
次に、この従来のリファレンス電圧回路の回路動作について説明する。この従来のリファレンス電圧回路は、２つの節点１，２を介して、Ｎ型カレントミラー回路およびＰ型カレントミラー回路が接続され、閉ループが形成され、２つのＮ型ＭＯＳトランジスタＮ１，Ｎ２をそれぞれ流れる回路電流が、Ｐ型カレントミラー回路により１対１でミラー出力され等しくなる。また、Ｎ型カレントミラー回路において、Ｎ型ＭＯＳトランジスタＮ２を流れる回路電流は、Ｎ型ＭＯＳトランジスタＮ２により１対ｍでミラー増幅され、同時に、回路電流自身がソース抵抗Ｒ２によりＮ型ＭＯＳトランジスタＮ２のソースをセルフバイアスしてフィードバック制御され、定電流Ｉｃとなる。
【０００９】
この定電流Ｉｃは、この従来例では、チャネル寸法比が１対ｍの２つのＮ型ＭＯＳトランジスタＮ１，Ｎ２に同じゲート電圧が印加され同じ電流が流れて生じたゲート−ソース電圧の差およびソース抵抗Ｒ２に基づくものであり、文献（Ｐａｕｌ Ｒ．Ｇｒａｙ，Ｒｏｂｅｒｔ Ｇ．Ｍｅｙｅｒ：Ａｎａｌｙｓｉｓ ａｎｄ Ｄｅｓｉｇｎ ｏｆ Ａｎａｌｏｇ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔｓ，Ｓｅｃｏｎｄ Ｅｄｉｔｉｏｎ，Ｊｏｈｎ Ｗｉｌｅｙ，１９８４など）のカレントミラー回路関連の記載に基づき、次の計算式により、求められる。
【００１０】
Ｉｃ＝（１／Ｒ２）（ｋＴ／ｑ）自然対数（ｍ）
ここで、項（ｋＴ／ｑ）は、ボルツマン定数ｋ，絶対温度Ｔ，電子電荷量ｑより求められ、いわゆるサーマル電圧として知られ、Ｔ＝３００゜Ｋで約２６ｍＶを示す。
【００１１】
また、この従来のリファレンス電圧回路が節点３から出力するリファレンス電圧Ｖｒｅｆは、定電流Ｉｃをバイアス電流とするダイオードＤ３および出力抵抗Ｒ３の降下電圧であり、次の計算式により、求められる。
【００１２】
Ｖｒｅｆ＝Ｖｆ＋（Ｒ３／Ｒ２）（ｋＴ／ｑ）自然対数（ｍ）
ここで、第１項Ｖｆは、ダイオードＤ３のフォワード電圧であり、周知のように、負の温度係数を有し、第２項（Ｒ３／Ｒ２）（ｋＴ／ｑ）自然対数（ｍ）は、ソース抵抗Ｒ２および出力抵抗Ｒ３の温度係数が同一である場合、これら抵抗の温度係数に依存せず、正の温度係数を有する。したがって、ソース抵抗Ｒ２および出力抵抗Ｒ３の比の最適設計により、一定の温度範囲で、第１項および第２項の温度係数による影響が相殺され、リファレンス電圧Ｖｒｅｆの温度特性がリニアリティを有し且つフラットになる。
【００１３】
たとえば、図４は、この従来のリファレンス電圧回路におけるリファレンス電圧Ｖｒｅｆの温度特性例を示す特性図であり、ジャンクション温度Ｔｊに対するリファレンス電圧Ｖｒｅｆの変動を示す。図４に示すように、この従来のリファレンス電圧回路は、供給電源電圧と独立し且つ一定の温度範囲で温度と概ね独立したリファレンス電圧Ｖｒｅｆを安定して出力でき、バンドギャップ電圧を基準にして出力するため、バンドギャップリファレンス回路と称されている。
【００１４】
また、この従来のリファレンス電圧回路は、ソース抵抗Ｒ２および出力抵抗Ｒ３の比の最適設計により、一定の温度範囲で、リファレンス電圧Ｖｒｅｆの温度特性がリニアリティを有し、その傾きを次段の回路の特性に合わせて任意に設定することも可能である。
【００１５】
【発明が解決しようとする課題】
近年、低消費電力化のため、ＣＭＯＳ構成の半導体集積回路が広く使用されると共に、自動車向けなど、使用時の温度範囲が拡張された用途も増大している。また、拡張した温度範囲の高温スペック値についても、従来の業界スタンダードの高温スペック値を更に拡張したファミリー製品が、他社競合上、ユーザから常に要求されている。
【００１６】
しかし、従来のリファレンス電圧回路において、ジャンクション温度Ｔｊが１２５℃近辺を超えると、３つの節点１，２，３に接続されるＰ型拡散層およびＮ型拡散層の接合に発生して各節点１，２，３と電源または接地との間に流れる接合リーク電流が本来の回路電流に対しそれぞれ無視できなくなる。このため、Ｎ型ＭＯＳトランジスタＮ１と、Ｎ型ＭＯＳトランジスタＮ２およびソース抵抗Ｒ２と、出力抵抗Ｒ３およびダイオードＤ３とにそれぞれ流れる電流比が、３つのＰ型ＭＯＳトランジスタＰ１，Ｐ２，Ｐ３のチャネル寸法比の１対１対１から変化し、前述した定電流Ｉｃおよびリファレンス電圧Ｖｒｅｆの計算式の前提が成立せず、たとえば、図４に示されるように、リファレンス電圧Ｖｒｅｆの温度特性のリニアリティが無くなり、温度範囲を更に拡張することができない。
【００１７】
また、この対策として、たとえば、特開２０００−１１７６５４号公報に、電圧を出力する節点にリーク電流除去回路を並列接続し、節点に流れる電流から、発生したリーク電流分を除去する回路が開示されている。しかし、リーク電流除去回路の付加により、回路規模が大きくなり、また、温度範囲を更に拡張する設計が難しい。
【００１８】
したがって、本発明の目的は、高温におけるリファレンス電圧の温度特性のリニアリティを改善し温度範囲を更に拡張することにある。
【００１９】
【課題を解決するための手段】
そのため、本発明は、第１，第２の節点にドレインをそれぞれ接続し第１の節点にゲートを共通に接続してカレントミラー回路を構成する第１，第２の一導電型ＭＯＳトランジスタと、第２の一導電型ＭＯＳトランジスタのソースに一端を接続するソース抵抗と、第１，第２，第３の節点にドレインをそれぞれ接続し第２の節点にゲートを共通に接続してカレントミラー回路を構成する第１，第２，第３の他導電型ＭＯＳトランジスタと、第３の節点に一端を接続し第３の節点からリファレンス電圧を出力する出力抵抗とを備えるリファレンス電圧回路において、
第２の一導電型ＭＯＳトランジスタのドレイン拡散層と同一の接合リーク特性を有し第１，第２，第３の他導電型ＭＯＳトランジスタのチャネル寸法比と同等の接合周囲長比または接合面積比の一導電型拡散層を第１，第２，第３の節点にそれぞれ備えている。
【００２０】
また、ドレイン電流がそれぞれ流れない２つの一導電型ダミーＭＯＳトランジスタまたはその部分のドレイン拡散層を第１，第３の節点にそれぞれ接続している。
【００２１】
また、第１，第２，第３の節点にそれぞれ接続する一導電型拡散層の接合周囲長のチャネル部分比，非チャネル部分比が、第１，第２，第３の他導電型ＭＯＳトランジスタのチャネル寸法比とそれぞれ同等である。
【００２２】
また前記一導電型ダミーＭＯＳトランジスタが、ゲートをソースに接続している。
【００２３】
また、前記一導電型ダミーＭＯＳトランジスタが、ソース拡散層を有せず、ゲートをドレインに接続している。
【００２４】
また、回路電流がそれぞれ流れない２つの一導電型ダミー拡散層またはその部分を第１，第３の節点にそれぞれ接続している。
【００２５】
また、前記出力抵抗および前記ソース抵抗が、ポリシリコン抵抗でそれぞれ構成されている。
【００２６】
また、前記出力抵抗と直列接続され順方向電流が流れるダイオードを備えている。
【００２７】
また、第１，第２，第３の他導電型ＭＯＳトランジスタのチャネル寸法比が１対１対１である。
【００２８】
【発明の実施の形態】
次に、本発明について、図面を参照して説明する。図１は、本発明のリファレンス電圧回路の実施形態を示す回路図である。図１を参照すると、本実施形態のリファレンス電圧回路は、図３の従来のリファレンス電圧回路と同じく、２つのＮ型ＭＯＳトランジスタＮ１，Ｎ２と、ソース抵抗Ｒ２と、３つのＰ型ＭＯＳトランジスタＰ１，Ｐ２，Ｐ３と、出力抵抗Ｒ３，ダイオードＤ３とを備え、さらに、本実施形態では、２つのＮ型ダミーＭＯＳトランジスタＮＤ１，ＮＤ３を追加して備える。
【００２９】
ここで、従来と同じく、２つのＮ型ＭＯＳトランジスタＮ１，Ｎ２は、１対ｍのチャネル寸法比を有し、節点１，節点２にドレインをそれぞれ接続し節点１にゲートを共通に接続してＮ型カレントミラー回路を構成する。また、ソース抵抗Ｒ２は、Ｎ型ＭＯＳトランジスタＮ２のソースに一端を接続する。また、３つのＰ型ＭＯＳトランジスタＰ１，Ｐ２，Ｐ３は、１対１対１のチャネル寸法比を有し、節点１，節点２，節点３にドレインをそれぞれ接続し節点２にゲートを共通に接続してＰ型カレントミラー回路を構成する。また、出力抵抗Ｒ３，ダイオードＤ３は、節点３および接地間に直列接続され、節点３からリファレンス電圧Ｖｒｅｆを出力する。さらに、出力抵抗Ｒ３およびソース抵抗Ｒ２については、バイアスされる電圧の相違により、接合リーク電流に差が出ることを避けるため、ポリシリコン抵抗でそれぞれ構成される。
【００３０】
本実施形態において、２つのＮ型ダミーＭＯＳトランジスタＮＤ１，ＮＤ３は、それぞれ、ゲートをソースに接続し、ドレイン電流がそれぞれ流れないダミーのトランジスタであり、それぞれのドレイン拡散層は、電圧，温度などに対してＮ型ＭＯＳトランジスタＮ２のドレイン拡散層と同一の接合リーク特性を有し、２つの節点１，３にそれぞれ接続される。ここで、Ｎ型ダミーＭＯＳトランジスタＮＤ１は、Ｎ型ＭＯＳトランジスタＮ１と独立して構成されるか、または、Ｎ型ＭＯＳトランジスタＮ１の１部分として構成される。
【００３１】
また、これら２つのＮ型ダミーＭＯＳトランジスタＮＤ１，ＮＤ３のドレイン拡散層を含めた、３つの節点１，２，３に接続されたＮ型拡散層は、３つのＰ型ＭＯＳトランジスタＰ１，Ｐ２，Ｐ３の１対１対１のチャネル寸法比と同等の接合周囲長比または接合面積比を有する。
【００３２】
ここで、接合周囲長比および接合面積比は、チャネル寸法比と同じく、レイアウト設計で決定され、製造プロセスのバラツキにより影響されない。また、仮に、接合周囲長比および接合面積比を共にチャネル寸法比の１対１対１に設計できない場合には、接合周囲長比を優先して１対１対１とし、接合面積比を１対１対１に近似して設計する。その理由は、一般に、素子間のフィールド部の表面は素子分離のため不純物濃度が高く、Ｎ型拡散層の側面接合は、底面接合に比べて大きな接合リーク電流および接合容量を有し、回路動作への影響が大きく、接合リーク電流および接合容量の比をそれぞれ設計する場合、接合周囲長比を優先的に設計する必要があるためである。
【００３３】
次に、本実施形態のリファレンス電圧回路の動作について説明する。まず、通常の温度範囲においては、３つの節点１，２，３に接続されるＰ型拡散層およびＮ型拡散層の接合に発生して各節点１，２，３と電源または接地との間に流れる接合リーク電流が本来の回路電流に対しそれぞれ無視できる。このため、本実施形態のリファレンス電圧回路は、図３で示した従来のリファレンス電圧回路と同じく、ソース抵抗Ｒ２および出力抵抗Ｒ３の比の最適設計により、一定の温度範囲で、第１項および第２項の温度係数による影響が相殺され、リファレンス電圧Ｖｒｅｆの温度特性がリニアリティを有し且つフラットになり、供給電源電圧と独立し且つ一定の温度範囲で温度と概ね独立したリファレンス電圧Ｖｒｅｆを安定して出力する。したがって、重複した動作説明になるので、詳細説明を省略する。
【００３４】
一方、更に拡張された温度範囲おいては、本実施形態のリファレンス電圧回路でも、３つの節点１，２，３に接続されるＰ型拡散層およびＮ型拡散層に発生して各節点１，２，３と電源または接地との間に流れる接合リーク電流が、本来の回路電流に対し無視できなくなる。次に、節点１，２，３に接続されるＰ型拡散層およびＮ型拡散層に発生する接合リーク電流について、それぞれ説明する。
【００３５】
まず、３つの節点１，２，３に接続される３つのＰ型ＭＯＳトランジスタＰ１，Ｐ２，Ｐ３は、１対１対１のチャネル寸法比で設計されるので、それぞれのドレインのＰ型拡散層も、一般的には１対１対１の同形状に設計され、電源からそれぞれ流れる接合リーク電流の比も、１対１対１となり、３つのＰ型ＭＯＳトランジスタＰ１，Ｐ２，Ｐ３のチャネル寸法比と同じくなる。
【００３６】
一方、節点１，２に接続される２つのＮ型ＭＯＳトランジスタＮ１，Ｎ２は、１対ｍのチャネル寸法比で設計されるので、それぞれのドレインのＮ型拡散層も、１対ｍの相似形状に設計され、接地へそれぞれ流れる接合リーク電流の比が、１対ｍとなり、２つのＰ型ＭＯＳトランジスタＰ１，Ｐ２のチャネル寸法比の１対１と異なる。しかし、本実施形態のリファレンス電圧回路では、２つのＮ型ダミーＭＯＳトランジスタＮＤ１，ＮＤ３が節点１，３に接続され、３つの節点１，２，３に接続されたＮ型拡散層は、３つのＰ型ＭＯＳトランジスタＰ１，Ｐ２，Ｐ３の１対１対１のチャネル寸法比と同等の接合周囲長比または接合面積比を有し、接地へそれぞれ流れる接合リーク電流の比も、１対１対１となり、３つのＰ型ＭＯＳトランジスタＰ１，Ｐ２，Ｐ３のチャネル寸法比と同じになる。
【００３７】
これにより、３つの節点１，２，３と電源または接地との間にそれぞれ流れる接合リーク電流は、３つの節点１，２，３にそれぞれ接続されたＰ型拡散層およびＮ型拡散層の接合リーク電流の差し引き合計した電流とそれぞれ等しく、それらの電流比が１対１対１となり、３つのＰ型ＭＯＳトランジスタＰ１，Ｐ２，Ｐ３のチャネル寸法比と同じくなる。
【００３８】
これら３つの節点１，２，３と電源または接地との間にそれぞれ流れる接合リーク電流により、Ｎ型ＭＯＳトランジスタＮ１と、Ｎ型ＭＯＳトランジスタＮ２およびソース抵抗Ｒ２と、出力抵抗Ｒ３およびダイオードＤ３とにそれぞれ流れる電流は、３つのＰ型ＭＯＳトランジスタＰ１，Ｐ２，Ｐ３にそれぞれ流れる電流とそれぞれ異なるが、３つのＰ型ＭＯＳトランジスタＰ１，Ｐ２，Ｐ３の１対１対１のチャネル寸法比と同じ電流比を有する。
【００３９】
したがって、Ｎ型カレントミラー回路において、Ｎ型ＭＯＳトランジスタＮ２に流れる回路電流は、通常の温度範囲と同じく、Ｎ型ＭＯＳトランジスタＮ２により１対ｍでミラー増幅され、同時に、回路電流自身がソース抵抗Ｒ２によりＮ型ＭＯＳトランジスタＮ２のソースをセルフバイアスしてフィードバック制御され、定電流Ｉｃとなり、前述した定電流Ｉｃおよびリファレンス電圧Ｖｒｅｆの計算式の前提がそれぞれ成立する。また、ＣＭＯＳ構成のカレントミラー回路の各節点に接続される拡散層の接合周囲長比および接合面積比が、ＭＯＳトランジスタのチャネル寸法比と同じく、レイアウト設計で精度良く決定され、製造プロセスのバラツキにより影響されない。
【００４０】
このため、本実施形態のリファレンス電圧回路は、従来の温度範囲を超えた高温で、各節点に接続される拡散層の接合リーク電流がそれぞれ発生しても、接合リーク電流の比は変化せず、ソース抵抗Ｒ２および出力抵抗Ｒ３の比の最適設計により、第１項および第２項の温度係数による影響が相殺され、リファレンス電圧Ｖｒｅｆの温度特性がリニアリティを有し且つフラットになり、供給電源電圧と独立し且つ温度と概ね独立したリファレンス電圧Ｖｒｅｆを安定して出力できる。
【００４１】
たとえば、図２は、本実施形態のリファレンス電圧回路におけるリファレンス電圧Ｖｒｅｆの温度特性例を示す特性図であり、図４と同じく、ジャンクション温度Ｔｊに対するリファレンス電圧Ｖｒｅｆの変動を示す。図２および図４を比較参照すると、本実施形態のリファレンス電圧回路は、ジャンクション温度Ｔｊが１２５℃を超えた温度範囲で、従来と異なり、供給電源電圧と独立し且つ温度と概ね独立したリファレンス電圧が安定して出力され、リファレンス電圧の温度特性のリニアリティが改善され、温度範囲が更に拡張できることが判る。
【００４２】
なお、本実施形態のリファレンス電圧回路では、２つのＰ型ダミーＭＯＳトランジスタＮＤ１，ＮＤ３を節点１，３にそれぞれ接続し、３つの節点１，２，３に接続されたＮ型拡散層は、３つのＰ型ＭＯＳトランジスタＰ１，Ｐ２，Ｐ３のチャネル寸法比と同等の接合周囲長比または接合面積比を有するとして説明したが、更に、接合周囲長比を接合周囲長のチャネル部分比と、非チャネル部分比とに分離し、３つのＰ型ＭＯＳトランジスタＰ１，Ｐ２，Ｐ３のチャネル寸法比とそれぞれ同等にする変形例も可能である。これにより、３つの節点１，２，３に接続されたＮ型拡散層の接合リーク電流比の精度が更に向上し、温度範囲の高温スペック値を更に拡張できる。
【００４３】
また、本実施形態のリファレンス電圧回路では、Ｎ型ダミーＭＯＳトランジスタがゲートをソースに接続するとして説明したが、Ｎ型ダミーＭＯＳトランジスタがソース拡散層を有せずゲートをドレインに接続する変形例も可能である。これにより、回路面積が、より縮小される。
【００４４】
また、本実施形態のリファレンス電圧回路では、回路電流がそれぞれ流れない２つのＮ型ダミーＭＯＳトランジスタを２つの節点１，３にそれぞれ接続するとして説明したが、回路電流がそれぞれ流れない２つのＮ型ダミー拡散層またはその部分を２つの節点１，３にそれぞれ接続する変形例も可能である。これにより、３つの節点１，２，３に接続されたＮ型拡散層の接合リーク電流比の精度が落ちるが、回路面積が、より縮小される。
【００４５】
また、本実施形態のリファレンス電圧回路では、３つのＰ型ＭＯＳトランジスタＰ１，Ｐ２，Ｐ３のチャネル寸法比を１対１対１として説明したが、チャネル寸法比を任意に設計した変形例も、可能である。
【００４６】
また、本実施形態のリファレンス電圧回路で説明したＣＭＯＳ構成の導電型をＮ型，Ｐ型として説明したが、Ｎ型，Ｐ型をそれぞれＰ型，Ｎ型とする対称的なＣＭＯＳ構成の変形例も、もちろん可能である。
【００４７】
【発明の効果】
以上説明したように、本発明によるリファレンス電圧回路では、ＣＭＯＳ構成のカレントミラー回路の各節点に接続される拡散層の接合周囲長比または接合面積比が、ＭＯＳトランジスタのチャネル寸法比と同じく、レイアウト設計で精度良く決定され、製造プロセスのバラツキにより影響されない。このため、従来の温度範囲を超えた高温で、各節点に接続される拡散層の接合リーク電流がそれぞれ発生しても、接合リーク電流の比は変化せず、ソース抵抗および出力抵抗の比の最適設計により、供給電源電圧と独立したリファレンス電圧が出力され、リファレンス電圧の温度特性のリニアリティが改善され、温度範囲が更に拡張できるなどの効果がある。
【図面の簡単な説明】
【図１】本発明のリファレンス電圧回路の実施形態を示す回路図である。
【図２】図１のリファレンス電圧回路におけるリファレンス電圧Ｖｒｅｆの温度特性例を示す特性図である。
【図３】従来のリファレンス電圧回路の１例を示す回路図である。
【図４】図３のリファレンス電圧回路におけるリファレンス電圧Ｖｒｅｆの温度特性例を示す特性図である。
【符号の説明】
Ｄ３ ダイオード
Ｎ１，Ｎ２ Ｎ型ＭＯＳトランジスタ
ＮＤ１，ＮＤ３ Ｎ型ダミーＭＯＳトランジスタ
Ｐ１，Ｐ２，Ｐ３ Ｐ型ＭＯＳトランジスタ
Ｒ２ ソース抵抗
Ｒ３ 出力抵抗
【発明の属する技術分野】
本発明は、リファレンス電圧回路に関し、特に、ＣＭＯＳ構成のカレントミラー回路を備えるリファレンス電圧回路に関する。
【０００２】
【従来の技術】
従来、この種のリファレンス電圧回路は、供給電源電圧と独立した各種の電圧を生成するためＣＭＯＳ構成の半導体集積回路内で広く用いられ、ＮＭＯＳトランジスタ，ＰＭＯＳトランジスタによりそれぞれ構成されたＣＭＯＳカレントミラー回路により回路電流をフィードバック制御して定電流を生成してリファレンス電圧を出力する。
【０００３】
図３は、この従来のリファレンス電圧回路の１例を示す回路図である。この従来のリファレンス電圧回路は、２つのＮ型ＭＯＳトランジスタＮ１，Ｎ２と、ソース抵抗Ｒ２と、３つのＰ型ＭＯＳトランジスタＰ１，Ｐ２，Ｐ３と、出力抵抗Ｒ３，ダイオードＤ３とを備える、最も一般的な回路である。
【０００４】
２つのＮ型ＭＯＳトランジスタＮ１，Ｎ２は、１対ｍのチャネル寸法比を有し、２つの節点１，２にドレインをそれぞれ接続し節点１にゲートを共通に接続してＮ型カレントミラー回路を構成する。
【０００５】
ソース抵抗Ｒ２は、Ｎ型ＭＯＳトランジスタＮ２のソースに一端を接続する。
【０００６】
３つのＰ型ＭＯＳトランジスタＰ１，Ｐ２，Ｐ３は、１対１対１のチャネル寸法比を有し、３つの節点１，２，３にドレインをそれぞれ接続し節点２にゲートを共通に接続してＰ型カレントミラー回路を構成する。
【０００７】
出力抵抗Ｒ３，ダイオードＤ３は、節点３および接地間に直列接続され、節点３からリファレンス電圧を出力する。
【０００８】
次に、この従来のリファレンス電圧回路の回路動作について説明する。この従来のリファレンス電圧回路は、２つの節点１，２を介して、Ｎ型カレントミラー回路およびＰ型カレントミラー回路が接続され、閉ループが形成され、２つのＮ型ＭＯＳトランジスタＮ１，Ｎ２をそれぞれ流れる回路電流が、Ｐ型カレントミラー回路により１対１でミラー出力され等しくなる。また、Ｎ型カレントミラー回路において、Ｎ型ＭＯＳトランジスタＮ２を流れる回路電流は、Ｎ型ＭＯＳトランジスタＮ２により１対ｍでミラー増幅され、同時に、回路電流自身がソース抵抗Ｒ２によりＮ型ＭＯＳトランジスタＮ２のソースをセルフバイアスしてフィードバック制御され、定電流Ｉｃとなる。
【０００９】
この定電流Ｉｃは、この従来例では、チャネル寸法比が１対ｍの２つのＮ型ＭＯＳトランジスタＮ１，Ｎ２に同じゲート電圧が印加され同じ電流が流れて生じたゲート−ソース電圧の差およびソース抵抗Ｒ２に基づくものであり、文献（Ｐａｕｌ Ｒ．Ｇｒａｙ，Ｒｏｂｅｒｔ Ｇ．Ｍｅｙｅｒ：Ａｎａｌｙｓｉｓ ａｎｄ Ｄｅｓｉｇｎ ｏｆ Ａｎａｌｏｇ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔｓ，Ｓｅｃｏｎｄ Ｅｄｉｔｉｏｎ，Ｊｏｈｎ Ｗｉｌｅｙ，１９８４など）のカレントミラー回路関連の記載に基づき、次の計算式により、求められる。
【００１０】
Ｉｃ＝（１／Ｒ２）（ｋＴ／ｑ）自然対数（ｍ）
ここで、項（ｋＴ／ｑ）は、ボルツマン定数ｋ，絶対温度Ｔ，電子電荷量ｑより求められ、いわゆるサーマル電圧として知られ、Ｔ＝３００゜Ｋで約２６ｍＶを示す。
【００１１】
また、この従来のリファレンス電圧回路が節点３から出力するリファレンス電圧Ｖｒｅｆは、定電流Ｉｃをバイアス電流とするダイオードＤ３および出力抵抗Ｒ３の降下電圧であり、次の計算式により、求められる。
【００１２】
Ｖｒｅｆ＝Ｖｆ＋（Ｒ３／Ｒ２）（ｋＴ／ｑ）自然対数（ｍ）
ここで、第１項Ｖｆは、ダイオードＤ３のフォワード電圧であり、周知のように、負の温度係数を有し、第２項（Ｒ３／Ｒ２）（ｋＴ／ｑ）自然対数（ｍ）は、ソース抵抗Ｒ２および出力抵抗Ｒ３の温度係数が同一である場合、これら抵抗の温度係数に依存せず、正の温度係数を有する。したがって、ソース抵抗Ｒ２および出力抵抗Ｒ３の比の最適設計により、一定の温度範囲で、第１項および第２項の温度係数による影響が相殺され、リファレンス電圧Ｖｒｅｆの温度特性がリニアリティを有し且つフラットになる。
【００１３】
たとえば、図４は、この従来のリファレンス電圧回路におけるリファレンス電圧Ｖｒｅｆの温度特性例を示す特性図であり、ジャンクション温度Ｔｊに対するリファレンス電圧Ｖｒｅｆの変動を示す。図４に示すように、この従来のリファレンス電圧回路は、供給電源電圧と独立し且つ一定の温度範囲で温度と概ね独立したリファレンス電圧Ｖｒｅｆを安定して出力でき、バンドギャップ電圧を基準にして出力するため、バンドギャップリファレンス回路と称されている。
【００１４】
また、この従来のリファレンス電圧回路は、ソース抵抗Ｒ２および出力抵抗Ｒ３の比の最適設計により、一定の温度範囲で、リファレンス電圧Ｖｒｅｆの温度特性がリニアリティを有し、その傾きを次段の回路の特性に合わせて任意に設定することも可能である。
【００１５】
【発明が解決しようとする課題】
近年、低消費電力化のため、ＣＭＯＳ構成の半導体集積回路が広く使用されると共に、自動車向けなど、使用時の温度範囲が拡張された用途も増大している。また、拡張した温度範囲の高温スペック値についても、従来の業界スタンダードの高温スペック値を更に拡張したファミリー製品が、他社競合上、ユーザから常に要求されている。
【００１６】
しかし、従来のリファレンス電圧回路において、ジャンクション温度Ｔｊが１２５℃近辺を超えると、３つの節点１，２，３に接続されるＰ型拡散層およびＮ型拡散層の接合に発生して各節点１，２，３と電源または接地との間に流れる接合リーク電流が本来の回路電流に対しそれぞれ無視できなくなる。このため、Ｎ型ＭＯＳトランジスタＮ１と、Ｎ型ＭＯＳトランジスタＮ２およびソース抵抗Ｒ２と、出力抵抗Ｒ３およびダイオードＤ３とにそれぞれ流れる電流比が、３つのＰ型ＭＯＳトランジスタＰ１，Ｐ２，Ｐ３のチャネル寸法比の１対１対１から変化し、前述した定電流Ｉｃおよびリファレンス電圧Ｖｒｅｆの計算式の前提が成立せず、たとえば、図４に示されるように、リファレンス電圧Ｖｒｅｆの温度特性のリニアリティが無くなり、温度範囲を更に拡張することができない。
【００１７】
また、この対策として、たとえば、特開２０００−１１７６５４号公報に、電圧を出力する節点にリーク電流除去回路を並列接続し、節点に流れる電流から、発生したリーク電流分を除去する回路が開示されている。しかし、リーク電流除去回路の付加により、回路規模が大きくなり、また、温度範囲を更に拡張する設計が難しい。
【００１８】
したがって、本発明の目的は、高温におけるリファレンス電圧の温度特性のリニアリティを改善し温度範囲を更に拡張することにある。
【００１９】
【課題を解決するための手段】
そのため、本発明は、第１，第２の節点にドレインをそれぞれ接続し第１の節点にゲートを共通に接続してカレントミラー回路を構成する第１，第２の一導電型ＭＯＳトランジスタと、第２の一導電型ＭＯＳトランジスタのソースに一端を接続するソース抵抗と、第１，第２，第３の節点にドレインをそれぞれ接続し第２の節点にゲートを共通に接続してカレントミラー回路を構成する第１，第２，第３の他導電型ＭＯＳトランジスタと、第３の節点に一端を接続し第３の節点からリファレンス電圧を出力する出力抵抗とを備えるリファレンス電圧回路において、
第２の一導電型ＭＯＳトランジスタのドレイン拡散層と同一の接合リーク特性を有し第１，第２，第３の他導電型ＭＯＳトランジスタのチャネル寸法比と同等の接合周囲長比または接合面積比の一導電型拡散層を第１，第２，第３の節点にそれぞれ備えている。
【００２０】
また、ドレイン電流がそれぞれ流れない２つの一導電型ダミーＭＯＳトランジスタまたはその部分のドレイン拡散層を第１，第３の節点にそれぞれ接続している。
【００２１】
また、第１，第２，第３の節点にそれぞれ接続する一導電型拡散層の接合周囲長のチャネル部分比，非チャネル部分比が、第１，第２，第３の他導電型ＭＯＳトランジスタのチャネル寸法比とそれぞれ同等である。
【００２２】
また前記一導電型ダミーＭＯＳトランジスタが、ゲートをソースに接続している。
【００２３】
また、前記一導電型ダミーＭＯＳトランジスタが、ソース拡散層を有せず、ゲートをドレインに接続している。
【００２４】
また、回路電流がそれぞれ流れない２つの一導電型ダミー拡散層またはその部分を第１，第３の節点にそれぞれ接続している。
【００２５】
また、前記出力抵抗および前記ソース抵抗が、ポリシリコン抵抗でそれぞれ構成されている。
【００２６】
また、前記出力抵抗と直列接続され順方向電流が流れるダイオードを備えている。
【００２７】
また、第１，第２，第３の他導電型ＭＯＳトランジスタのチャネル寸法比が１対１対１である。
【００２８】
【発明の実施の形態】
次に、本発明について、図面を参照して説明する。図１は、本発明のリファレンス電圧回路の実施形態を示す回路図である。図１を参照すると、本実施形態のリファレンス電圧回路は、図３の従来のリファレンス電圧回路と同じく、２つのＮ型ＭＯＳトランジスタＮ１，Ｎ２と、ソース抵抗Ｒ２と、３つのＰ型ＭＯＳトランジスタＰ１，Ｐ２，Ｐ３と、出力抵抗Ｒ３，ダイオードＤ３とを備え、さらに、本実施形態では、２つのＮ型ダミーＭＯＳトランジスタＮＤ１，ＮＤ３を追加して備える。
【００２９】
ここで、従来と同じく、２つのＮ型ＭＯＳトランジスタＮ１，Ｎ２は、１対ｍのチャネル寸法比を有し、節点１，節点２にドレインをそれぞれ接続し節点１にゲートを共通に接続してＮ型カレントミラー回路を構成する。また、ソース抵抗Ｒ２は、Ｎ型ＭＯＳトランジスタＮ２のソースに一端を接続する。また、３つのＰ型ＭＯＳトランジスタＰ１，Ｐ２，Ｐ３は、１対１対１のチャネル寸法比を有し、節点１，節点２，節点３にドレインをそれぞれ接続し節点２にゲートを共通に接続してＰ型カレントミラー回路を構成する。また、出力抵抗Ｒ３，ダイオードＤ３は、節点３および接地間に直列接続され、節点３からリファレンス電圧Ｖｒｅｆを出力する。さらに、出力抵抗Ｒ３およびソース抵抗Ｒ２については、バイアスされる電圧の相違により、接合リーク電流に差が出ることを避けるため、ポリシリコン抵抗でそれぞれ構成される。
【００３０】
本実施形態において、２つのＮ型ダミーＭＯＳトランジスタＮＤ１，ＮＤ３は、それぞれ、ゲートをソースに接続し、ドレイン電流がそれぞれ流れないダミーのトランジスタであり、それぞれのドレイン拡散層は、電圧，温度などに対してＮ型ＭＯＳトランジスタＮ２のドレイン拡散層と同一の接合リーク特性を有し、２つの節点１，３にそれぞれ接続される。ここで、Ｎ型ダミーＭＯＳトランジスタＮＤ１は、Ｎ型ＭＯＳトランジスタＮ１と独立して構成されるか、または、Ｎ型ＭＯＳトランジスタＮ１の１部分として構成される。
【００３１】
また、これら２つのＮ型ダミーＭＯＳトランジスタＮＤ１，ＮＤ３のドレイン拡散層を含めた、３つの節点１，２，３に接続されたＮ型拡散層は、３つのＰ型ＭＯＳトランジスタＰ１，Ｐ２，Ｐ３の１対１対１のチャネル寸法比と同等の接合周囲長比または接合面積比を有する。
【００３２】
ここで、接合周囲長比および接合面積比は、チャネル寸法比と同じく、レイアウト設計で決定され、製造プロセスのバラツキにより影響されない。また、仮に、接合周囲長比および接合面積比を共にチャネル寸法比の１対１対１に設計できない場合には、接合周囲長比を優先して１対１対１とし、接合面積比を１対１対１に近似して設計する。その理由は、一般に、素子間のフィールド部の表面は素子分離のため不純物濃度が高く、Ｎ型拡散層の側面接合は、底面接合に比べて大きな接合リーク電流および接合容量を有し、回路動作への影響が大きく、接合リーク電流および接合容量の比をそれぞれ設計する場合、接合周囲長比を優先的に設計する必要があるためである。
【００３３】
次に、本実施形態のリファレンス電圧回路の動作について説明する。まず、通常の温度範囲においては、３つの節点１，２，３に接続されるＰ型拡散層およびＮ型拡散層の接合に発生して各節点１，２，３と電源または接地との間に流れる接合リーク電流が本来の回路電流に対しそれぞれ無視できる。このため、本実施形態のリファレンス電圧回路は、図３で示した従来のリファレンス電圧回路と同じく、ソース抵抗Ｒ２および出力抵抗Ｒ３の比の最適設計により、一定の温度範囲で、第１項および第２項の温度係数による影響が相殺され、リファレンス電圧Ｖｒｅｆの温度特性がリニアリティを有し且つフラットになり、供給電源電圧と独立し且つ一定の温度範囲で温度と概ね独立したリファレンス電圧Ｖｒｅｆを安定して出力する。したがって、重複した動作説明になるので、詳細説明を省略する。
【００３４】
一方、更に拡張された温度範囲おいては、本実施形態のリファレンス電圧回路でも、３つの節点１，２，３に接続されるＰ型拡散層およびＮ型拡散層に発生して各節点１，２，３と電源または接地との間に流れる接合リーク電流が、本来の回路電流に対し無視できなくなる。次に、節点１，２，３に接続されるＰ型拡散層およびＮ型拡散層に発生する接合リーク電流について、それぞれ説明する。
【００３５】
まず、３つの節点１，２，３に接続される３つのＰ型ＭＯＳトランジスタＰ１，Ｐ２，Ｐ３は、１対１対１のチャネル寸法比で設計されるので、それぞれのドレインのＰ型拡散層も、一般的には１対１対１の同形状に設計され、電源からそれぞれ流れる接合リーク電流の比も、１対１対１となり、３つのＰ型ＭＯＳトランジスタＰ１，Ｐ２，Ｐ３のチャネル寸法比と同じくなる。
【００３６】
一方、節点１，２に接続される２つのＮ型ＭＯＳトランジスタＮ１，Ｎ２は、１対ｍのチャネル寸法比で設計されるので、それぞれのドレインのＮ型拡散層も、１対ｍの相似形状に設計され、接地へそれぞれ流れる接合リーク電流の比が、１対ｍとなり、２つのＰ型ＭＯＳトランジスタＰ１，Ｐ２のチャネル寸法比の１対１と異なる。しかし、本実施形態のリファレンス電圧回路では、２つのＮ型ダミーＭＯＳトランジスタＮＤ１，ＮＤ３が節点１，３に接続され、３つの節点１，２，３に接続されたＮ型拡散層は、３つのＰ型ＭＯＳトランジスタＰ１，Ｐ２，Ｐ３の１対１対１のチャネル寸法比と同等の接合周囲長比または接合面積比を有し、接地へそれぞれ流れる接合リーク電流の比も、１対１対１となり、３つのＰ型ＭＯＳトランジスタＰ１，Ｐ２，Ｐ３のチャネル寸法比と同じになる。
【００３７】
これにより、３つの節点１，２，３と電源または接地との間にそれぞれ流れる接合リーク電流は、３つの節点１，２，３にそれぞれ接続されたＰ型拡散層およびＮ型拡散層の接合リーク電流の差し引き合計した電流とそれぞれ等しく、それらの電流比が１対１対１となり、３つのＰ型ＭＯＳトランジスタＰ１，Ｐ２，Ｐ３のチャネル寸法比と同じくなる。
【００３８】
これら３つの節点１，２，３と電源または接地との間にそれぞれ流れる接合リーク電流により、Ｎ型ＭＯＳトランジスタＮ１と、Ｎ型ＭＯＳトランジスタＮ２およびソース抵抗Ｒ２と、出力抵抗Ｒ３およびダイオードＤ３とにそれぞれ流れる電流は、３つのＰ型ＭＯＳトランジスタＰ１，Ｐ２，Ｐ３にそれぞれ流れる電流とそれぞれ異なるが、３つのＰ型ＭＯＳトランジスタＰ１，Ｐ２，Ｐ３の１対１対１のチャネル寸法比と同じ電流比を有する。
【００３９】
したがって、Ｎ型カレントミラー回路において、Ｎ型ＭＯＳトランジスタＮ２に流れる回路電流は、通常の温度範囲と同じく、Ｎ型ＭＯＳトランジスタＮ２により１対ｍでミラー増幅され、同時に、回路電流自身がソース抵抗Ｒ２によりＮ型ＭＯＳトランジスタＮ２のソースをセルフバイアスしてフィードバック制御され、定電流Ｉｃとなり、前述した定電流Ｉｃおよびリファレンス電圧Ｖｒｅｆの計算式の前提がそれぞれ成立する。また、ＣＭＯＳ構成のカレントミラー回路の各節点に接続される拡散層の接合周囲長比および接合面積比が、ＭＯＳトランジスタのチャネル寸法比と同じく、レイアウト設計で精度良く決定され、製造プロセスのバラツキにより影響されない。
【００４０】
このため、本実施形態のリファレンス電圧回路は、従来の温度範囲を超えた高温で、各節点に接続される拡散層の接合リーク電流がそれぞれ発生しても、接合リーク電流の比は変化せず、ソース抵抗Ｒ２および出力抵抗Ｒ３の比の最適設計により、第１項および第２項の温度係数による影響が相殺され、リファレンス電圧Ｖｒｅｆの温度特性がリニアリティを有し且つフラットになり、供給電源電圧と独立し且つ温度と概ね独立したリファレンス電圧Ｖｒｅｆを安定して出力できる。
【００４１】
たとえば、図２は、本実施形態のリファレンス電圧回路におけるリファレンス電圧Ｖｒｅｆの温度特性例を示す特性図であり、図４と同じく、ジャンクション温度Ｔｊに対するリファレンス電圧Ｖｒｅｆの変動を示す。図２および図４を比較参照すると、本実施形態のリファレンス電圧回路は、ジャンクション温度Ｔｊが１２５℃を超えた温度範囲で、従来と異なり、供給電源電圧と独立し且つ温度と概ね独立したリファレンス電圧が安定して出力され、リファレンス電圧の温度特性のリニアリティが改善され、温度範囲が更に拡張できることが判る。
【００４２】
なお、本実施形態のリファレンス電圧回路では、２つのＰ型ダミーＭＯＳトランジスタＮＤ１，ＮＤ３を節点１，３にそれぞれ接続し、３つの節点１，２，３に接続されたＮ型拡散層は、３つのＰ型ＭＯＳトランジスタＰ１，Ｐ２，Ｐ３のチャネル寸法比と同等の接合周囲長比または接合面積比を有するとして説明したが、更に、接合周囲長比を接合周囲長のチャネル部分比と、非チャネル部分比とに分離し、３つのＰ型ＭＯＳトランジスタＰ１，Ｐ２，Ｐ３のチャネル寸法比とそれぞれ同等にする変形例も可能である。これにより、３つの節点１，２，３に接続されたＮ型拡散層の接合リーク電流比の精度が更に向上し、温度範囲の高温スペック値を更に拡張できる。
【００４３】
また、本実施形態のリファレンス電圧回路では、Ｎ型ダミーＭＯＳトランジスタがゲートをソースに接続するとして説明したが、Ｎ型ダミーＭＯＳトランジスタがソース拡散層を有せずゲートをドレインに接続する変形例も可能である。これにより、回路面積が、より縮小される。
【００４４】
また、本実施形態のリファレンス電圧回路では、回路電流がそれぞれ流れない２つのＮ型ダミーＭＯＳトランジスタを２つの節点１，３にそれぞれ接続するとして説明したが、回路電流がそれぞれ流れない２つのＮ型ダミー拡散層またはその部分を２つの節点１，３にそれぞれ接続する変形例も可能である。これにより、３つの節点１，２，３に接続されたＮ型拡散層の接合リーク電流比の精度が落ちるが、回路面積が、より縮小される。
【００４５】
また、本実施形態のリファレンス電圧回路では、３つのＰ型ＭＯＳトランジスタＰ１，Ｐ２，Ｐ３のチャネル寸法比を１対１対１として説明したが、チャネル寸法比を任意に設計した変形例も、可能である。
【００４６】
また、本実施形態のリファレンス電圧回路で説明したＣＭＯＳ構成の導電型をＮ型，Ｐ型として説明したが、Ｎ型，Ｐ型をそれぞれＰ型，Ｎ型とする対称的なＣＭＯＳ構成の変形例も、もちろん可能である。
【００４７】
【発明の効果】
以上説明したように、本発明によるリファレンス電圧回路では、ＣＭＯＳ構成のカレントミラー回路の各節点に接続される拡散層の接合周囲長比または接合面積比が、ＭＯＳトランジスタのチャネル寸法比と同じく、レイアウト設計で精度良く決定され、製造プロセスのバラツキにより影響されない。このため、従来の温度範囲を超えた高温で、各節点に接続される拡散層の接合リーク電流がそれぞれ発生しても、接合リーク電流の比は変化せず、ソース抵抗および出力抵抗の比の最適設計により、供給電源電圧と独立したリファレンス電圧が出力され、リファレンス電圧の温度特性のリニアリティが改善され、温度範囲が更に拡張できるなどの効果がある。
【図面の簡単な説明】
【図１】本発明のリファレンス電圧回路の実施形態を示す回路図である。
【図２】図１のリファレンス電圧回路におけるリファレンス電圧Ｖｒｅｆの温度特性例を示す特性図である。
【図３】従来のリファレンス電圧回路の１例を示す回路図である。
【図４】図３のリファレンス電圧回路におけるリファレンス電圧Ｖｒｅｆの温度特性例を示す特性図である。
【符号の説明】
Ｄ３ ダイオード
Ｎ１，Ｎ２ Ｎ型ＭＯＳトランジスタ
ＮＤ１，ＮＤ３ Ｎ型ダミーＭＯＳトランジスタ
Ｐ１，Ｐ２，Ｐ３ Ｐ型ＭＯＳトランジスタ
Ｒ２ ソース抵抗
Ｒ３ 出力抵抗
Claims (9)
- 第１，第２の節点にドレインをそれぞれ接続し第１の節点にゲートを共通に接続してカレントミラー回路を構成する第１，第２の一導電型ＭＯＳトランジスタと、第２の一導電型ＭＯＳトランジスタのソースに一端を接続するソース抵抗と、第１，第２，第３の節点にドレインをそれぞれ接続し第２の節点にゲートを共通に接続してカレントミラー回路を構成する第１，第２，第３の他導電型ＭＯＳトランジスタと、第３の節点に一端を接続し第３の節点からリファレンス電圧を出力する出力抵抗とを備えるリファレンス電圧回路において、第２の一導電型ＭＯＳトランジスタのドレイン拡散層と同一の接合リーク特性を有し第１，第２，第３の他導電型ＭＯＳトランジスタのチャネル寸法比と同等の接合周囲長比または接合面積比の一導電型拡散層を第１，第２，第３の節点にそれぞれ備えることを特徴とするリファレンス電圧回路。
- ドレイン電流がそれぞれ流れない２つの一導電型ダミーＭＯＳトランジスタまたはその部分のドレイン拡散層を第１，第３の節点にそれぞれ接続する、請求項１記載のリファレンス電圧回路。
- 第１，第２，第３の節点にそれぞれ接続する一導電型拡散層の接合周囲長のチャネル部分比，非チャネル部分比が、第１，第２，第３の他導電型ＭＯＳトランジスタのチャネル寸法比とそれぞれ同等である、請求項２記載のリファレンス電圧回路。
- 前記一導電型ダミーＭＯＳトランジスタが、ゲートをソースに接続する、請求項２または３記載のリファレンス電圧回路。
- 前記一導電型ダミーＭＯＳトランジスタが、ソース拡散層を有せず、ゲートをドレインに接続する、請求項２または３記載のリファレンス電圧回路。
- 回路電流がそれぞれ流れない２つの一導電型ダミー拡散層またはその部分を第１，第３の節点にそれぞれ接続する、請求項１記載のリファレンス電圧回路。
- 前記出力抵抗および前記ソース抵抗が、ポリシリコン抵抗でそれぞれ構成される、請求項１，２，３，４，５または６記載のリファレンス電圧回路。
- 前記出力抵抗と直列接続され順方向電流が流れるダイオードを備える、請求項１，２，３，４，５，６または７記載のリファレンス電圧回路。
- 第１，第２，第３の他導電型ＭＯＳトランジスタのチャネル寸法比が１対１対１である、請求項１，２，３，４，５，６，７または８記載のリファレンス電圧回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002167110A JP4034126B2 (ja) | 2002-06-07 | 2002-06-07 | リファレンス電圧回路 |
| US10/455,996 US6831505B2 (en) | 2002-06-07 | 2003-06-06 | Reference voltage circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002167110A JP4034126B2 (ja) | 2002-06-07 | 2002-06-07 | リファレンス電圧回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004013584A true JP2004013584A (ja) | 2004-01-15 |
| JP4034126B2 JP4034126B2 (ja) | 2008-01-16 |
Family
ID=29706751
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002167110A Expired - Fee Related JP4034126B2 (ja) | 2002-06-07 | 2002-06-07 | リファレンス電圧回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6831505B2 (ja) |
| JP (1) | JP4034126B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103092239A (zh) * | 2011-10-31 | 2013-05-08 | 精工电子有限公司 | 恒流电路及基准电压电路 |
| KR20150097376A (ko) * | 2014-02-18 | 2015-08-26 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 플립 게이트 전압 레퍼런스 및 이용 방법 |
| KR20180111690A (ko) | 2017-03-31 | 2018-10-11 | 에이블릭 가부시키가이샤 | 기준 전압 발생 장치 |
| US10241535B2 (en) | 2014-02-18 | 2019-03-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | Flipped gate voltage reference having boxing region and method of using |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040222842A1 (en) * | 2002-11-13 | 2004-11-11 | Owens Ronnie Edward | Systems and methods for generating a reference voltage |
| KR100492095B1 (ko) * | 2003-02-24 | 2005-06-02 | 삼성전자주식회사 | 스타트업 회로를 갖는 바이어스회로 |
| JP3811141B2 (ja) * | 2003-06-06 | 2006-08-16 | 東光株式会社 | 出力可変型定電流源回路 |
| US7173406B2 (en) * | 2004-06-24 | 2007-02-06 | Anadigics, Inc. | Method and apparatus for gain control |
| US7019508B2 (en) * | 2004-06-24 | 2006-03-28 | Anadigics Inc. | Temperature compensated bias network |
| JP2006133869A (ja) * | 2004-11-02 | 2006-05-25 | Nec Electronics Corp | Ｃｍｏｓカレントミラー回路および基準電流／電圧回路 |
| US7663412B1 (en) * | 2005-06-10 | 2010-02-16 | Aquantia Corporation | Method and apparatus for providing leakage current compensation in electrical circuits |
| KR100675016B1 (ko) * | 2006-02-25 | 2007-01-29 | 삼성전자주식회사 | 온도 의존성이 낮은 기준전압 발생회로 |
| WO2009014042A1 (ja) * | 2007-07-23 | 2009-01-29 | National University Corporation Hokkaido University | 基準電圧発生回路 |
| US7830288B2 (en) * | 2008-05-02 | 2010-11-09 | Analog Devices, Inc. | Fast, efficient reference networks for providing low-impedance reference signals to signal processing systems |
| US7936208B2 (en) * | 2008-07-31 | 2011-05-03 | International Business Machines Corporation | Bias circuit for a MOS device |
| US7944271B2 (en) * | 2009-02-10 | 2011-05-17 | Standard Microsystems Corporation | Temperature and supply independent CMOS current source |
| JP2012209762A (ja) * | 2011-03-30 | 2012-10-25 | Hitachi Ltd | レベル生成回路 |
| CN103001493B (zh) * | 2012-11-02 | 2014-08-13 | 长沙景嘉微电子股份有限公司 | 一种简单的线性电源电路 |
| CN103475337B (zh) * | 2013-08-30 | 2016-04-13 | 珠海中慧微电子有限公司 | Rc振荡器 |
| JP6266333B2 (ja) * | 2013-12-18 | 2018-01-24 | エスアイアイ・セミコンダクタ株式会社 | ボルテージレギュレータ |
| US9590504B2 (en) | 2014-09-30 | 2017-03-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | Flipped gate current reference and method of using |
| KR101733157B1 (ko) | 2015-05-15 | 2017-05-08 | 포항공과대학교 산학협력단 | 리퀴지 전류를 이용한 저전력 밴드갭 기준전압 발생 회로 |
| CN106909193A (zh) * | 2017-03-16 | 2017-06-30 | 上海华虹宏力半导体制造有限公司 | 参考电压源电路 |
| JP6956619B2 (ja) * | 2017-12-14 | 2021-11-02 | エイブリック株式会社 | 電流生成回路 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3476363B2 (ja) * | 1998-06-05 | 2003-12-10 | 日本電気株式会社 | バンドギャップ型基準電圧発生回路 |
| JP2001117654A (ja) | 1999-10-21 | 2001-04-27 | Nec Kansai Ltd | 基準電圧発生回路 |
| US6496057B2 (en) * | 2000-08-10 | 2002-12-17 | Sanyo Electric Co., Ltd. | Constant current generation circuit, constant voltage generation circuit, constant voltage/constant current generation circuit, and amplification circuit |
| FR2814253B1 (fr) * | 2000-09-15 | 2002-11-15 | St Microelectronics Sa | Generateur de tension regulee pour circuit integre |
-
2002
- 2002-06-07 JP JP2002167110A patent/JP4034126B2/ja not_active Expired - Fee Related
-
2003
- 2003-06-06 US US10/455,996 patent/US6831505B2/en not_active Expired - Lifetime
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103092239A (zh) * | 2011-10-31 | 2013-05-08 | 精工电子有限公司 | 恒流电路及基准电压电路 |
| JP2013097551A (ja) * | 2011-10-31 | 2013-05-20 | Seiko Instruments Inc | 定電流回路及び基準電圧回路 |
| CN103092239B (zh) * | 2011-10-31 | 2016-10-19 | 精工半导体有限公司 | 恒流电路及基准电压电路 |
| KR20150097376A (ko) * | 2014-02-18 | 2015-08-26 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 플립 게이트 전압 레퍼런스 및 이용 방법 |
| KR101653059B1 (ko) | 2014-02-18 | 2016-08-31 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 플립 게이트 전압 레퍼런스 및 이용 방법 |
| US10241535B2 (en) | 2014-02-18 | 2019-03-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | Flipped gate voltage reference having boxing region and method of using |
| US11068007B2 (en) | 2014-02-18 | 2021-07-20 | Taiwan Semiconductor Manufacturing Company, Ltd. | Flipped gate voltage reference and method of using |
| US11269368B2 (en) | 2014-02-18 | 2022-03-08 | Taiwan Semiconductor Manufacturing Company, Ltd. | Flipped gate voltage reference and method of using |
| KR20180111690A (ko) | 2017-03-31 | 2018-10-11 | 에이블릭 가부시키가이샤 | 기준 전압 발생 장치 |
| US10198023B2 (en) | 2017-03-31 | 2019-02-05 | Ablic Inc. | Reference voltage generator |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4034126B2 (ja) | 2008-01-16 |
| US6831505B2 (en) | 2004-12-14 |
| US20030227322A1 (en) | 2003-12-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4034126B2 (ja) | リファレンス電圧回路 | |
| US7208998B2 (en) | Bias circuit for high-swing cascode current mirrors | |
| JP4817825B2 (ja) | 基準電圧発生回路 | |
| JP4616281B2 (ja) | 低オフセット・バンドギャップ電圧基準 | |
| US7755344B2 (en) | Ultra low-voltage sub-bandgap voltage reference generator | |
| US8441309B2 (en) | Temperature independent reference circuit | |
| US6987416B2 (en) | Low-voltage curvature-compensated bandgap reference | |
| KR101031434B1 (ko) | 초저전력 아날로그 보상 회로 및 보상 방법 | |
| US8040123B2 (en) | Reference voltage circuit | |
| US7511566B2 (en) | Semiconductor circuit with positive temperature dependence resistor | |
| US20060038608A1 (en) | Band-gap circuit | |
| KR20100026839A (ko) | 밴드갭 기준전압 발생기 | |
| TWI486741B (zh) | 參考電壓產生電路 | |
| TW201308038A (zh) | 帶隙電路 | |
| JP2009064152A (ja) | 基準電圧源回路と温度検出回路 | |
| JP7086562B2 (ja) | バンドギャップリファレンス回路 | |
| JP2006277360A (ja) | 定電流回路、および定電流生成方法 | |
| TW202217499A (zh) | 參考電壓電路 | |
| JP2008271503A (ja) | 参照電流回路 | |
| JPH11231955A (ja) | 基準電流源回路 | |
| US7449941B2 (en) | Master bias current generating circuit with decreased sensitivity to silicon process variation | |
| TWI484316B (zh) | 電壓產生器及能帶隙參考電路 | |
| JP2004030041A (ja) | 電流源回路 | |
| JP5175131B2 (ja) | 半導体集積回路装置 | |
| JP3414320B2 (ja) | 基準電圧回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050518 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061227 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070109 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070302 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20070703 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070925 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071024 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101102 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101102 Year of fee payment: 3 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101102 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111102 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111102 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121102 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121102 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131102 Year of fee payment: 6 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |