TW201337501A - 定電流電路及基準電壓電路 - Google Patents

Abstract

〔課題〕提供即使在高溫時增強型N通道電晶體在弱反轉狀態下也能動作的定電流電路。〔解決方法〕在具備有電流鏡電路和定電流生成閉鎖電路和洩漏電路的定電流電路中，洩漏電路係由閘極和源極被連接於接地端子，且汲極被連接於定電流電路之輸出的第一增強型N通道電晶體所構成。依此，藉由抑制生成定電流之增強型N通道電晶體之閘極-源極間電壓之上升，保持在弱反轉狀態下的動作。

Description

定電流電路及基準電壓電路

本發明係關於使用定電流電路及使用此之基準電壓電路，更詳細而言，係關於即使產生於高溫時流入汲極和基板間及源極和基板間的接面電流(Junction current)，亦在弱反轉狀態下保持動作的定電流電路。

針對以往之定電流電路予以說明。第6圖表示以往之定電流電路之電路圖。以往之定電流電路係由K值不同之增強型N通道電晶體61及62、增強型P通道電晶體63及64、電阻65、接地端子100和電源端子101所構成。K值係由K=W/L．(μCox/2)所求得，W係表示電晶體之閘極寬度，L係表示電晶體之閘極長度，μ係表示載體之移動度，Cox係表示每單位面積之閘極氧化膜電容。

增強型N通道電晶體61係源極被連接於接地端子100，汲極和閘極被連接於增強型N通道型電晶體62之閘極和增強型P通道電晶體63之汲極。增強型N通道電晶體62係源極經電阻65而與接地端子100連接，汲極被連接於增強型P通道電晶體64之閘極及汲極和增強型P通道電晶體63之閘極。增強型P通道電晶體63及64之源極皆與電源端子101連接。

增強型N通道電晶體61之K值小於增強型N通道電晶體62之K值。在電阻65產生增強型N通道電晶體61 和增強型N通道電晶體62之閘極-源極間電壓差，藉由以增強型P通道電晶體63及64鏡射流至電阻65之電流，而生成偏壓電流。

〔先行技術文獻〕 〔專利文獻〕

〔專利文獻1〕特開平3-238513號公報(第4圖(a))

但是，在以往之定電流電路中，由於高溫時在汲極-基板間或源極-基板間產生之接面電流，有增強型N通道電晶體61、62之閘極-源極間電壓差增加，無法在弱反轉狀態下動作之課題。

本發明係鑒於上述課題而創作出，為用以實現即使在高溫時增強型N通道電晶體亦可以在弱反轉狀態下動作之定電流電路。

為了解決以往之課題，本發明之定電流電路構成下述般。

在具備有電流鏡電路和定電流生成閉鎖電路和洩漏電路的定電流電路中，洩漏電路係由閘極和源極被連接於接地端子，且汲極被連接於定電流電路之輸出的第一增強型 N通道電晶體所構成。

若藉由本發明之定電流電路時，藉由使用洩漏電路，可以抑制於高溫時輸出電壓之電位上升，並可以使增強型N通道電晶體在弱反轉狀態下動作。

以下，針對本發明參照圖面而予以說明。

(第一實施型態)

第1圖係表示第一實施型態之定電流電路之電路圖。第一實施型態之定電流電路係由定電流生成閉鎖電路111、電流鏡電路112、洩漏電路113、接地端子100、電源端子101、輸出端子102所構成。定電流生成閉鎖電路111具備有連接有閘極彼此之增強型N通道電晶體11及12，和電阻16。電流鏡電路112具備有閘極彼此連接之增強型P通道電晶體13及14。洩漏電路113係由增強型N通道電晶體15所構成。

針對連接予以說明。增強型N通道電晶體11係汲極被連接於電流鏡電路112之增強型P通道電晶體13之汲極和閘極，源極經電阻16而連接於接地端子100。增強型N通道電晶體12係閘極和汲極被連接於電流鏡電路112之增強型P通道電晶體14之汲極及輸出端子102，源極 連接於接地端子100。增強型P通道電晶體13及14之源極與電源端子101連接。洩漏電路113之增強型N通道電晶體15係汲極被連接於於輸出端子102，源極和閘極被連接於接地端子100。

接著針對動作予以說明。

一般而言，在接面電流小到幾乎可以忽視的溫度範圍下的動作中，流至增強型N通道電晶體11之電流，與流動至增強型P通道電晶體13之電流相等。流動於增強型N通道電晶體12之電流與流動於增強型P通道電晶體14之電流相等。再者，增強型N通道電晶體11之K值和增強型N通道電晶體12之K值不同。因此，藉由對電阻施加增強型N通道電晶體11之閘極-源極間電壓和增強型N通道電晶體12之閘極-源極間電壓之差電壓而生成偏壓電流，以下述(1)式表示。

Vgs11及Vgs12為電晶體11及12之閘極-源極間電壓，R15為電阻，Ibias為偏壓電流。並且，增強型N通道電晶體11及12在閘極-汲極間電壓低於臨界值時，電晶體在弱反轉狀態下動作，閘極-源極間電壓Vgs和汲極電流Id之關係以下述(2)式表示。

Id0為藉由製程所決定之常數，W為閘極寬度，L為 閘極長度，Vth為臨界值。因此，從(1)、(2)之2式，在弱反轉狀態動作之定電流電路的偏壓電流流動著與nkT/q成比例的電流。

並且，以增強型N通道電晶體15之K值，為從增強型N通道電晶體11之K值減去增強型N通道電晶體12之K值的值以上為理想。

增強型N通道型電晶體15構成洩漏電路。增強型N通道電晶體15係源極-閘極間電壓經常為0，流入汲極之電流為藉由汲極-基板間之寄生二極體所導致的逆向二極體電流。

當變成高溫時，藉由流入基板間的接面電流，增強型N通道電晶體11之汲極電流增加。藉由電流鏡電路，與增強型N通道電晶體11之汲極電流同量之電流，流入增強型N通道電晶體12及15。

增強型N通道電晶體11之K值因大於增強型N通道電晶體12之K值，故增強型N通道電晶體11之接面電流之增加量，較增強型N通道電晶體12之接面電流之增加量多。

增強型N通道電晶體15之汲極電流，流著增強型N通道電晶體11之接面電流和增強型N通道電晶體12之接面電流的差分。依此，增強型N通道電晶體11之汲極電流除本身之接面電流以外，不會增加。因此，輸出端子102之電位之增加，即是可以抑制增強型N通道電晶體11及12之閘極-源極間電壓增加。

再者，藉由將決定定電流源之增強型N通道電晶體11及12和洩漏電路之增強型N通道電晶體設置在相同之Well上，不會受到元件偏差或溫度變化所造成之影響，流動相同之接面電流。依此，即使有因製程依存所導致之特性偏差，亦可取得安定之特性。

藉由上述，依據具備有第1圖所示之洩漏電路，即使在高溫時，可以匯流增強型N通道電晶體11之接面電流之剩餘分之電流，且抑制隨著接面電流而產生之輸出端子102之電位上升，增強型N通道電晶體11及12能夠保持弱反轉狀態之動作。

(第二實施型態)

第2圖為表示定電流生成閉鎖電路111之第二實施型態的定電流電路之電路圖。

與第1圖之定電流生成閉鎖電路111不同的係增強型N通道電晶體12之閘極被連接於增強型N通道電晶體11之汲極，與增強型N通道電晶體11之閘極之間連接有電阻17之點。增強型N通道電晶體12之K值小於增強型N通道電晶體11之K值，在電阻17產生增強型N通道電晶體12和增強型N通道電晶體11之閘極-汲極間電壓差，成為生成偏壓電流之電路構成。

即使在如此之定電流生成閉鎖電路，藉由使用流動著增強型N通道電晶體11之接面電流和增強型N通道電晶體12之接面電流之差分的洩漏電路113，增強型N通道 電晶體11及12能夠保持弱反轉狀態之動作。

因此，若在弱反轉狀態下使增強型N通道電晶體動作，若為流動與nkT/q成比例之電流的定電流電路時，藉由具備洩漏電路，可取得本發明之效果。

並且，構成定電流生成閉鎖電路之增強型N通道電晶體11及12，即使並聯連接複數之電晶體而構成亦可。

再者，電流鏡電路112若為連接K相等之兩個以上閘極彼此的電晶體時，即使不為增強型P通道電晶體亦可。

(第三實施型態)

第3圖為表示第三實施型態之定電流電路之電路圖。

與第1圖不同的是在增強型P通道電晶體13之汲極和增強型N通道電晶體11之間連接有增強型N通道電晶體38，在增強型P通道電晶體14之汲極和輸出端子102之間連接有增強型P通道電晶體37之點。增強型N通道電晶體38之閘極被連接於N通道串疊端子104，增強型P通道電晶體37之閘極被連接於P通道串疊端子103。

針對動作予以說明。於高溫時當流動接面電流時，則與第1圖之動作相同，洩漏電路113因匯流剩餘之接面電流，故使增強型N通道電晶體11及12保持弱反轉狀態之動作。再者，藉由增強型P通道電晶體37之串疊電路，抑制增強型P通道電晶體14之通道調變效果，藉由增強型N通道電晶體38之串疊電路，抑制增強型N通道電晶體11之通道調變效果。因此，比起第1圖之定電流電 路，電源電位依存性被改善。

藉由上述，藉由使用洩漏電路113，增強型N通道電晶體11及12能夠保持弱反轉狀態之動作。再者，可以改善電源電位依存性。

(第四實施型態)

第4圖為表示第四實施型態之定電流電路之電路圖。

與第3圖不同的係構成洩漏電路113之增強型N通道電晶體15之汲極，被連接於增強型P通道電晶體14之汲極和增強型P通道電晶體37之源極之間的點。藉由變更連接點，施加於增強型N通道電晶體15之汲極的電壓，成為電源電位基準之電壓，能夠使可以匯流接面電流之電流些許增加。

即使在如此之定電流生成閉鎖電路，藉由使用流動著增強型N通道電晶體11之接面電流和增強型N通道電晶體12之接面電流之差分的洩漏電路113，增強型N通道電晶體11及12能夠保持弱反轉狀態之動作。

並且，若為定電流生成閉鎖電路111之K值低的增強型N通道電晶體之汲極和電流鏡電路112之間，即使將洩漏電路之增強型N通道電晶體之汲極連接在任一處亦可。

(第五實施型態)

第5圖為表示使用本發明之定電流電路之基準電壓電路的電路圖。

第5圖之基準電壓電路具備構成定電流生成區塊111之增強型N通道電晶體11、12及電阻16，和構成電流鏡電路112之增強型P通道電晶體13及14，和構成洩漏電路113之增強型N通道電晶體15，和增強型P通道電晶體52及53，和增強型N通道電晶體51，和電阻54和二極體55。定電流生成閉鎖電路111、電流鏡電路112及洩漏電路113構成定電流電路501，為與第1圖相同之構成。

增強型N通道電晶體51係閘極連接於連接點210，汲極連接於增強型P通道電晶體52之汲極及閘極，源極和基板連接於接地端子100。增強型P通道電晶體52係閘極在增強型P通道電晶體53之閘極彼此被連接，源極和基板被連接於電源端子101。增強型P通道電晶體53係閘極被連接於連接點253，汲極被連接於基準電壓輸出端子105，源極和基板被連接於電源端子101。電阻54係一方之端子連接於基準電壓輸出端子105，另一方之端子連接於二極體55之陽極。二極體55係陰極被連接於接地端子100。

針對動作予以說明。定電流電路501之動作與第1圖之說明相同。因此，藉由具備洩漏電路113，可以於高溫時匯流增強型N通道電晶體11之接面電流之剩餘分的電流，並抑制隨著接面電流引起的連接點210之電位上升。然後，增強型N通道電晶體11及12能夠保持弱反轉狀態之動作。

定電流電路501之偏壓電流在增強型N通道電晶體51接受，經以增強型P通道電晶體52及53所構成之電流鏡電路，而流至電阻54和二極體55。在此，當以與電阻54同種之電阻構成電阻16時，電阻之溫度係數則被取消。因此，在電阻54之兩端，產生具有與nkT/q成比例之正的溫度係數的電壓。

另外，二極體40之兩端之電壓具有大概-2mV左右之負的溫度係數。以電阻54之兩端之電壓之溫度係數和二極體55之兩端之電壓之溫度係數抵銷之方式，設定電阻16及電阻54之溫度係數，依此從基準電壓輸出端子105和接地端子100之兩端，可取得不依存於溫度之基準電壓。

並且，定電流電路即使以其他例表示之電路亦可。

藉由上述，藉由使用定電流電路501構成基準電壓電路，可以取得不會依存於溫度之基準電壓。

100‧‧‧接地端子

101‧‧‧電源端子

102‧‧‧輸出端子

103‧‧‧P通道串疊端子

104‧‧‧N通道串疊端子

105‧‧‧基準電壓輸出端子

111‧‧‧定電流生成閉鎖電路

112‧‧‧電流鏡電路

113‧‧‧洩漏電路

第1圖為表示第一實施型態之定電流電路的電路圖。

第2圖為表示第二實施型態之定電流電路的電路圖。

第3圖為表示第三實施型態之定電流電路的電路圖。

第4圖為表示第四實施型態之定電流電路的電路圖。

第5圖為表示使用本發明之定電流電路之基準電壓電路的電路圖。

第6圖為表示以往之定電流電路的電路圖。

11、12‧‧‧增強型N通道電晶體

13、14‧‧‧增強型P通道電晶體

15‧‧‧增強型N通道電晶體

16‧‧‧電阻

100‧‧‧接地端子

101‧‧‧電源端子

102‧‧‧輸出端子

111‧‧‧定電流生成閉鎖電路

112‧‧‧電流鏡電路

113‧‧‧洩漏電路

210‧‧‧連接點

Claims (6)

1. 一種定電流電路，屬於具備有電流鏡電路和定電流生成閉鎖電路的定電流電路，其特徵為：係由閘極和源極被連接於接地端子，汲極被連接於上述定電流電路之輸出的第一增強型N通道電晶體所構成，具備有匯流高溫時流入上述定電流生成閉鎖電路之剩餘電流的洩漏電路。
2. 如申請專利範圍第1項所記載之定電流電路，其中上述定電流生成閉鎖電路具備：閘極和汲極被連接，且源極被連接於上述接地端子的第二增強型N通道電晶體；和閘極被連接於上述第二增強型N通道電晶體之閘極，且在源極和上述接地端子之間連接有第一電阻的第三增強型N通道電晶體。
3. 如申請專利範圍第1項所記載之定電流電路，其中上述定電流生成閉鎖電路具備：在閘極和汲極之間連接第二電阻，且源極被連接於上述接地端子的第四增強型N通道電晶體；和閘極被連接於上述第四增強型N通道電晶體之汲極，且源極被連接於上述接地端子的第五增強型N通道電晶體。
4. 如申請專利範圍第1項所記載之定電流電路，其中在上述定電流生成閉鎖電路和上述電流鏡電路之間連 接有串疊電晶體。
5. 如申請專利範圍第4項所記載之定電流電路，其中上述洩漏電路係汲極被連接於上述電流鏡電路和上述串疊電晶體之間。
6. 一種基準電壓電路，其特徵為具備：如申請專利範圍第1至5項中之任一項所記載之定電流電路；閘極被連接於上述定電流電路之輸出端子的第六增強型N通道電晶體；輸入端子被連接於上述第六增強型N通道電晶體的第二電流鏡電路；及被連接於上述第二電流鏡電路之輸出端子的第三電阻及二極體。