KR20130105438A - 기준 전압 회로 - Google Patents

기준 전압 회로 Download PDF

Info

Publication number
KR20130105438A
KR20130105438A KR1020130026010A KR20130026010A KR20130105438A KR 20130105438 A KR20130105438 A KR 20130105438A KR 1020130026010 A KR1020130026010 A KR 1020130026010A KR 20130026010 A KR20130026010 A KR 20130026010A KR 20130105438 A KR20130105438 A KR 20130105438A
Authority
KR
South Korea
Prior art keywords
terminal
voltage
transistor
depression
nch
Prior art date
Application number
KR1020130026010A
Other languages
English (en)
Other versions
KR102011651B1 (ko
Inventor
후미야스 우츠노미야
Original Assignee
세이코 인스트루 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세이코 인스트루 가부시키가이샤 filed Critical 세이코 인스트루 가부시키가이샤
Publication of KR20130105438A publication Critical patent/KR20130105438A/ko
Application granted granted Critical
Publication of KR102011651B1 publication Critical patent/KR102011651B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
    • G05F3/242—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Nonlinear Science (AREA)
  • Control Of Electrical Variables (AREA)

Abstract

(과제) 온도 특성이 양호한 기준 전압 회로를 제공한다.
(해결 수단) 게이트와 소스가 접속되고 정전류가 흐르는 제 1 디프레션 트랜지스터의 정전류를, 제 1 디프레션 트랜지스터와 동일한 임계값의 제 2 디프레션 트랜지스터에 흐르게 함으로써, 제 2 디프레션 트랜지스터의 게이트와 소스간에 제 1 전압을 발생시킨다. 제 1 디프레션 트랜지스터의 정전류와, 게이트와 소스가 접속되고 정전류가 흐르는 제 ３ 디프레션 트랜지스터의 정전류를, 제 ４ 디프레션 트랜지스터에 흐르게 한다. 제 ４ 디프레션 트랜지스터는 제 ３ 디프레션 트랜지스터와 동일한 임계값으로, 제 1 디프레션 트랜지스터와 임계값이 상이하므로 게이트와 소스간에 제 2 전압을 발생시킨다. 이 두 개의 전압과의 전압 차이를 기초로 기준 전압을 발생시킨다.

Description

기준 전압 회로{REFERENCE VOLTAGE CIRCUIT}
본 발명은 온도 특성이 양호한 기준 전압 회로에 관한 것이다.
종래의 기준 전압 회로는, 도 3 에 나타내는 바와 같이 Nch 디프레션 트랜지스터 (501) 와 Nch 디프레션 트랜지스터 (502) 로 구성되어 있다.
동작에 관해서 설명한다. 전원 전압이 충분히 높은 경우, Nch 디프레션 트랜지스터 (501) 는 포화 영역에서 동작하고, Nch 디프레션 트랜지스터 (502) 는 3 극관 영역 (가변 저항 영역) 에서 동작한다. Nch 디프레션 트랜지스터 (501) 의 애스펙트비를 A1, 임계값을 Vtd, Nch 디프레션 트랜지스터 (502) 의 애스펙트비를 A2, 임계값을 Vtd, 출력 단자 (521) 의 전압을 V521 로 하면,
Figure pat00001
이 된다. V521 의 온도 경사는
Figure pat00002
가 된다. (1) 식 및 (2) 식으로부터 분명한 바와 같이, 출력 전압 (V521) 의 절대값 및 온도 경사의 조건식은, 디프레션형 트랜지스터의 임계값과 채널의 애스펙트비만으로 결정되고, 이동도가 영향을 주는 항을 포함하지 않는다.
일반적으로 이동도의 온도 경사는 비선형인 데에 반하여, 임계값의 온도 경사는 대체로 -1 ∼ -2 mV/℃ 의 선형으로 보여지는 것이 알려져 있다. 현실적인 값으로서 Nch 디프레션 트랜지스터 (501) 및 Nch 디프레션 트랜지스터 (502) 의 애스펙트비를 1 : 8 로 하면, 출력 전압 (V521) 의 값은 │2 × Vtd│ 이고, 온도 경사는 동일한 임계값의 온도 경사의 -2 배로 주어진다.
이렇게 해서, 출력 전압, 출력 특성을 결정하는 요소에 이동도가 개재되지 않고, 디프레션형 트랜지스터의 임계값과 레이아웃 상의 비 (比) 정밀도만으로 결정된다. 그리고, 제조 편차로 인해 변동하는 요소가 적고, 안정된 출력이 얻어진다 (예를 들어, 특허문헌 1 도 1 참조).
일본 공개특허공보 2007-24667호
그러나, 종래의 기술에서는, 온도에 대해서 일정한 기울기를 가진다는 점에서 플랫한 온도 특성이 요구되는 기준 전압 회로에 적합하지 않다는 과제가 있었다.
본 발명은 상기 과제를 감안하여 이루어지고, 온도 변화에 대해서 플랫한 온도 특성이 얻어지는 기준 전압 회로를 제공한다.
종래의 과제를 해결하기 위해서, 본 발명의 기준 전압 회로는 이하와 같은 구성으로 하였다.
드레인에 전원 단자의 전압에 기초한 전압이 입력되어, 게이트와 소스가 전기적으로 접속된 제 1 디프레션 트랜지스터와, 드레인에 전원 단자의 전압에 기초한 전압이 입력되고, 게이트가, 소정의 전압이 입력된 제 1 단자에 접속되고, 소스가 제 2 단자에 접속된 제 2 디프레션 트랜지스터와, 드레인에 전원 단자의 전압에 기초한 전압이 입력되고, 게이트와 소스가 전기적으로 접속된 제 ３ 디프레션 트랜지스터와, 드레인에 전원 단자의 전압에 기초한 전압이 입력되고, 게이트가, 소정의 전압이 입력된 제 ３ 단자에 접속되고, 소스가 제 ４ 단자에 접속된 제 ４ 디프레션 트랜지스터와, 상기 제 1 단자와 상기 제 ３ 단자에 원하는 전압이 입력되고, 상기 제 1 디프레션 트랜지스터에 흐르는 전류에 기초한 전류가 상기 제 2 디프레션 트랜지스터에 흐르고, 상기 제 1 디프레션 트랜지스터에 흐르는 전류에 기초한 전류와 상기 제 ３ 디프레션 트랜지스터에 흐르는 전류에 기초한 전류의 합의 전류가 상기 제 ４ 디프레션 트랜지스터에 흐르고, 상기 제 1 단자와 상기 제 2 단자간에 발생한 전압과, 상기 제 ３ 단자와 상기 제 ４ 단자간에 발생한 전압의 전압 차이를 기초로 기준 전압을 발생시키는 기준 전압 회로로서, 상기 제 1 디프레션 트랜지스터와 상기 제 2 디프레션 트랜지스터의 임계값은 동일한 임계값으로 구성되고, 상기 제 ３ 디프레션 트랜지스터와 상기 제 ４ 디프레션 트랜지스터의 임계값은 동일한 임계값으로 구성되며, 상기 제 1 디프레션 트랜지스터와 제 ３ 디프레션 트랜지스터의 임계값이 상이한 구성으로 한 기준 전압 회로.
본 발명의 기준 전압 회로는, 기준 전압을 임계값 전압이 상이한 디프레션 트랜지스터의 임계값 차이를 기초로 발생시킴으로써, 온도 변화에 대해서 플랫한 온도 특성이 얻어지는 기준 전압 회로를 제공할 수 있다.
도 1 은, 제 1 실시형태의 기준 전압 회로를 나타내는 회로도이다.
도 2 는, 제 2 실시형태의 기준 전압 회로를 나타내는 회로도이다.
도 3 은, 종래의 기준 전압 회로를 나타내는 회로도이다.
<제 1 실시형태>
도 1 은, 제 1 실시형태의 기준 전압 회로의 회로도이다.
제 1 실시형태의 기준 전압 회로는, Nch 디프레션 트랜지스터 (101, 103, 105, 107) 와, Nch 트랜지스터 (102, 104, 106, 108, 109) 와, 전원 단자 (150) 와, 그라운드 단자 (100) 와, 제 1 단자 (110) 와, 제 2 단자 (111) 와, 제 ３ 단자 (112) 와, 제 ４ 단자 (113) 로 구성되어 있다.
다음으로, 제 1 실시형태의 기준 전압 회로의 접속에 관해서 설명한다.
Nch 디프레션 트랜지스터 (101) 는, 드레인은 전원 단자 (150) 에 접속되고, 게이트와 소스는 Nch 트랜지스터 (102) 의 게이트와 드레인과 Nch 트랜지스터 (104) 의 게이트와 Nch 트랜지스터 (l09) 의 게이트에 접속된다. Nch 트랜지스터 (102) 는, 소스는 그라운드 단자 (100) 에 접속된다. Nch 디프레션 트랜지스터 (103) 는, 드레인은 전원 단자 (150) 에 접속되고, 게이트는 제 1 단자 (110) 에 접속되고, 소스는 제 2 단자 (111) 에 접속된다. Nch 트랜지스터 (104) 는, 드레인은 제 2 단자 (111) 에 접속되고, 소스는 그라운드 단자 (100) 에 접속된다. Nch 디프레션 트랜지스터 (105) 는, 드레인은 전원 단자 (150) 에 접속되고, 게이트와 소스는 Nch 트랜지스터 (106) 의 게이트와 드레인과 Nch 트랜지스터 (108) 의 게이트에 접속된다. Nch 트랜지스터 (106) 는, 소스는 그라운드 단자 (100) 에 접속된다. Nch 디프레션 트랜지스터 (107) 는, 드레인은 전원 단자 (150) 에 접속되고, 게이트는 제 ３ 단자 (112) 에 접속되고, 소스는 제 ４ 단자 (113) 에 접속된다. Nch 트랜지스터 (108) 는, 드레인은 제 ４ 단자 (113) 에 접속되고, 소스는 그라운드 단자 (100) 에 접속된다. Nch 트랜지스터 (109) 는, 드레인은 제 ４ 단자 (113) 에 접속되고, 소스는 그라운드 단자 (100) 에 접속된다. 그리고, 제 1 단자 (110) 와 제 ３ 단자 (112) 에는 소정의 전압이 입력되는 구성이다.
다음으로, 제 1 실시형태의 기준 전압 회로의 동작에 관해서 설명한다.
Nch 디프레션 트랜지스터 (101, 103) 는 동일한 임계값으로 Vtnd1 로 설정된다. Nch 디프레션 트랜지스터 (105, 107) 는 동일한 임계값으로 Vtnd2 로 설정된다. 임계값은 Vtnd1 과 Vtnd2 는 상이한 임계값으로 설정된다. 전원 단자 (150) 에 충분히 높은 전압이 주어지면, Nch 디프레션 트랜지스터 (101, 105) 는 정전류가 흐른다. Nch 디프레션 트랜지스터 (101) 에 흐르는 정전류는, Nch 트랜지스터 (102) 에 흐름으로써, Nch 트랜지스터 (104) 에 소정의 비율로 카피된다. 이 소정의 비율로 카피된 정전류가, Nch 디프레션 트랜지스터 (103) 에 흐름으로써, Nch 디프레션 트랜지스터 (103) 의 게이트인 제 1 단자 (110) 와 Nch 디프레션 트랜지스터 (103) 의 소스인 제 2 단자 (111) 사이에, 소정의 전압이 발생한다.
또한, Nch 디프레션 트랜지스터 (101) 에 흐르는 정전류는, Nch 트랜지스터 (102) 에 흐름으로써, Nch 트랜지스터 (109) 에도 소정의 비율로 카피된다. 또, Nch 디프레션 트랜지스터 (105) 에 흐르는 정전류는, Nch 트랜지스터 (106) 에 흐름으로써, Nch 트랜지스터 (108) 에 소정의 비율로 카피된다. 이 소정의 비율로 카피된 정전류와, Nch 트랜지스터 (109) 에 소정의 비율로 카피되는 Nch 디프레션 트랜지스터 (101) 에 흐르는 정전류가 합쳐진 전류가, Nch 디프레션 트랜지스터 (107) 에 흐름으로써, Nch 디프레션 트랜지스터 (107) 의 게이트인 제 ３ 단자 (112) 와 Nch 디프레션 트랜지스터 (107) 의 소스인 제 ４ 단자 (113) 사이에, 소정의 전압이 발생한다.
그리고, 제 1 단자 (110) 와 제 2 단자 (111) 간에 발생하는 전압과, 제 ３ 단자 (112) 와 제 ４ 단자 (113) 간에 발생하는 전압의 전압 차이를 소정 배로 한 기준 전압을 발생시키는 구성이다.
여기서, 제 1 단자 (110) 와 제 2 단자 (111) 간에 발생하는 전압은, 임계값 Vtnd1 에, Nch 디프레션 트랜지스터 (101) 와 Nch 디프레션 트랜지스터 (103) 의 K 값비와, Nch 트랜지스터 (102) 와 Nch 트랜지스터 (104) 의 K 값비로 정해지는 계수를 곱셈한 값이 된다. 또, 제 ３ 단자 (112) 와 제 ４ 단자 (113) 간에 발생하는 전압은, Nch 트랜지스터 (109) 에 카피되는 전류가 미소 전류이면, 임계값 Vtnd2 에, Nch 디프레션 트랜지스터 (105) 와 Nch 디프레션 트랜지스터 (107) 의 임계값 Vtnd2 및 K 값비와, Nch 트랜지스터 (106) 와 Nch 트랜지스터 (108) 의 K 값비로 정해지는 계수를 곱셈한 값이 된다. 이 때문에, Nch 트랜지스터 (109) 에 카피되는 전류가 미소 전류이고, 임계값 Vtnd1 과 임계값 Vtnd2 에 곱셈하는 계수가 동일한 값이면, 제 1 단자 (110) 와 제 2 단자 (111) 간에 발생하는 전압과, 제 ３ 단자 (112) 와 제 ４ 단자 (113) 간에 발생하는 전압의 전압 차이는, 임계값 Vtnd1 과 임계값 Vtnd2 의 전압 차이에 계수를 곱셈한 값이 된다. 또, 임계값 Vtnd1 과 임계값 Vtnd2 의 전압 차이는, 온도에 따라 거의 변화하지 않는다.
따라서, 제 1 단자 (110) 와 제 2 단자 (111) 간에 발생하는 전압과, 제 ３ 단자 (l12) 와 제 ４ 단자 (113) 간에 발생하는 전압의 전압 차이를 소정 배로 한 기준 전압을 발생시킴으로써, 온도에 따라 그다지 변화하지 않는 기준 전압을 발생시킬 수 있는 기준 전압 회로를 구성할 수 있다. 그러나, 임계값 Vtnd1 과 임계값 Vtnd2 의 전압 차이는, 온도 상승과 함께 전압 차이가 다소이긴 하지만 상승해 버린다. 그리고 또한, 이 전압 차이의 상승량은 온도가 높아짐에 따라, 적어져 버린다. 이 온도 변화에 의한 전압 차이의 변화를 보다 줄이기 위해서, 상기 제 1 실시형태의 기준 전압 회로에서는, 임계값 Vtnd1 에 곱셈하는 상기 계수와, 임계값 Vtnd2 에 곱셈하는 상기 계수에 차이를 갖게 하고 있다. 이로써, 온도 상승과 함께, 상기 전압 차이가 상승하는 것을 방지하고 있다. 또 나아가서는, Nch 트랜지스터 (109) 를 설치하고, 이 Nch 트랜지스터에, 임계값 Vtnd1 의 Nch 디프레션 트랜지스터 (101) 의 정전류를 계수 배로 한 전류를 카피함으로써, Nch 디프레션 트랜지스터 (107) 의 게이트와 소스간에 발생하는 전압을 조정하여, 온도 상승에 의한 상기 전압 차이의 상승량 감소를 방지하고 있다.
이상 서술한 바와 같이, 상기 구성의 제 1 실시형태의 기준 전압 회로는, 2 개의 상이한 임계값의 Nch 디프레션 트랜지스터를 설치하고, 이 2 개의 Nch 디프레션 트랜지스터 임계값 차이를 이용하여, 기준 전압을 발생시키는 구성이며, 또한, 이 임계값 차이의 온도 변화를 보정하는 구성을 추가함으로써, 온도 변화에 의한 전압 변화가 매우 적은 기준 전압을 발생시킬 수 있다.
<제 2 실시형태>
도 2 는, 제 2 실시형태의 기준 전압 회로의 회로도이다.
도 1 의 제 1 실시형태와의 차이는, 드레인이 제 2 단자 (111) 에, 게이트가 Nch 트랜지스터 (106) 의 게이트와 드레인에, 소스가 그라운드 단자 (100) 에 각각 접속된 Nch 트랜지스터 (201) 를 추가한 점이다.
상기 Nch 트랜지스터 (201) 를 추가함으로써, Nch 트랜지스터 (106) 에 흐르는 Nch 디프레션 트랜지스터 (105) 의 정전류가, 소정의 비율로 추가한 Nch 트랜지스터 (201) 에 흐르고, 추가한 Nch 트랜지스터 (201) 에 흐르는 전류가, Nch 디프레션 트랜지스터 (103) 의 게이트와 소스간에 발생하는 전압을 조정할 수 있다.
따라서, 제 2 실시형태의 기준 전압 회로는, Nch 디프레션 트랜지스터 (101) 의 정전류를 계수 배로 한 전류로, Nch 디프레션 트랜지스터 (107) 의 게이트와 소스간에 발생하는 전압을 조정하는 제 1 실시형태의 기준 전압 회로의 기능에 더하여, Nch 디프레션 트랜지스터 (105) 의 정전류를 계수 배로 한 전류로, Nch 디프레션 트랜지스터 (103) 의 게이트와 소스간에 발생하는 전압을 조정하는 기능을 추가할 수 있다. 따라서, 제 2 실시형태의 기준 전압 회로는, 온도 상승에 의한 상기 전압 차이의 상승량 감소를 Nch 디프레션 트랜지스터 (103) 의 게이트와 소스간에 발생하는 전압으로도 조정할 수 있으므로, 제 1 실시형태의 기준 전압 회로보다 온도 상승에 의한 상기 전압 차이의 상승량 감소를 더욱 정확하게 보정할 수 있어, 온도 변화에 의한 전압 변화가 적은 기준 전압을 발생시킬 수 있다.
또한 본 발명은, 게이트와 소스가 접속된 임계값이 낮은 제 1 디프레션 트랜지스터에 흐르는 전류, 혹은 그 전류를 기초로 발생시킨 전류를, 동일한 임계값의 제 2 디프레션 트랜지스터에 흐르게 함으로써 제 2 디프레션 트랜지스터의 게이트와 소스간에 전압을 발생시킨다. 그리고, 게이트와 소스가 접속된 임계값이 높은 제 ３ 디프레션 트랜지스터에 흐르는 전류, 혹은 그 전류를 기초로 발생시킨 전류를, 동일한 임계값의 제 ４ 디프레션 트랜지스터에 흐르게 함으로써 제 ４ 디프레션 트랜지스터의 게이트와 소스간에 전압을 발생시킨다. 또한, 제 4 디프레션 트랜지스터에 제 1 디프레션 트랜지스터에 흐르는 전류, 혹은 그 전류를 기초로 발생시킨 전류를 흐르게 하고, 제 2 디프레션 트랜지스터에 제 ３ 디프레션 트랜지스터에 흐르는 전류, 혹은 그 전류를 기초로 발생시킨 전류를 흐르게 하고, 제 2 와 제 ４ 디프레션 트랜지스터의 게이트와 소스간에 발생하는 전압의 차이를 기초로 기준 전압을 발생시킴으로써, 온도 변화에 대해서 전압 변동이 적은 기준 전압을 얻는 것이 특징이며, 상기 구성을 실현할 수 있는 회로 구성이면, 어떠한 회로 구성이어도 된다는 것은 말할 것도 없다.

Claims (2)

  1. 드레인에 전원 단자의 전압에 기초한 전압이 입력되고, 게이트와 소스가 전기적으로 접속된 제 1 디프레션 트랜지스터와,
    드레인에 전원 단자의 전압에 기초한 전압이 입력되고, 게이트가, 소정의 전압이 입력된 제 1 단자에 접속되고, 소스가 제 2 단자에 접속된 제 2 디프레션 트랜지스터와,
    드레인에 전원 단자의 전압에 기초한 전압이 입력되고, 게이트와 소스가 전기적으로 접속된 제 ３ 디프레션 트랜지스터와,
    드레인에 전원 단자의 전압에 기초한 전압이 입력되고, 게이트가, 소정의 전압이 입력된 제 ３ 단자에 접속되고, 소스가 제 ４ 단자에 접속된 제 ４ 디프레션 트랜지스터를 구비하고,
    상기 제 1 단자와 상기 제 ３ 단자에 원하는 전압이 입력되고, 상기 제 1 디프레션 트랜지스터에 흐르는 전류를 기초로 한 전류가 상기 제 2 디프레션 트랜지스터에 흐르고,
    상기 제 1 디프레션 트랜지스터에 흐르는 전류에 기초한 전류와 상기 제 ３ 디프레션 트랜지스터에 흐르는 전류를 기초로 한 전류의 합의 전류가 상기 제 ４ 디프레션 트랜지스터에 흐르고,
    상기 제 1 단자와 상기 제 2 단자간에 발생한 전압과, 상기 제 ３ 단자와 상기 제 ４ 단자간에 발생한 전압의 전압 차이를 기초로 기준 전압을 발생시키는 기준 전압 회로로서,
    상기 제 1 디프레션 트랜지스터와 상기 제 2 디프레션 트랜지스터의 임계값은 동일한 임계값으로 구성되고, 상기 제 ３ 디프레션 트랜지스터와 상기 제 ４ 디프레션 트랜지스터의 임계값은 동일한 임계값으로 구성되며,
    상기 제 1 디프레션 트랜지스터와 제 ３ 디프레션 트랜지스터의 임계값이 상이한 것을 특징으로 하는 기준 전압 회로.
  2. 제 1 항에 있어서,
    상기 제 2 디프레션 트랜지스터는, 추가로 상기 제 ３ 디프레션 트랜지스터에 흐르는 전류를 기초로 한 전류도 흐르는 것을 특징으로 하는 기준 전압 회로.
KR1020130026010A 2012-03-13 2013-03-12 기준 전압 회로 KR102011651B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012055922A JP5967987B2 (ja) 2012-03-13 2012-03-13 基準電圧回路
JPJP-P-2012-055922 2012-03-13

Publications (2)

Publication Number Publication Date
KR20130105438A true KR20130105438A (ko) 2013-09-25
KR102011651B1 KR102011651B1 (ko) 2019-08-19

Family

ID=49134705

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130026010A KR102011651B1 (ko) 2012-03-13 2013-03-12 기준 전압 회로

Country Status (5)

Country Link
US (1) US8884602B2 (ko)
JP (1) JP5967987B2 (ko)
KR (1) KR102011651B1 (ko)
CN (1) CN103309388B (ko)
TW (1) TWI569125B (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107936121B (zh) 2011-05-16 2022-01-14 埃泰美德(香港)有限公司 多特异性fab融合蛋白及其使用方法
CN109476756B (zh) 2016-03-15 2022-05-31 埃泰美德(香港)有限公司 一种多特异性Fab融合蛋白及其用途

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH064160A (ja) * 1992-06-19 1994-01-14 Ricoh Co Ltd Ｍｏｓｆｅｔ定電流源発生回路
JP2002006968A (ja) * 2000-06-23 2002-01-11 Ricoh Co Ltd 基準電圧発生回路及び電源装置
JP2007024667A (ja) 2005-07-15 2007-02-01 Ricoh Co Ltd 温度検出回路およびそれを用いた発振周波数補正装置
JP2007094800A (ja) * 2005-09-29 2007-04-12 New Japan Radio Co Ltd 基準電圧発生回路
KR20110010548A (ko) * 2009-07-24 2011-02-01 세이코 인스트루 가부시키가이샤 기준 전압 회로 및 전자 기기

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54132753A (en) * 1978-04-05 1979-10-16 Hitachi Ltd Referential voltage generator and its application
DE3108726A1 (de) * 1981-03-07 1982-09-16 Deutsche Itt Industries Gmbh, 7800 Freiburg Monolithisch integrierte referenzspannungsquelle
IT1298560B1 (it) * 1998-02-05 2000-01-12 Sgs Thomson Microelectronics Generatore di corrente molto stabile in temperatura
US6552603B2 (en) * 2000-06-23 2003-04-22 Ricoh Company Ltd. Voltage reference generation circuit and power source incorporating such circuit
US7215187B2 (en) * 2004-07-23 2007-05-08 The Hong Kong University Of Science And Technology Symmetrically matched voltage mirror and applications therefor
JP2006242894A (ja) * 2005-03-07 2006-09-14 Ricoh Co Ltd 温度検出回路
JP4716887B2 (ja) * 2006-02-09 2011-07-06 株式会社リコー 定電流回路
JP4761458B2 (ja) * 2006-03-27 2011-08-31 セイコーインスツル株式会社 カスコード回路および半導体装置
CN101308394A (zh) * 2008-06-27 2008-11-19 东南大学 耗尽型mos管稳定电压源电路
CN102193572A (zh) * 2010-03-11 2011-09-21 株式会社理光 基准电压产生电路
JP5884234B2 (ja) * 2011-03-25 2016-03-15 エスアイアイ・セミコンダクタ株式会社 基準電圧回路

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH064160A (ja) * 1992-06-19 1994-01-14 Ricoh Co Ltd Ｍｏｓｆｅｔ定電流源発生回路
JP2002006968A (ja) * 2000-06-23 2002-01-11 Ricoh Co Ltd 基準電圧発生回路及び電源装置
JP2007024667A (ja) 2005-07-15 2007-02-01 Ricoh Co Ltd 温度検出回路およびそれを用いた発振周波数補正装置
JP2007094800A (ja) * 2005-09-29 2007-04-12 New Japan Radio Co Ltd 基準電圧発生回路
KR20110010548A (ko) * 2009-07-24 2011-02-01 세이코 인스트루 가부시키가이샤 기준 전압 회로 및 전자 기기

Also Published As

Publication number Publication date
KR102011651B1 (ko) 2019-08-19
US20130241525A1 (en) 2013-09-19
TWI569125B (zh) 2017-02-01
TW201409198A (zh) 2014-03-01
CN103309388A (zh) 2013-09-18
CN103309388B (zh) 2016-01-13
JP5967987B2 (ja) 2016-08-10
JP2013190933A (ja) 2013-09-26
US8884602B2 (en) 2014-11-11

Similar Documents

Publication Publication Date Title
KR101689897B1 (ko) 볼티지 레귤레이터
KR20130047658A (ko) 정전류 회로 및 기준 전압 회로
US8476967B2 (en) Constant current circuit and reference voltage circuit
JP2015061294A (ja) カスコード増幅器
TWI819007B (zh) 電壓調節器
KR102483031B1 (ko) 전류 생성 회로
US9785179B2 (en) Generating a current with inverse supply voltage proportionality
KR20150039696A (ko) 전압 레귤레이터
KR102011651B1 (ko) 기준 전압 회로
US9523995B2 (en) Reference voltage circuit
KR101952961B1 (ko) 기준 전압 회로
JP2013054535A (ja) 定電圧発生回路
JP2017093126A (ja) 過熱検出回路、過熱保護回路、及び半導体装置
CN105988499B (zh) 电源侧电压调节器
JP5669634B2 (ja) 定電流回路
JP5356189B2 (ja) 増幅回路
JP2017168996A (ja) バイアス回路、ａｂ級アンプ及びバイアス電圧生成方法
US20100321093A1 (en) Reference voltage output circuit
JP2009071690A (ja) プッシュプル増幅器
JP2015159487A (ja) 差動入力装置及び無帰還アンプ

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant