CN110941305B - 恒流电路 - Google Patents
恒流电路 Download PDFInfo
- Publication number
- CN110941305B CN110941305B CN201910891265.8A CN201910891265A CN110941305B CN 110941305 B CN110941305 B CN 110941305B CN 201910891265 A CN201910891265 A CN 201910891265A CN 110941305 B CN110941305 B CN 110941305B
- Authority
- CN
- China
- Prior art keywords
- circuit
- constant current
- voltage
- power supply
- clamp
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000001514 detection method Methods 0.000 claims abstract description 52
- 230000004913 activation Effects 0.000 claims description 10
- 239000003990 capacitor Substances 0.000 claims description 9
- 238000010586 diagram Methods 0.000 description 8
- 230000000694 effects Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000007599 discharging Methods 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
- G05F3/242—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/26—Current mirrors
- G05F3/262—Current mirrors using field-effect transistors only
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/26—Current mirrors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/34—DC amplifiers in which all stages are DC-coupled
- H03F3/343—DC amplifiers in which all stages are DC-coupled with semiconductor devices only
- H03F3/345—DC amplifiers in which all stages are DC-coupled with semiconductor devices only with field-effect devices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/91—Indexing scheme relating to amplifiers the amplifier has a current mode topology
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Nonlinear Science (AREA)
- Power Engineering (AREA)
- Control Of Electrical Variables (AREA)
Abstract
本发明涉及恒流电路。提供即使在电源电压较高的情况下也不会在启动时流动过大的电流的恒流电路。其特征在于，具备恒流产生电路、检测恒流产生电路的启动的启动检测电路、以及向恒流产生电路输出启动电压的钳位电路，钳位电路输出的启动电压是比构成恒流产生电路的电流镜电路的晶体管工作时的栅极电压高的、栅极电压的附近的电压。
Description
技术领域
本发明涉及恒流电路。
背景技术
作为电子电路的低消耗化技术，已知有通过在未使用时使电路为休眠状态来削减功耗的间歇工作技术。寻求恒流电路在间歇工作中在短时间内稳定地启动。
图5是具备启动电路的以往的恒流电路的一个例子即恒流电路500的电路图。恒流电路500具备恒流电路部510和启动电路部520。
在恒流电路500中，恒流电路部510当节点A的电压较低时不启动，因此，恒流电路500具备启动电路部520。启动电路部520当节点A的电压较低时使NMOS晶体管521导通，从PMOS晶体管511抽出启动电流，由此，使恒流电路部510启动（例如，参照专利文献1）。
现有技术文献
专利文献
专利文献1：日本特开2011-118532号公报。
发明要解决的课题
PMOS晶体管511的栅极・源极间电压依赖于电源电压而发生变化。因此，在以往的具备启动电路的恒流电路500中电源电压较高的情况下，从PMOS晶体管511向NMOS晶体管521流动过大的启动电流。
发明内容
本发明的目的在于提供即使在电源电压较高的情况下也不会在启动时流动过大的电流的恒流电路。
用于解决课题的方案
本发明的一个方式的恒流电路的特征在于，具备：
恒流产生电路，具备连接于接地端子的电阻、连接于所述接地端子和所述电阻的第一电流镜电路、及连接于电源端子与所述第一电流镜电路之间的第二电流镜电路；
启动检测电路，检测所述恒流产生电路的启动而输出检测信号；
钳位电路，向所述恒流产生电路输出启动电压；以及
电源检测电路，当检测到在所述电源端子接通电源电压时启动所述钳位电路，当接收到所述启动检测电路的检测信号时停止所述钳位电路，
所述钳位电路输出的所述启动电压是比所述恒流产生电路工作时的构成所述第一电流镜电路的晶体管的栅极电压高的、所述栅极电压的附近的电压。
发明效果
根据本发明的恒流电路，使用由钳位电路30产生的钳位电压来启动恒流产生电路10，因此，即使在电源电压较高的情况下，也能够防止在启动时流动过大的电流。
附图说明
图1是示出本发明的实施方式的恒流电路的结构例的框图。
图2是示出本实施方式的恒流电路的第1例的电路图。
图3是示出图2的恒流电路的工作的时间图。
图4是示出本实施方式的恒流电路的第2例的电路图。
图5是示出以往的恒流电路的电路图。
具体实施方式
图1是示出本发明的实施方式的恒流电路100的结构例的框图。恒流电路100具备恒流产生电路10、启动检测电路20、钳位（clamp）电路30和电源检测电路40。
恒流产生电路10具备：构成第一电流镜电路的NMOS晶体管11、16、构成第二电流镜电路的PMOS晶体管12、13以及电阻14。启动检测电路20具备PMOS晶体管21和NMOS晶体管22来构成恒流变换器（constant current inverter）。钳位电路30具备电压源31和开关装置32。
在恒流产生电路10中，在NMOS晶体管11、16的栅极连接有钳位电路30的输出端子O30。在启动检测电路20中，在PMOS晶体管21的栅极连接有PMOS晶体管13的栅极，在NMOS晶体管22的栅极连接有NMOS晶体管11的栅极。在电源检测电路40中，在输入端子连接有启动检测电路20的输出端子O20。在钳位电路30中，电压源31经由开关装置32被连接于钳位电路30的输出端子O30，电源检测电路40的输出端子O40被连接于开关装置32的控制端子。
当在电源被接通的稍后而恒流产生电路10未启动时，在启动检测电路20中，PMOS晶体管21和NMOS晶体管22均截止，因此，输出端子O20为高阻抗（high impedance）。电源检测电路40在电源电压被输入而启动检测电路20的输出端子O20为高阻抗时判断为恒流产生电路10未启动，从电源检测电路40的输出端子O40输出启动信号。钳位电路30当从电源检测电路40的输出端子O40接收到启动信号时使开关装置32接通而输出电压源31的电压。在此，电压源31的电压被设定为比恒流产生电路10通常工作时的NMOS晶体管11、16的栅极电压（以下，作为“通常栅极电压”）高、且低到恒流产生电路10的启动电流不会过大的程度的电压即比恒流产生电路10的启动电流为过大的最小电压低的电压。在该实施例中，电压源31的电压尽可能低是优选的，因此，被设定为比NMOS晶体管11、16的通常栅极电压高的、通常栅极电压的附近的电压。
恒流产生电路10通过被向NMOS晶体管11、16的栅极施加钳位电路30的电压源31的电压来产生启动电流而进行启动。启动检测电路20感测到恒流产生电路10启动，例如NMOS晶体管22导通而输出低（Low）电平的检测信号。电源检测电路40当从启动检测电路20接收到检测信号时停止启动信号的输出，使钳位电路30的工作停止。
如以上说明的那样，在本实施方式的恒流电路100中，钳位电路30向NMOS晶体管11、16的栅极施加上述的电压来启动恒流产生电路10，因此，本实施方式的恒流电路100能够在不流动过剩的启动电流的情况下迅速地启动。
此外，启动检测电路20由没有电源电压依赖性的恒流变换器构成，因此，还具有能够在不依赖电源电压的情况下检测恒流产生电路10的启动这样的效果。
图2是示出恒流电路100的第1例即恒流电路100a的结构例的电路图。示出了在恒流电路100a中具备使能端子EN而能够根据来自外部的使能信号VEN来进行间歇工作的电路例。
在恒流产生电路10中，在NMOS晶体管11、16的栅极与接地端子2之间还具备开关15b，在PMOS晶体管12、13的栅极与电源端子1之间还具备开关15a。开关15a和开关15b的控制端子被连接于使能端子EN。
钳位电路30具备：二极管结线后的耗尽型的PMOS晶体管31a、NMOS晶体管31b和NMOS晶体管31c、以及NMOS晶体管31d来作为电压源31。此外，钳位电路30具备开关32a、32b和32c以及NOT电路32d来作为开关装置32。开关32a和32b的控制端子连接有电源检测电路40a的输出端子O40。开关32c的控制端子经由NOT电路32d连接有电源检测电路40a的输出端子O40。
电源检测电路40a具备作为逻辑电路的NAND电路41、电容器42和开关43。在NAND电路41中，在一个输入端子连接有使能端子EN，在另一个输入端子连接有启动检测电路20的输出端子O20，在输出端子连接有电源检测电路40a的输出端子O40。电容器42和开关43被并联连接于电源端子1与NAND电路41的另一个输入端子之间。
在此，开关15a、15b、32a、32b、32c、43被构成为在控制信号为低电平时接通而在控制信号为高（High）电平时关断。
接着，对恒流电路100a的工作进行说明。图3是示出恒流电路100a的工作的时间图。
在时刻t1之前，使能信号VEN为低电平，因此，开关15a、15b接通，因此，恒流产生电路10停止工作。此外，启动检测电路20中的PMOS晶体管21和NMOS晶体管22截止，另一方面，开关43接通，因此，启动检测电路20的输出端子O20的电压（以下，作为“输出电压VO20”）为高电平。在电源检测电路40a中，向NAND电路41输入了输出电压VO20的高电平和使能信号VEN的低电平，因此，电源检测电路40a的输出端子O40的电压（以下，作为“输出电压VO40”）为高电平。
向钳位电路30输入了高电平的输出电压VO40，因此，开关32a、32b关断，开关32c接通。由于开关32a、32b关断并且开关32c接通，所以，钳位电路30停止工作，钳位电路30的输出端子O30为高阻抗。
当在时刻t1使能信号VEN为高电平时，开关15a、15b关断，但是，当恒流产生电路10未启动时PMOS晶体管21和NMOS晶体管22截止。开关43关断，但是，NAND电路41的输入端子的电压被电容器42维持为高电平。NAND电路41被输入输出电压VO20的高电平和使能信号VEN的高电平，因此，电源检测电路40a的输出电压VO40为低电平。
因此，在钳位电路30中，开关32a、32b接通并且开关32c关断，因此，钳位电路30开始工作。在开关32a、32b接通并且开关32c关断的开关状态下，耗尽型的PMOS晶体管31a的电流在NMOS晶体管31b和NMOS晶体管31c中流动。此外，在NMOS晶体管31b的栅极产生电压。钳位电路30基于在NMOS晶体管31b的栅极产生的电压而从NMOS晶体管31d的源极经由输出端子O30输出用于恒流产生电路10进行启动的电压。
当将NMOS晶体管31b、NMOS晶体管31c、NMOS晶体管31d的各自的栅极・源极间电压设为VGS31b、VGS31c、VGS31d时，输出端子O30的电压（以下，作为“输出电压VO30”）由以下的式子表示。
在此，通过调整电压VGS31b、VGS31c、VGS31d，从而将钳位电路30的输出电压VO30设定为比NMOS晶体管16和11的通常栅极电压高的电压且设定为通常栅极电压的附近的电压。通过像这样做，从而恒流产生电路10的启动电流产生在稳定时的电流的电流值的附近，因此，恒流电路100a能够在不流动过剩的启动电流的情况下迅速地启动。换言之，当将NMOS晶体管16和11的通常栅极电压设为V1并且将产生过剩的启动电流的最小电压设为V2时，设定的输出电压VO30是满足V1＜VO30＜V2的电压。NMOS晶体管16和11的通常栅极电压的附近的电压的范围是V1＜VO30＜V2的范围之中的、取与V2相比更靠近V1的电压的范围。
当在时刻t2恒流产生电路10启动时，启动检测电路20由于NMOS晶体管16和11的栅极电压的上升而感测到其启动。然后，由PMOS晶体管21和NMOS晶体管22构成的恒流变换器使输出电压VO20转变为低电平。NAND电路41被输入电压VO20的低电平，因此，输出电压为高电平，钳位电路30停止工作。然后，恒流电路100a完成启动工作。
如以上说明的那样，在恒流电路100a中，钳位电路30向NMOS晶体管16和11的栅极施加上述的电压来启动恒流产生电路10，因此，恒流电路100a能够在不流动过剩的启动电流的情况下迅速地启动。
图4是示出恒流电路100的第2例即恒流电路100b的结构例的电路图。恒流电路100b的电源检测电路40b在恒流电路100a的电源检测电路40a中还具备构成第三电流镜电路的PMOS晶体管44、45和构成第四电流镜电路的NMOS晶体管46、47。再有，恒流电路100b的其他的电路结构与恒流电路100a相同，因此，对相同的结构要素标注相同的附图标记，并省略其说明。
在启动检测电路20使输出电压VO20为低电平时，恒流变换器使电容器42的电荷放电，因此，在从高电平反转为低电平需要时间。即，在NAND电路41中，由于在输入端子的电压反转需要时间，所以在此期间产生贯通电流。因此，电源检测电路40b具备使NAND电路41的工作电流为电容器42的放电电流的第三电流镜电路和第四电流镜电路。
当在使电容器42的电荷放电时在NAND电路41中产生贯通电流时，第三电流镜电路和第四电流镜电路通过该贯通电流而使电容器42的电荷放电。因此，在启动检测电路20检测到恒流产生电路10的启动时，能够使启动检测电路20的输出电压VO20急速地反转为低电平。
以上，对本发明的实施方式进行了说明，但是，本发明不限定于上述实施方式，能够在不偏离本发明的主旨的范围内进行各种变更。
例如，电压源31只要输出比NMOS晶体管11和16的通常栅极电压高且通常栅极电压的附近的电压即可，不限定于图示的电路。此外，启动检测电路20只要是能够检测到恒流产生电路10启动的电路即可，不限定于图示的恒流变换器。此外，在恒流电路的具体例中，使用具备使能端子EN的例子进行了说明，但是，不限定于此。电源检测电路40也可以是在不依赖使能信号的情况下检测电源启动来启动钳位电路30的电路。此外，逻辑电路不限定于上述电路。
附图标记的说明
10 恒流产生电路
20 启动检测电路
30 钳位电路
31 电压源
40、40a、40b 电源检测电路
EN 使能端子。
Claims (1)
1.一种恒流电路，其特征在于，具备：
恒流产生电路，具备连接于接地端子的电阻、连接于所述接地端子和所述电阻的第一电流镜电路、及连接于电源端子与所述第一电流镜电路之间的第二电流镜电路；
启动检测电路，检测所述恒流产生电路的启动而输出检测信号；
钳位电路，向所述恒流产生电路输出启动电压；以及
电源检测电路，当检测到在所述电源端子接通电源电压时启动所述钳位电路，当接收到所述启动检测电路的检测信号时停止所述钳位电路，
所述钳位电路输出的所述启动电压是比所述恒流产生电路工作时的构成所述第一电流镜电路的晶体管的栅极电压高的、所述栅极电压的附近的电压，
所述启动检测电路由恒流变换器构成，
所述电源检测电路具备：
逻辑电路，接收所述恒流变换器的所述检测信号；
电容器，被设置在所述电源端子与所述恒流变换器的输出端子之间；以及
电流镜电路，使所述逻辑电路在反转输出信号时产生的贯通电流在所述电容器中流动。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2018177359A JP6998850B2 (ja) | 2018-09-21 | 2018-09-21 | 定電流回路 |
| JP2018-177359 | 2018-09-21 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110941305A CN110941305A (zh) | 2020-03-31 |
| CN110941305B true CN110941305B (zh) | 2022-11-15 |
Family
ID=69884497
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910891265.8A Active CN110941305B (zh) | 2018-09-21 | 2019-09-20 | 恒流电路 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US10969815B2 (zh) |
| JP (1) | JP6998850B2 (zh) |
| KR (1) | KR20200034604A (zh) |
| CN (1) | CN110941305B (zh) |
| TW (1) | TW202013117A (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113473671B (zh) * | 2021-07-28 | 2022-09-23 | 上海晶丰明源半导体股份有限公司 | 用于恒流型驱动电路的控制电路及恒流型驱动电路 |
| CN115268547B (zh) * | 2022-08-09 | 2023-11-07 | 骏盈半导体(上海)有限公司 | 带隙基准电路 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006352193A (ja) * | 2005-06-13 | 2006-12-28 | Seiko Instruments Inc | 差動増幅器 |
| CN101226412A (zh) * | 2007-01-18 | 2008-07-23 | 株式会社理光 | 恒流电路及使用恒流电路的发光二极管驱动装置 |
| CN102096430A (zh) * | 2009-12-01 | 2011-06-15 | 精工电子有限公司 | 恒流电路 |
| CN102478877A (zh) * | 2010-11-24 | 2012-05-30 | 精工电子有限公司 | 恒流电路以及基准电压电路 |
| CN107294369A (zh) * | 2017-07-12 | 2017-10-24 | 电子科技大学 | 一种应用于升压变换器的恒流启动电路 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07106869A (ja) * | 1993-09-30 | 1995-04-21 | Nec Corp | 定電流回路 |
| JP4077242B2 (ja) * | 2002-05-17 | 2008-04-16 | 新日本無線株式会社 | 定電圧定電流制御回路 |
| JP4256338B2 (ja) * | 2004-12-28 | 2009-04-22 | 東光株式会社 | 定電流源回路 |
| TWI307002B (en) * | 2005-12-15 | 2009-03-01 | Realtek Semiconductor Corp | Bandgap voltage generating circuit and relevant device using the same |
| US7554313B1 (en) * | 2006-02-09 | 2009-06-30 | National Semiconductor Corporation | Apparatus and method for start-up circuit without a start-up resistor |
| JP2008197994A (ja) * | 2007-02-14 | 2008-08-28 | Oki Electric Ind Co Ltd | 起動回路 |
| US8339117B2 (en) * | 2007-07-24 | 2012-12-25 | Freescale Semiconductor, Inc. | Start-up circuit element for a controlled electrical supply |
| TW201025812A (en) * | 2008-12-25 | 2010-07-01 | Advanced Analog Technology Inc | DC-DC converter providing soft-start function |
| EP2450768B1 (en) * | 2010-09-20 | 2013-11-13 | Dialog Semiconductor GmbH | Startup circuit for self-supplied voltage regulator |
| JP5762205B2 (ja) * | 2011-08-04 | 2015-08-12 | ラピスセミコンダクタ株式会社 | 半導体集積回路 |
| JP2013097551A (ja) * | 2011-10-31 | 2013-05-20 | Seiko Instruments Inc | 定電流回路及び基準電圧回路 |
| CN105246207B (zh) * | 2015-10-30 | 2018-03-20 | 上海晶丰明源半导体股份有限公司 | 芯片的启动电路、led驱动器、led驱动电路及芯片的启动方法 |
| JP6837899B2 (ja) * | 2017-04-13 | 2021-03-03 | エイブリック株式会社 | 充放電制御回路およびバッテリ装置 |
| JP6892357B2 (ja) * | 2017-08-31 | 2021-06-23 | エイブリック株式会社 | スイッチングレギュレータ |
| JP7097749B2 (ja) * | 2018-06-05 | 2022-07-08 | エイブリック株式会社 | レベルシフト回路 |
-
2018
- 2018-09-21 JP JP2018177359A patent/JP6998850B2/ja active Active
-
2019
- 2019-08-22 TW TW108129991A patent/TW202013117A/zh unknown
- 2019-09-09 KR KR1020190111283A patent/KR20200034604A/ko unknown
- 2019-09-16 US US16/572,225 patent/US10969815B2/en active Active
- 2019-09-20 CN CN201910891265.8A patent/CN110941305B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006352193A (ja) * | 2005-06-13 | 2006-12-28 | Seiko Instruments Inc | 差動増幅器 |
| CN101226412A (zh) * | 2007-01-18 | 2008-07-23 | 株式会社理光 | 恒流电路及使用恒流电路的发光二极管驱动装置 |
| CN102096430A (zh) * | 2009-12-01 | 2011-06-15 | 精工电子有限公司 | 恒流电路 |
| CN102478877A (zh) * | 2010-11-24 | 2012-05-30 | 精工电子有限公司 | 恒流电路以及基准电压电路 |
| CN107294369A (zh) * | 2017-07-12 | 2017-10-24 | 电子科技大学 | 一种应用于升压变换器的恒流启动电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW202013117A (zh) | 2020-04-01 |
| JP2020047193A (ja) | 2020-03-26 |
| KR20200034604A (ko) | 2020-03-31 |
| US10969815B2 (en) | 2021-04-06 |
| JP6998850B2 (ja) | 2022-01-18 |
| US20200097035A1 (en) | 2020-03-26 |
| CN110941305A (zh) | 2020-03-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6914461B2 (en) | Power-on reset circuits including first and second signal generators and related methods | |
| KR100908550B1 (ko) | 파워 온 리셋 회로 | |
| US7453295B2 (en) | Low-voltage detection reset circuit | |
| US8373501B2 (en) | Reference voltage circuit | |
| JPH1168538A (ja) | 起動回路及び半導体集積回路装置 | |
| CN110941305B (zh) | 恒流电路 | |
| KR20000000932A (ko) | 기준전압 발생기의 스타트 업 회로 | |
| JP2008283850A (ja) | 電源回路及び電源制御方法 | |
| KR970003191A (ko) | 반도체 메모리 장치의 기준전압 발생회로 | |
| US6822884B1 (en) | Pulse width modulated charge pump | |
| US20160291626A1 (en) | Semiconductor device and method of controlling thereof | |
| JP6543133B2 (ja) | 電力供給装置及びその制御方法 | |
| KR20100009779A (ko) | 반도체 장치의 출력구동장치 | |
| US8872555B2 (en) | Power-on reset circuit | |
| KR960019311A (ko) | 양/음 고전압 발생 전원의 출력전위 리셋회로 | |
| JP2020031449A (ja) | 負荷駆動回路 | |
| JP2010206382A (ja) | 電源シーケンス回路 | |
| KR100642402B1 (ko) | 반도체 장치의 초기화 신호 발생회로 | |
| JP2002271185A (ja) | パワーオンリセット回路 | |
| US20100295835A1 (en) | Voltage Boosting Circuit and Display Device Including the Same | |
| JP4007250B2 (ja) | パワーオンリセット回路装置 | |
| KR100715601B1 (ko) | 파워온 리셋 회로 | |
| JP2005253106A (ja) | パワーオン・リセット回路 | |
| JP5482419B2 (ja) | レギュレータ用半導体集積回路 | |
| US6906545B1 (en) | Voltage measurement device tolerant of undershooting or overshooting input voltage of pad |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP02 | Change in the address of a patent holder | ||
| CP02 | Change in the address of a patent holder |
Address after: Nagano Patentee after: ABLIC Inc. Address before: Chiba County, Japan Patentee before: ABLIC Inc. |