KR970003191A - 반도체 메모리 장치의 기준전압 발생회로 - Google Patents

반도체 메모리 장치의 기준전압 발생회로 Download PDF

Info

Publication number
KR970003191A
KR970003191A KR1019950017364A KR19950017364A KR970003191A KR 970003191 A KR970003191 A KR 970003191A KR 1019950017364 A KR1019950017364 A KR 1019950017364A KR 19950017364 A KR19950017364 A KR 19950017364A KR 970003191 A KR970003191 A KR 970003191A
Authority
KR
South Korea
Prior art keywords
pull
voltage
control
power supply
output
Prior art date
Application number
KR1019950017364A
Other languages
English (en)
Other versions
KR0142970B1 (ko
Inventor
이규찬
심재훈
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019950017364A priority Critical patent/KR0142970B1/ko
Priority to JP16308096A priority patent/JP3792788B2/ja
Priority to US08/671,145 priority patent/US5703475A/en
Publication of KR970003191A publication Critical patent/KR970003191A/ko
Application granted granted Critical
Publication of KR0142970B1 publication Critical patent/KR0142970B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
    • G05F3/242—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/143—Detection of memory cassette insertion or removal; Continuity checks of supply or ground lines; Detection of supply variations, interruptions or levels ; Switching between alternative supplies

Abstract

반도체 장치에 동작전원전압을 초기에 공급시 고속으로 소망하는 레벨의 전압을 출력하고 대기모드의 전류소모를 최대로억제하는 기준전압 발생회로에 관한 것이다. 본 발명에 따른 반도체 장치의 기준전압 발생회로는 전원전압과 기준전압의사이에 접속된 전압분배 및 바이어스단과 상기 두 전압을 입력하며 상기 전압분배 및 바이어스단의 출력에 의한 푸시풀동작에 의해 전압전압을 소정 레벨의 전압으로 유지하여 출력하는 푸시풀 출력단과, 상기 전원전압과 상기 푸시풀 출력단의 사이에 접속되어 풀업제어신호의 입력에 응답하여 상기 출력단의 전압레벨을 상기 전원전압의 레벨로 풀업하는 풀업수단과, 상기 출력단과 상기 풀업수단의 제어단자에 접속되며 상기 전원전압의 투입에 응답하여 상기 풀업제어수단으로 풀업제어신호를 공급하고 상기 출력단의 전압 레벨이 미리 설정된 풀업제어전압에 도달할 때 응답하여 상기 풀업제어신호의공급을 차단하는 제어수단으로 구성된다. 상기와 같이 구성된 기준전압 발생회로는 전원전압 투입시에 기준전압의 레벨을고속으로 소망한는 레벨까지 상승시키어 안정화시킨다.

Description

반도체 메모리 장치의 기준전압 발생회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명에 따른 반도체 메모리 장치의 기준전압 발생회로도, 제5도는 본 발명에 따른 승압회로도로서, 이는 제3도의 제어회로에 승압전압 Vcch을 공급하기 위한 것이다.

Claims (9)

  1. 제1전원전압과 제2전원전압의 사이에 접속된 전압분배 및 바이어스단과 상기 두 전압을 입력하며 상기 전압분배 및 바이어스단의 출력에 의한 푸시풀 동작에 의해 상기 전압전압을 소정 레벨의 전압으로 유지하여 출력하는 푸시풀 출력단으로 구성된 제1기준전압 발생수단과, 상기 전원전압의 입력에 응답하여 승압전압을 발생하는 승압수단을 구비한 반도체 장치의 기준전압 발생회로에 있어서, 상기 제1전원전압과 상기 푸시풀 출력단의 사이에 접속되어 풀업제어신호의 입력에 응답하여 상기 푸시풀 출력단의 전압 레벨을 상기 전원전압의 레벨로 풀업하는 풀업수단과, 상기 푸시풀 출력단과 상기 풀업수단의 제어단자에 접속되며 상기 전원전압의 투입에 응답하여 상기 풀업제어수단으로 풀업제어신호를 공급하고 상기 출력단의 전압 레벨이 미리 설정된 풀업제어전압에 도달할 때 응답하여 상기 풀업제어신호의 공급 차단하는 제어수단으로 구성함으로 특징으로하는 반도체 장치의 기준전압 발생회로.
  2. 제1항에 있어서, 상기 제어수단은, 상기 전원전압의 입력에 응답하여 미리 설정된 풀업제어전압을 발생하는 제어전압발생수단과, 상기 발생된 풀업제어전압과 상기 푸시풀 출력단의 출력전압을 비교하여 기준전압의 출력레벨을검출하는 검출수단과, 상기 전원전압의 입력에 응답하여 상기 풀업제어신호를 상기 풀업수단으로 공급하고 상기 검출수단의 출력에 응답하여 상기 풀업제어신호를 차단하는 풀업제어수단으로 구성함을 특징으로 하는 반도체 장치의 기준전압 발생회로.
  3. 제2항에 있어서, 상기 풀업수단은, 소오스와 드레인이 상기 전원전압과 상기 푸시풀 출력단에 접속되며 풀업제어신호를 게이트로 입력하며 동작은 피모오스 트랜지스터임을 특징으로 하는 반도체 장치의 기준전압 발생회로.
  4. 제2항 또는 제3항에 있어서, 상기 풀업제어수단은, 상기 전원전압의 투입과 동시에 리세트되어 상기 풀업수단으로 풀업제어신호를 공급하고 상기 승압수단으로부터의 승압전압의 출력에 응답하여 인에이블신호를 발생하며 상기레벨검출신호의 입력에 세트되어 상기 풀업제어신호를 차단하는 풀립플롭임을 특징으로 하는 반도체 장치의 기준전압 발생회로.
  5. 제4항에 있어서, 상기 제어전압 발생수단은, 상기 기준전압에 소오스가 접속되어 상기 인에이블신호에 응답하여 스위칭되는 엔모오스 트랜지스터와, 상기 엔모오스 트랜지스터의 드레인과 상기 전원전압의 사이에 두개의 저항이직렬 접속되며 상기 엔모오스 트랜지스터의 스위칭에 응답하여 상기 직렬 접속 노드로부터 풀업제어전압을 발생함을 특징으로 하는 반도체 장치의 기준전압 발생회로.
  6. 제4항에 있어서, 상기 검출수단은, 상기 인에이블신호에 응답하여 풀업제어전압 발생수단으로부터 발생된 풀업제어전압과 상기 제1기준전압 발생수단의 출력노드의 전압을 비교하여 상기 출력노드의 전압이 상기 풀업제어전압보다 더 높을 때 레벨검출신호를 발생하는 비교기임을 특징으로 하는 반도체 장치의 기준전압 발생회로.
  7. 제5항에 있어서, 상기 두개의 저항은 서로 다른 채널을 갖는 모오스 트랜지스터임을 특징으로 하는 반도체장치의 기준전압 발생회로.
  8. 제6항에 있어서, 기준전압과 상기 비교기의 싱크전류 단자 사이에 소오스와 드레인이 접속되며, 상기 인에이블신호가 게이트로 입력시에 스위칭되어 상기 비교기를 활성화시키는 엔모오스 트랜지스터가 더 포함됨을 특징으로 하는 반도체 장치의 기준전압 발생회로.
  9. 반도체 장치의 기준전압 발생회로에 있어서, 전원전압과 기준전압의 사이에 접속된 전압분배 및 바이어스단과 상기 두전압을 입력하며 상기 전압분배 및 바이어스단의 출력에 의한 푸시풀 동작에 의해 상기 전압전압을 소정 레벨의 전압으로 유지하여 출력하는 푸시풀 출력단과, 상기 전원전압과 상기 푸시풀 출력단의 사이에 접속되어 구동제어신호의 입력에 상기 출력단의 전압 레벨을 상기 전원전압의 레벨로 풀업하는 풀업 트랜지스터와, 상기 전원전압의 레벨이천이되는 구간을 동안 상기 풀업트랜지스터를 구동하는 풀업트랜지스터 구동수단으로 구성함을 특징으로 하는 반도체 장치의 기준전압 발생회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950017364A 1995-06-24 1995-06-24 반도체 메모리 장치의 기준전압 발생회로 KR0142970B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019950017364A KR0142970B1 (ko) 1995-06-24 1995-06-24 반도체 메모리 장치의 기준전압 발생회로
JP16308096A JP3792788B2 (ja) 1995-06-24 1996-06-24 半導体メモリ装置の定電圧発生回路
US08/671,145 US5703475A (en) 1995-06-24 1996-06-24 Reference voltage generator with fast start-up and low stand-by power

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950017364A KR0142970B1 (ko) 1995-06-24 1995-06-24 반도체 메모리 장치의 기준전압 발생회로

Publications (2)

Publication Number Publication Date
KR970003191A true KR970003191A (ko) 1997-01-28
KR0142970B1 KR0142970B1 (ko) 1998-08-17

Family

ID=19418235

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950017364A KR0142970B1 (ko) 1995-06-24 1995-06-24 반도체 메모리 장치의 기준전압 발생회로

Country Status (3)

Country Link
US (1) US5703475A (ko)
JP (1) JP3792788B2 (ko)
KR (1) KR0142970B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100359854B1 (ko) * 2000-09-05 2002-11-07 주식회사 하이닉스반도체 센스 앰프
KR100462512B1 (ko) * 2001-06-26 2004-12-17 산요덴키가부시키가이샤 기준 전위 발생 회로

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
USRE40552E1 (en) 1990-04-06 2008-10-28 Mosaid Technologies, Inc. Dynamic random access memory using imperfect isolating transistors
JP3626521B2 (ja) * 1994-02-28 2005-03-09 三菱電機株式会社 基準電位発生回路、電位検出回路および半導体集積回路装置
US5796673A (en) 1994-10-06 1998-08-18 Mosaid Technologies Incorporated Delay locked loop implementation in a synchronous dynamic random access memory
EP0840193B1 (en) * 1996-11-04 2002-05-02 STMicroelectronics S.r.l. Band-gap reference voltage generator
US5936447A (en) * 1997-01-02 1999-08-10 Texas Instruments Incorporated Power-up input bias circuit and method
JP3022815B2 (ja) * 1997-07-24 2000-03-21 日本電気アイシーマイコンシステム株式会社 中間電位生成回路
US5959444A (en) * 1997-12-12 1999-09-28 Micron Technology, Inc. MOS transistor circuit and method for biasing a voltage generator
KR100266650B1 (ko) * 1997-12-27 2000-09-15 김영환 반도체 소자의 내부전압 발생회로
JP3741534B2 (ja) * 1998-03-24 2006-02-01 株式会社リコー 半導体メモリ
JP4557342B2 (ja) * 2000-01-13 2010-10-06 富士通セミコンダクター株式会社 半導体装置
JP3578043B2 (ja) * 2000-04-14 2004-10-20 松下電器産業株式会社 電源電圧検出回路
JP4786015B2 (ja) * 2000-07-04 2011-10-05 ルネサスエレクトロニクス株式会社 半導体装置
US6791892B2 (en) * 2001-07-18 2004-09-14 Samsung Electronics Co., Ltd. Method of generating an initializing signal during power-up of semiconductor memory device
US6901018B2 (en) * 2001-07-18 2005-05-31 Samsung Electronics Co, Ltd. Method of generating initializing signal in semiconductor memory device
ITRM20010521A1 (it) * 2001-08-30 2003-02-28 Micron Technology Inc Sorgente di bassa tensione di riferimento ad inseguimento a potenza ultra bassa.
US6844711B1 (en) 2003-04-15 2005-01-18 Marvell International Ltd. Low power and high accuracy band gap voltage circuit
JP4837519B2 (ja) * 2006-10-16 2011-12-14 株式会社 日立ディスプレイズ 表示装置の駆動回路
KR100902053B1 (ko) * 2007-10-09 2009-06-15 주식회사 하이닉스반도체 반도체 메모리 장치의 기준 전압 발생회로
CN111290461B (zh) * 2020-03-09 2022-03-08 上海华虹宏力半导体制造有限公司 电压调整器

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4342926A (en) * 1980-11-17 1982-08-03 Motorola, Inc. Bias current reference circuit
US5109187A (en) * 1990-09-28 1992-04-28 Intel Corporation CMOS voltage reference
US5404096A (en) * 1993-06-17 1995-04-04 Texas Instruments Incorporated Switchable, uninterruptible reference generator with low bias current
US5453679A (en) * 1994-05-12 1995-09-26 National Semiconductor Corporation Bandgap voltage and current generator circuit for generating constant reference voltage independent of supply voltage, temperature and semiconductor processing

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100359854B1 (ko) * 2000-09-05 2002-11-07 주식회사 하이닉스반도체 센스 앰프
KR100462512B1 (ko) * 2001-06-26 2004-12-17 산요덴키가부시키가이샤 기준 전위 발생 회로

Also Published As

Publication number Publication date
US5703475A (en) 1997-12-30
JP3792788B2 (ja) 2006-07-05
JPH0917181A (ja) 1997-01-17
KR0142970B1 (ko) 1998-08-17

Similar Documents

Publication Publication Date Title
KR970003191A (ko) 반도체 메모리 장치의 기준전압 발생회로
KR940012796A (ko) 링 오실레이터(Ring Oscillator) 및 정전압 발생회로
KR950027822A (ko) 전압레벨변환회로
KR19980071516A (ko) 기준전압 발생회로
KR960043513A (ko) 반도체 장치의 파워-업 리세트 신호 발생 회로
KR100548558B1 (ko) 반도체 장치용 내부전압 발생기
KR970060217A (ko) 출력회로, 누설전류를 감소시키기 위한 회로, 트랜지스터를 선택적으로 스위치하기 위한 방법 및 반도체메모리
KR970012752A (ko) 반도체 집적회로
KR930003147A (ko) 반도체 메모리 장치의 센프앰프 제어회로
KR19990082021A (ko) 제로전류 시동회로
KR960042726A (ko) 외부제어신호에 적응 동작하는 승압회로를 갖는 반도체 메모리 장치
KR970029739A (ko) 반도체 전위 공급 장치 및 이를 이용한 반도체 기억 장치
KR100736056B1 (ko) 제어 발진기 시스템 및 방법
US6525598B1 (en) Bias start up circuit and method
KR960009155A (ko) 반도체 소자의 전압 조정 회로
KR960019311A (ko) 양/음 고전압 발생 전원의 출력전위 리셋회로
KR970003257A (ko) 반도체 메모리 장치
KR960002755A (ko) 반도체 집적장치의 전원전압 변환회로
KR0142971B1 (ko) 반도체 메모리 장치의 기준전압 발생회로
KR100239725B1 (ko) 차지펌프의 펌핑전압 검출회로
KR950012459A (ko) 다(多)비트 출력 메모리 회로용 출력 회로
JP2775245B2 (ja) 電源供給制御回路
KR100238231B1 (ko) 반도체장치 및 방법
KR930008658B1 (ko) 전압레벨 검출회로
KR950015748A (ko) 반도체메모리장치의 승압레벨 감지회로

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment
FPAY Annual fee payment
EXPY Expiration of term