KR19990082021A - 제로전류 시동회로 - Google Patents

제로전류 시동회로 Download PDF

Info

Publication number
KR19990082021A
KR19990082021A KR1019980705741A KR19980705741A KR19990082021A KR 19990082021 A KR19990082021 A KR 19990082021A KR 1019980705741 A KR1019980705741 A KR 1019980705741A KR 19980705741 A KR19980705741 A KR 19980705741A KR 19990082021 A KR19990082021 A KR 19990082021A
Authority
KR
South Korea
Prior art keywords
coupled
transistor
starting circuit
zero current
input
Prior art date
Application number
KR1019980705741A
Other languages
English (en)
Inventor
데이빗 엠 수작
조셉 에이 톰센
Original Assignee
씨. 필립 채프만
마이크로칩 테크놀로지 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 씨. 필립 채프만, 마이크로칩 테크놀로지 인코포레이티드 filed Critical 씨. 필립 채프만
Publication of KR19990082021A publication Critical patent/KR19990082021A/ko

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/12—Regulating voltage or current wherein the variable actually regulated by the final control device is ac
    • G05F1/40—Regulating voltage or current wherein the variable actually regulated by the final control device is ac using discharge tubes or semiconductor devices as final control devices
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/36—Means for starting or stopping converters
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
    • G05F3/242—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • G05F3/262—Current mirrors using field-effect transistors only
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/12—Arrangements for reducing harmonics from ac input or output
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40—Circuits
    • H04B1/54—Circuits using the same frequency for two directions of communication
    • H04B1/58—Hybrid arrangements, i.e. arrangements for transition from single-path two-direction transmission to single-direction transmission on each of two paths or vice versa
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S323/00—Electricity: power supply or regulation systems
    • Y10S323/901—Starting circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Nonlinear Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Control Of Electrical Variables (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)

Abstract

본 발명은 초기에는 바이어스되지 않고 사전에 결정된 전압으로 조절되어야하는 내부접속점을 갖는 기준회로(22)의 제로전류시동회로(20)이다. 시동회로(20)가 이네이블될때에 스위칭트랜지스터(36)가 턴-온되어 기준회로(22)에 의해 설정된 사전에 결정된 값으로 출력전류를 조절하는 내부기준전류를 발생토록 기준회로(22)를 이네이블시킨다. 출력전류는 전압강하장치(40 과 42)를 통하여 흐르고 전압레벨이 사전에 결정된 값에 이르렀을때에 시동회로(20)가 작동치 않고 전로를 끊는다.

Description

제로전류 시동회로
본 발명을 첨부도면에 의하여 보다 상세히 설명하면 다음과 같다.
도 1 은 종래기술의 시동회로를 보인 개략회로도
도 2 는 본 발명의 시동회로를 보인 개략회로도
도 3 은 도 2 에서 보인 시동회로에 사용되는 P-바이어스와 N-바이어스 레일의 개략회로도
도 4 는 도 2 에서 보인 시동회로에 사용되는 논리장치의 개략회로도
본 발명은 시동회로에 관한 것으로, 특히 사전에 결정된 전압레벨로 신속히 충전되어야하는 내부접속점을 갖는 기준회로용 제로전압 시동회로에 관한 것이다.
일부 형태의 회로에 있어서, 사전에 결정된 전압레벨로 신속히 충전되어야 하는 내부접속점이 있다. 최근에 대부분의 회로는 이들 접속점을 사전에 결정된 전압레벨로 구동시키기 위하여 시동회로를 이용한다. 고전적인 시동회로는 다이오드결합형 트랜지스터에 직접 결합되는 바이어스저항을 이용한다. 스위칭 트랜지스터가 다이오드결합형 트랜지스터에 결합되고 상기 언급된 접속점을 사전에 결정된 전압레벨로 구동시키기 위하여 회로에 신호를 보낸다.
이들 형태의 시동회로가 가즌 문제점은 시동회로피이드백루우프의 이득이 충분치 않은 것이다. 이는 느린 시동시간 때문이다. 이는 특히 충전펌프전압조절을 위한 밴드갭 기준회로를 이용하는 EEPROM에서 문제가 된다. 밴드갭 기준회로는 EEPROM이 프로그램될 때마다 시동되어야 한다. 프로그래밍시간은 약 5ms 이므로 밴드갭 기준회로의 시동시간은 이 시간보다 매우 짧아야 한다.
상기 언급된 형태의 시동회로가 갖는 다른 문제점은 스위칭 트랜지스터가 바이어스저항을 통하여 정전류를 인입하는 것이다. 이러한 정전류인입은 항상 그 크기가 5㎂ - 10㎂일 수 있다. 정전류인입을 낮추기 위하여 바이어스 저항 대신에 큰 저항이 사용되어야 한다. 그러나, 이는 저항값이 큰 저항이 고가의 실리콘기재를 상당량 소모하게되는 다른 문제점이 야기된다.
따라서 개선된 시동회로를 제공하는 것이 필요하다. 개선된 시동회로는 이러한 개선된 시동회로에 의하여 구동되는 기준회로를 위한 신속한 시동시간을 발생할 수 있어야 한다. 또한, 개선된 시동회로는 종래 기술의 시동회로의 정전류인입을 감소시켜야 한다. 더욱이, 개선된 시동회로는 저항값이 큰 바이어스 저항을 필요로 하지아니하고 정전류인입을 감소시켜야 한다.
본 발명의 한 실시형태에 따라서, 본 발명의 목적은 개선된 시동회로를 제공하는데 있다.
본 발명의 다른 목적은 개선된 시동회로에 의하여 구동되는 기준회로를 위한 신속한 시동시간을 발생할 수 있는 개선된 시동회로를 제공하는데 있다.
본 발명의 또 다른 목적은 종래 기술의 시동회로의 정전류인입을 감소시키는 개선된 시동회로를 제공하는데 있다.
본 발명의 또 다른 목적은 정전류를 인입하지 않고 저항값이 큰 자이어스 저항을 필요로 하지 않는 개선된 시동회로를 제공하는데 있다.
본 발명의 한 실시형태에 따라서, 제로전류 시동회로가 제공된다. 시동회로는 기준회로내의 내부 접속점을 사전에 결정된 전압레벨로 신속히 구동시키는데 사용된다. 킥스타트수단이 기준회로내에서 기준전류를 발생하고 기준회로에 의하여 설정된 사전에 결정된 값으로 출력전류를 조절하는 신호를 기준회로에 보내기 위하여 기준회로에 결합된다. 전류미러(current mirror)수단이 출력전류를 출력하기 위하여 기준회로에 결합된다. 전압강하수단이 출력전류가 이 전압강하수단을 통하여 흐를때에 전압강하를 발생하기 위하여 전류미러수단에 결합된다. 논리레벨입력과 전압강하수단에 결합된 절대레벨입력인 제 2 입력을 갖는 논리게이트수단이 킥스타트수단을 작동시키는 출력신호를 발생하고 킥스타트수단을 작동시키지 않는 출력신호를 발생하기 위하여 제공된다. 논리게이트수단은 두 안정출력상태를 제공하기 위하여 래치수단을 이용한다. 래치수단에 결합된 제 1 입력과 논리레벨입력에 결합된 제 2 입력을 갖는 NAND게이트수단이 제 1 입력과 제 2 입력에 기초하여 논리레벨출력을 발생토록 사용된다. 스위칭수단이 래치수단에 결합되고 래치수단을 제 1 안정상태로부터 제 2 안정상태로 전환시키고 제 2 안정상태를 제 1 안정상태로 전환시키기 위하여 전압강하수단에 결합된 제 1 입력과 NAND게이트의 논리레벨출력에 결합된 제 2 입력을 갖는다.
도 1 은 종래기술의 시동회로(10)를 보인 것이다. 이 시동회로(10)는 짧은시간동안에 사전에 결정된 전압레벨로 구동되어야하는 내부접속점을 갖는 기준회로(12)를 갖는다. 시동회로(10)는 다이오드연결형 트랜지스터(16)를 구동시키도록 바이어스저항(14)을 이용한다. 상기 언급된 바와같이, 이러한 시동회로(10)가 갖는 문제점은 트랜지스터(18)와 기준회로(12)로 구성되는 피이드백루우프의 이득이 충분치 않다는 점이다. 이는 시동회로가 느린시동시간을 갖기 때문이다. 더욱이, 트랜지스터(16)는 약 5㎂ - 10㎂크기인 정전류를 바이어스저항(14)을 통해 인입한다.
도 2 는 본 발명의 제로전류시동회로(20)(이후 시동회로 20이라함)를 보인 것이다. 도 1 에서 보인 시동회로(10)와 마찬가지로 이 시동회로(20)는 짧은시간동안에 사전에 결정된 전압레벨로 구동되어야하는 내부접속점을 갖는 기준회로(22)를 갖는다. 시동회로(20)가 없는 경우에는 기준회로(22)의 내부접속점이 로우나 하이로 유지될 것이다. 본질적으로 기준회로(22)에서 접속점을 사전에 결정된 전압레벨로 구동시키는 것은 없다.
기준회로(22)는 초기에는 바이어스되지 아니한다. 이 기준회로(22)는 시동회로(20)가 기준회로(22)에 결합되지 아니할때 두 안정점을 갖는다. 도 3 에서 보인 바와같이, 기준회로(22)의 두 안정점은 P-바이어스레일(24)을 따른 것과 N-바이어스레일(26)을 따른 것이 있다. 이들 두 레일은 각각 전원전압 VDD와 접지 전위로 유지된다. P-바이어스레일(24)이 VDD이고 N-바이어스레일(26)이 접지전위일때에 기준회로(22)는 바이어스되지 아니한다 이는 출력전류 IOUT(도2)가 제로이고 VREF의 전압이 제로임을 의미한다.
다시 도 2 에서, 시동회로(20)는 논리게이트(28)를 갖는다. 이 논리게이트(28)는 두개의 입력, 즉 논리레벨입력(30)과 접속점 VREF에 직접결합된 절대전압레벨입력(32)을 갖는다. 인버터(34)가 절대전압레벨입력(32)에 결합된다. 인버터(34)는 입력신호를 반전시키는데 사용된다. 도 2 에서 보인 실시형태에서 논리게이트(28)는 AND게이트이다.
논리게이트(28)의 출력은 NMOS 트랜지스터(36)에 결합된다. 이 NMOS 트랜지스터(36)는 스위칭장치로서 사용된다. 논리게이트(28)로부터의 출력이 NMOS 트랜지스터(36)를 이네이블시킬때에 전류는 기준회로(22)에서 흐르기 시작할 것이다. 기준회로(22)는 통상 네거티브 피이드백을 갖는 증폭기형 회로로 구성되므로 전류가 흐르기 시작할때에 네게티브 피이드백은 출력전류 IOUT을 인계하여 기준회로(22)에 의하여 설정된 사전에 결정된 최대값으로 조절할 것이다.
PMOS 트랜지스터(38)의 게이트는 기준회로(22)에 결합된다. 이 PMOS 트랜지스터(38)는 전류미러장치로서 사용된다. PMOS 트랜지스터(38)는 기준회로(22)내의 내부전류에 의하여 조절되는 출력전류 IOUT를 발생한다. PMOS 트랜지스터(38)에는 저항(40)과 다이오드(42)가 결합된다. 저항(40)과 다이오드(42)는 전압강하기구로서 작용한다. 본 발명의 우선실시형태에서, 출력전류 IOUT가 저항(40)과 다이오드(42)를 통하여 흐를때에 1.2볼트의 전압강하가 일어날 것이다.
작동에 있어서, 논리게이트(30)에 대한 논리레벨입력이 로우일때에 트랜지스터(36)는 오프될 것이며 기준회로(22)는 바이어스되지 않은 상태를 유지할 것이다. 이는 출력전류 IOUT와 VREF에서의 전압이 제로임을 의미한다. 그러나, 논리레벨입력이 하이일때에 논리게이트(28)는 NMOS 트랜지스터(36)를 이네이블시킬 것이다. 전류는 기준회로(22)에서 흐르기 시작할 것이다. 통상적으로 기준회로(22)는 네거티브피이드백을 갖는 증폭기형태의 회로로 구성되므로 전류가 흐르기 시작할 때에 네거티브 피이드백은 출력전류 IOUT를 인계하여 이를 기준회로(22)에 의하여 설정된 사전에 결정된 최대값으로 조절할 것이다. 이때에 VREF는 어떠한 압력레벨이 되어 논리게이트(28)로 피이드백된다. 절대압력레벨입력(32)에서 하이 전압레벨은 NMOS 트랜지스터(36)를 턴-오프시킬 것이다. NMOS 트랜지스터(36)가 턴-오프될때에 기준회로(22)와 출력전류 IOUT은 정밀한 기준레벨로 자체유지될 것이다.
도 4에서는 논리게이트(28)의 한 실시형태가 도시되어 있다. 이 실시형태에서 논리게이트(28)는 래치장치(44)를 이용한다. 래치장치(44)는 두 안정출력상태를 갖는다. 제 1 상태에서, 제 1 단(46)이 도통되고 제 2 단(48)이 차단된다. 제 2 상태에서 제 2 단(48)이 도통되고 제 1 단(46)이 차단된다. 도 4 에서 보인 실시형태에서, 래치(44)는 제 1 단(46)과 제 2 단(48)에 PMOS 트랜지스터를 이용한다.
스위칭장치(50)가 래치(44)에 결합된다. 이 스위칭장치(50)는 논리레벨입력인 제 1 입력(52)과 절대전압레벨입력인 제 2 입력(54)을 갖는다. 스위칭장치(50)는 두 입력(52)(54)에 기초하여 래치(44)를 제 1 상태로부터 제 2 상태로 그리고 제 2 상태로부터 제 1 상태로 변경시키는데 사용된다. 이 스위칭장치(50)는 두개의 NMOS 트랜지스터(56)(58)로 구성된다. 제 1 NMOS 트랜지스터(56)는 게이트가 논리레벨입력에 결합되고 드레인이 래치(44)에 결합된다. 논리레벨입력은 ENABLING 신호에 결합된 제 1 입력과 래치(44)에 결합된 제 2 입력을 갖는 NAND게이트(60)에 의하여 발생된다. NAND 게이트(60)의 출력은 NMOS 트랜지스터(56)의 게이트에 결합된다. 제 2 NMOS 트랜지스터(58)는 게이트가 절대전압레벨입력(즉, VREF)에 결합되고 드레인이 래치(44)에 결합된다.
논리게이트(28)는 실제로 레벨번역기이다. 통상적인 레벨번역기에 있어서, P-채널트랜지스터는 N-채널트랜지스터를 충분히 압도할 수 있도록 큰 크기이어야한다. PMOS 트랜지스터가 그 크기에 있어서 충분히 크지 않다면 전환이 일어나지 않을 것이다. 이러한 이유로 레벨번역기의 논리레벨입력측에서 PMOS 트랜지스터(46)가 NMOS 트랜지스터(56)보다 그 키기가 4배이상크다. 그러나, 절대전압레벨입력측에서, 입력은 사전에 결정된 전압레벨(즉, 1.2볼트)로 제한되고 전레벨입력이 아니므로 PMOS 트랜지스터(48)와 NMOS 트랜지스터(58)은 크기가 동일할 수도 있다. 이들 PMOS 트랜지스터(48)와 NMOS 트랜지스터(58)는 각각 NMOS 트랜지스터(56)보다 두배가 큰 크기이다.
도 4에서 보인 실시형태에서, 기준회로(22)(도1)의 게이팅장치(62)(도2)는 NMOS 트랜지스터(36)에 결합되어야한다. 이 게이팅장치(62)는 ENABLING 입력신호가 로우일때에 NMOS 트랜지스터(36)를 작동시키지 않도록 하는데 사용된다. 이와같이, 작동중에 ENABLING 입력신호는 항상 로우이고, VREF에서 전압도 역시 로우일 것이다.
도 2 와 도 4 에서는 도 4 에서 보인 실시형태의 작동을 설명할 것이다. ENABLING 입력신호가 하이이고 접속점 A에서 전압이 로우일때에, NAND 게이트가 하이신호를 출력할 것이며, 이는 NMOS 트랜지스터(56)를 턴-온시키고 접속점 A의 전압을 로우로유지할 것이다. 접속점 A에서 로우전압은 PMOS 트랜지스터(48)를 작동시킬 것이다. PMOS 트랜지스터(48)가 작동될때 접속점 OUT의 전압은 하이가 되어 NMOS 트랜지스터(36)(도2)를 턴-온시킨다. NMOS 트랜지스터(36)가 턴-온되면 전류가 기준회로(22)에서 흐르기 시작할 것이다. 기준회로(22)는 통상적으로 네거티브 피이드백을 갖는 증폭기형태의 회로로 구성되므로 전류가 흐르기 시작할때에 네거티브 피이드백이 출력전류 IOUT를 인계하여 이를 기준회로(22)에 의하여 설정된 사전에 결정된 최대값으로 조절할 것이다. 이때에 VREF는 일정한 압력레벨까지 상승될 것이며 이는 NMOS 트랜지스터(58)로 피이드백된다. 하이의 전압레벨이 NMOS 트랜지스터(58)를 작동시킬 것이다. NMOS 트랜지스터(58)가 턴-온될때에 접속점 OUT의 전압은 로우가 될 것이다. 이로써 PMOS 트랜지스터(46)가 작동할 것이며 접속점 A의 전압이 하이가 되도록할 것이다. 이는 NAND 게이트(60)가 NMOS 트랜지스터(56)를 턴-오프시키도록하며 이는 다시 NMOS 트랜지스터(36)가 작동되지 않도록 할 것이다. NMOS 트랜지스터(36)가 턴-오프될 때 기준회로(22)와 출력전류 IOUT은 정밀한 기준레벨로 자체유지될 것이다.
이상의 본 발명이 우선실시형태로 설명되었으나 본 발명은 그 기술사상과 범위를 벗어남이 없이 어느 정도의 변경이 가능함을 이해할 것이다.

Claims (26)

  1. 초기에는 바이어스되지 아니하고 사전에 결정된 전압으로 조절되어야하는 내부접속점을 갖는 기준회로, 상기 기준회로내에 기준전류를 발생하고 상기 기준회로에 의하여 설정된 사전에 결정된 값으로 출력전류를 조절하는 신호를 상기 기준회로에 보내기 위하여 상기 기준회로에 결합된 킥스타트수단, 상기 출력전류를 출력하기 위하여 상기 기준회로에 결합된 전류미러수단, 상기 출력전류가 흐를때에 전압강하가 이루어지도록 상기 전류미러수단에 결합된 전압강하수단과, 상기 킥스타트수단을 작동시키는 출력신호를 발생하고 상기 킥스타트수단을 작동시키지 않는 출력신호를 발생하기 위하여 논리레벨입력인 제 2 입력을 갖는 논리게이트수단의 조합으로 구성됨을 특징으로 하는 제조전류 시동회로.
  2. 제 1 항에 있어서, 상기 논리게이트수단에 대한 상기 절대레벨입력을 반전시키기 위하여 출력이 상기 절대레벨입력에 결합된 인버터수단이 구성되어 있음을 특징으로 하는 제로전류 시동회로.
  3. 제 2 항에 있어서, 상기 논리게이트수단이 AND게이트임을 특징으로 하는 제로전류시동회로.
  4. 제 1 항에 있어서, 풀다운될때에 상기 기준회로에 상기 기준전류를 발생하기 위하여 상기 킥스타트수단에 결합된 P-바이어스레일과, 풀업될때 상기 기준회로에 상기 기준전류를 발생하기 위하여 상기 킥스타트수단에 결합된 N-바이어스레일이 구성되어 있음을 특징으로 하는 제로전류 시동회로.
  5. 제 1 항에 있어서, 상기 논리게이트수단이 두 안정출력상태를 제공하기 위한 래치수단, 상기 래치수단에 결합된 제 1 입력과 상기 논리레벨입력에 결합된 제 2 입력을 가지고 상기 제 1 입력과 상기 제 2 입력에 기초하여 논리레벨출력을 발생하기 위한 NAND게이트수단과, 상기 래치수단을 제 1 안정상태로부터 제 2 안정상태로 그리고 상기 제 2 안정상태로부터 다시 상기 제 1 안정상태로 전환시키기 위하여 상기 래치수단에 결합되고 상기 전압강하수단에 결합된 제 2 입력을 갖는 스위칭수단으로 구성됨을 특징으로하는 제로전류 시동회로.
  6. 제 5 항에 있어서, 상기 래치수단이 게이트가 상기 킥스타트수단에 결합된 제 1 트랜지스터와, 게이트가 상기 제 1 트랜지스터에 결합된 제 2 트랜지스터로 구성됨을 특징으로 하는 제로전류 시동회로.
  7. 제 6 항에 있어서, 상기 제 1 트랜지스터와 상기 제 2 트랜지스터가 PMOS 트랜지스터임을 특징으로 하는 제로전류 시동회로.
  8. 제 7 항에 있어서, 상기 스위칭수단이 드레인이 상기 제 1 트랜지스터에 결합되고 게이트가 상기 NAND게이트의 상기 출력에 결합된 제 1 NMOS트랜지스터와, 드레인이 상기 제 2 트랜지스터에 결합되고 게이트가 상기 전압강하수단에 결합된 제 2 NMOS트랜지스터로 구성됨을 특징으로 하는 제로전류 시동회로.
  9. 제 8 항에 있어서, PMOS 트랜지스터인 상기 제 1 트랜지스터가 상기 제 1 NMOS 트랜지스터의 크기의 약 4 배임을 특징으로하는 제로전류 시동회로.
  10. 제 8 항에 있어서, PMOS 트랜지스터인 상기 제 2 트랜지스터가 상기 제 2 NMOS 트랜지스터의 크기와 거의 동일하고 상기 제 1 NMOS 트랜지스터의 크기의 약 두배임을 특징으로하는 제로전류 시동회로.
  11. 제 5 항에 있어서, 상기 기준회로가 상기 논리레벨입력이 로우일때 상기 킥스타트수단이 작동치 않도록 상기 킥스타트수단에 결합된 게이팅수단으로 구성됨을 특징으로 하는 제로전류 시동회로.
  12. 제 1 항에 있어서, 상기 킥스타트수단이 트랜지스터임을 특징으로하는 제로전류시동회로.
  13. 제 12 항에 있어서, 상기 킥스타트수단이 NMOS 트랜지스터임을 특징으로 하는 제로전류시동회로.
  14. 제 1 항에 있어서, 상기 전류미러수단이 트랜지스터임을 특징으로 하는 제로전류시동회로.
  15. 제 14 항에 있어서, 상기 전류미러수단이 PMOS 트랜지스터임을 특징으로 하는 제로전류시동회로.
  16. 제 1 항에 있어서, 상기 전압강하수단이 약 0.2 볼트의 전압강하가 이루어지도로함을 특징으로 하는 제로전류시동회로.
  17. 제 1 항에 있어서, 상기 전압강하수단이 상기 전류미러수단에 결합된 저항과, 상기 저항에 결합된 다이오드로 구성됨을 특징으로하는 제로전류시동회로.
  18. 제 1 항에 있어서, 상기 출력전류가 상기 사전에 결정된 값에 이른 후 상기 기준회로가 자체유지됨을 특징으로 하는 제로전류시동회로.
  19. 초기에는 바이어스되지 아니하고 사전에 결정된 전압으로 조절되어야하는 내부접속점을 갖는 기준회로, 상기 기준회로내에 기준전류를 발생하고 상기 기준회로에 의하여 설정된 사전에 결정된 값으로 출력전류를 조절하는 신호를 상기 기준회로에 보내기 위하여 상기 기준회로에 결합된 킥스타트수단, 풀다운될때에 상기 기준회로에 상기 기준전류를 발생하기 위하여 상기 킥스타트수단에 결합된 P-바이어스레일과, 풀업될때 상기 기준회로에 상기 기준전류를 발생하기 위하여 상기 킥스타트수단에 결합된 N-바이어스레일, 상기 출력전류를 출력하기 위하여 상기 기준회로에 결합된 전류미러수단, 상기 출력전류가 흐를때에 전압강하가 이루어지도록 상기 전류미러수단에 결합된 전압강하수단과, 상기 킥스타트수단을 작동시키는 출력신호와 상기 킥스타트수단을 작동시키지 않는 출력신호를 발생하기 위하여 논리레벨입력인 제 2 입력을 갖는 논리게이트수단으로 구성되고, 상기 논리게이트수단은 두 안정출력상태를 제공하기 위한 래치수단, 상기 래치수단에 결합된 제 1 입력과 상기 논리레벨입력에 결합된 제 2 입력을 가지고 상기 제 1 입력과 상기 제 2 입력에 기초하여 논리레벨출력을 발생하기 위한 NAND게이트수단과, 상기 래치수단을 제 1 안정상태로부터 제 2 안정상태로 그리고 상기 제 2 안정상태로부터 다시 상기 제 1 안정상태로 전환시키기 위하여 상기 래치수단에 결합되고 상기 전압강하수단에 결합된 제 2 입력을 갖는 스위칭수단으로 구성되며, 상기 논리레벨입력이 로우일때 상기 킥스타트수단이 작동치 않도록 상기 킥스타트수단에 결합된 게이팅수단이 구성되어 있음을 특징으로 하는 제로전류시동회로.
  20. 제19항에 있어서, 상기 래치수단이 게이트가 상기 킥스타트수단에 결합된 제1 PMOS 트랜지스터와, 게이트가 상기 제 1 트랜지스터에 결합된 제 2 PMOS 트랜지스터로 구성됨을 특징으로 하는 제로전류시동회로.
  21. 제 20 항에 있어서, 상기 스위칭수단이 드레인이 상기 제 1 트랜지스터에 결합되고 게이트가 상기 NAND게이트의 상기 출력에 결합된 제 1 NMOS트랜지스터와, 드레인이 상기 제 2 트랜지스터에 결합되고 게이트가 상기 전압강하수단에 결합된 제 2 NMOS트랜지스터로 구성됨을 특징으로 하는 제로전류 시동회로.
  22. 제 21 항에 있어서, 상기 제 1 PMOS 트랜지스터가 상기 제 1 NMOS 트랜지스터의 크기의 약 4 배임을 특징으로 하는 제로전류 시동회로.
  23. 제 21 항에 있어서, 상기 제 2 PMOS 트랜지스터가 상기 제 2 NMOS 트랜지스터의 크기와 거의 동일하고 상기 제 1 NMOS 트랜지스터의 크기의 약 두배임을 특징으로하는 제로전류 시동회로.
  24. 제 19 항에 있어서, 상기 킥스타트수단이 NMOS 트랜지스터임을 특징으로 하는 제로전류시동회로.
  25. 제 19 항에 있어서, 상기 전류미러수단이 PMOS 트랜지스터임을 특징으로 하는 제로전류시동회로.
  26. 제 19 항에 있어서, 상기 출력전류가 상기 사전에 결정된 값에 이른 후 상기 기준회로가 자체유지됨을 특징으로 하는 제로전류시동회로.
KR1019980705741A 1996-11-25 1997-04-11 제로전류 시동회로 KR19990082021A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/755,682 US5742155A (en) 1996-11-25 1996-11-25 Zero-current start-up circuit
US8/755,682 1996-11-25

Publications (1)

Publication Number Publication Date
KR19990082021A true KR19990082021A (ko) 1999-11-15

Family

ID=25040184

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980705741A KR19990082021A (ko) 1996-11-25 1997-04-11 제로전류 시동회로

Country Status (6)

Country Link
US (1) US5742155A (ko)
EP (1) EP0888582A4 (ko)
JP (1) JP2000504455A (ko)
KR (1) KR19990082021A (ko)
TW (1) TW363303B (ko)
WO (1) WO1998024015A1 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5721483A (en) * 1994-09-15 1998-02-24 Maxim Integrated Products Method and apparatus for enabling a step-up or step-down operation using a synchronous rectifier circuit
US6057721A (en) * 1998-04-23 2000-05-02 Microchip Technology Incorporated Reference circuit using current feedback for fast biasing upon power-up
US6335614B1 (en) * 2000-09-29 2002-01-01 International Business Machines Corporation Bandgap reference voltage circuit with start up circuit
TW200901608A (en) * 2007-06-27 2009-01-01 Beyond Innovation Tech Co Ltd Bias supply, start-up circuit, and start-up method for bias circuit
TW200903213A (en) * 2007-07-02 2009-01-16 Beyond Innovation Tech Co Ltd Bias supply, start-up circuit, and start-up method for bias circuit
WO2009013572A1 (en) * 2007-07-24 2009-01-29 Freescale Semiconductor, Inc. Start-up circuit element for a controlled electrical supply
TWI463796B (zh) * 2010-06-23 2014-12-01 Anpec Electronics Corp 用來延遲輸出裝置之啟動時機的方法及裝置
EP2450768B1 (en) 2010-09-20 2013-11-13 Dialog Semiconductor GmbH Startup circuit for self-supplied voltage regulator
US8704506B2 (en) * 2010-12-20 2014-04-22 Lsi Corporation Voltage regulator soft-start circuit providing reference voltage ramp-up
TWI463801B (zh) * 2012-04-26 2014-12-01 Richtek Technology Corp 電源供應器的零電流偵測器及方法
CN102778912B (zh) * 2012-07-27 2014-03-05 电子科技大学 一种启动电路及集成该电路的供电系统

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4740742A (en) * 1987-04-02 1988-04-26 Cherry Semiconconductor Corporation Voltage regulator start-up circuit
US4809150A (en) * 1988-01-27 1989-02-28 Electric Power Research Institute, Inc. DC to DC converter with feed forward and feed back regulation
JPH0817033B2 (ja) * 1988-12-08 1996-02-21 三菱電機株式会社 基板バイアス電位発生回路
US4902959A (en) * 1989-06-08 1990-02-20 Analog Devices, Incorporated Band-gap voltage reference with independently trimmable TC and output
US5038059A (en) * 1990-02-20 1991-08-06 Vlsi Technology, Inc. Status register with asynchronous set and reset signals
US5172409A (en) * 1990-07-02 1992-12-15 Motorola, Inc. Precision FET control loop
JP3175227B2 (ja) * 1991-09-13 2001-06-11 モトローラ株式会社 Ｄｃ／ｄｃ電圧変換装置
US5532576A (en) * 1994-04-11 1996-07-02 Rockwell International Corporation Efficient, well regulated, DC-DC power supply up-converter for CMOS integrated circuits
US5640083A (en) * 1995-06-02 1997-06-17 Intel Corporation Method and apparatus for improving power up time of flash eeprom memory arrays
US5631548A (en) * 1995-10-30 1997-05-20 Motorola, Inc. Power off-loading circuit and method for dissipating power

Also Published As

Publication number Publication date
EP0888582A4 (en) 1999-12-15
JP2000504455A (ja) 2000-04-11
EP0888582A1 (en) 1999-01-07
TW363303B (en) 1999-07-01
US5742155A (en) 1998-04-21
WO1998024015A1 (en) 1998-06-04

Similar Documents

Publication Publication Date Title
US5227675A (en) Voltage generator for a semiconductor integrated circuit
US6404252B1 (en) No standby current consuming start up circuit
US6518828B2 (en) Pumping voltage regulation circuit
US5243231A (en) Supply independent bias source with start-up circuit
US5027053A (en) Low power VCC /2 generator
KR970003191A (ko) 반도체 메모리 장치의 기준전압 발생회로
KR940003153B1 (ko) 백바이어스 발생회로
US8085019B2 (en) Device for generating internal power supply voltage and method thereof
KR19990082021A (ko) 제로전류 시동회로
US6057721A (en) Reference circuit using current feedback for fast biasing upon power-up
KR102537312B1 (ko) 기준 전압 회로 및 반도체 장치
US5831302A (en) Voltage reference circuit
US6566850B2 (en) Low-voltage, low-power bandgap reference circuit with bootstrap current
US5764097A (en) Automatically biased voltage level converter
US5212440A (en) Quick response CMOS voltage reference circuit
US7605577B2 (en) Start-up circuit for a bandgap circuit
KR980004991A (ko) 래치-업을 방지하는 상승전압발생기
KR19980043784A (ko) 외부전압에 둔감한 백바이어스전압 레벨 감지기
EP1484659B1 (en) Variable output-type current source circuit
JP3356223B2 (ja) 降圧回路及びこれを内蔵した半導体集積回路
KR0145758B1 (ko) 반도체 소자의 전압 조정 회로
US20220357758A1 (en) Start-up circuit for reference voltage/current generator
US7002387B2 (en) System and method for startup bootstrap for internal regulators
KR100607165B1 (ko) 안정화된 킥업 포인트를 갖는 내부전원전압 발생회로
US7312601B2 (en) Start-up circuit for a current generator

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
NORF Unpaid initial registration fee