JP2007507044A - チャネル長変調を使用したカレントミラー補償 - Google Patents
チャネル長変調を使用したカレントミラー補償 Download PDFInfo
- Publication number
- JP2007507044A JP2007507044A JP2006528215A JP2006528215A JP2007507044A JP 2007507044 A JP2007507044 A JP 2007507044A JP 2006528215 A JP2006528215 A JP 2006528215A JP 2006528215 A JP2006528215 A JP 2006528215A JP 2007507044 A JP2007507044 A JP 2007507044A
- Authority
- JP
- Japan
- Prior art keywords
- current
- current mirror
- supply voltage
- channel length
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
- H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/26—Current mirrors
- G05F3/262—Current mirrors using field-effect transistors only
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
- H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Automation & Control Theory (AREA)
- Logic Circuits (AREA)
- Electronic Switches (AREA)
- Amplifiers (AREA)
- Control Of Electrical Variables (AREA)
- Pulse Circuits (AREA)
Abstract
Description
本明細書に記載されるカレントミラー補償回路は、1つ又は複数の電流ミラーによってバイアス電流を生成するための低ジッタ解決策を提供する。供給電圧のノイズに起因する誤差を最小にすることによって、カレントミラー回路による誤差がほとんど生じることのない、集積回路において低減された供給電圧レベルを採用することができる。
全体を50で示す、本明細書に記載されるカレントミラー補償回路は、高性能CMOSタイミング発生器の変動する供給電圧の望ましくない影響に対処するために独特の解決策を提供する。これは、ファンアウト回路30によって生成されるバイアス電流に補償電流を供給することによって達成される。補償電流は、ノイズ又はジッタによって引き起こされるVDDの任意の変化から生じるバイアス電流に対する任意の変化を相殺する。変化するVDDの影響を最小にすることによって、セルの遅延特性に対する変化もまた、それに対応して最小になる。
Claims (12)
- カレントミラー回路と共に使用するための電流補償回路であって、前記カレントミラー回路は、第1のファンアウトカレントミラー段を駆動する第1のプログラム可能カレントミラー段によって規定される電流経路を有し、前記第1のプログラム可能カレントミラー段は、第1のチャネル長変調係数λ1を示すチャネル長を有する少なくとも1つのトランジスタを有し、前記第1のファンアウトカレントミラー段は供給電圧源に結合され、前記電流補償回路は、
前記供給電圧源に結合され、前記電流経路に結合される電流出力を有する供給電圧カレントミラーと、
前記供給電圧カレントミラーと直列に結合され、チャネル長変調係数λ2を示すチャネル長を有する少なくとも1つのトランジスタを有する第2のプログラム可能カレントミラーとを備え、前記第2のチャネル長変調係数λ2は、前記第1のチャネル長変調係数λ1より大きく、前記第1のプログラム可能カレントミラーと前記第2のプログラム可能カレントミラーは、前記供給電圧の変化に実質的に無関係に、前記第1のファンアウトカレントミラー段を通るバイアス電流を維持するように協働する、電流補償回路。 - 前記プログラム可能カレントミラー段はそれぞれ、
電流の所定範囲を規定するためのプログラム可能トランジスタの並列アレイを備える、請求項1に記載の電流補償回路。 - 前記電流補償回路が単一集積回路デバイス上に形成される、請求項1に記載の電流補償回路。
- 前記電流補償回路がCMOSで形成される、請求項3に記載の電流補償回路。
- カレントミラー回路と共に使用するための電流補償回路であって、前記カレントミラー回路は、第1のファンアウトカレントミラー段を駆動する第1のプログラム可能カレントミラー段によって規定される電流経路を有し、前記第1のプログラム可能カレントミラー段は、第1のチャネル長変調係数λ1を示すチャネル長を有する少なくとも1つのトランジスタを有し、前記第1のファンアウトカレントミラー段は供給電圧源に結合されており、前記電流補償回路は、
前記供給電圧源からの供給電圧の変化を検出する手段であって、前記供給電圧源の電圧の変化を表す補償信号を生成する手段を含む、検出手段と、
前記補償信号に応答して、前記カレントミラーに印加するための補償信号を生成する手段と、
を備えた電流補償回路。 - 前記供給電圧の変化を検出する手段は、
前記供給電圧源に結合され、前記電流経路に結合される電流出力を有する供給電圧カレントミラーと、
該供給電圧カレントミラーと直列に結合される第2のプログラム可能カレントミラーと、を備える、請求項5に記載の電流補償回路。 - 前記第2のプログラム可能カレントミラーは、チャネル長変調係数λ2を示すチャネル長を有する少なくとも1つのトランジスタを含み、それによって、前記第2のチャネル長変調係数λ2は、前記第1のチャネル長変調係数λ1より大きく、
補償電流を生成する前記手段は、前記供給電圧の変化と実質的に無関係に、前記第1のファンアウトカレントミラー段を通るバイアス電流を維持するように協働する前記第1及び第2のプログラム可能カレントミラーを備える、請求項6に記載の電流補償回路。 - ファンアウトカレントミラーを通る所望の電流に対して、供給電圧によって誘導される変化を補償する方法であって、
供給電圧源からの前記供給電圧の変化を検出するステップと、
電流経路ノードに対する補償電流を生成するステップであって、前記補償電流は、前記供給電圧源の前記電圧の変化を表し、前記補償電流は、第2のプログラム可能電流源の前記チャネル長変調係数λ2に基づく、ステップと、
λ2のチャネル長変調係数より小さい第1のチャネル長変調係数λ1を有する第1のプログラム可能電流源に関して、前記電流経路ノードから電流をシンクするステップであって、該シンクされる電流レベルは、前記補償電流と前記ファンアウトカレントミラーを通る前記所望の電流との差に対応する、ステップと、
を含む方法。 - 半導体テスタにおいて使用するためのタイミング発生器であって、
それぞれの位相シフトされた出力及びバイアス電流入力を有する複数の遅延セルを有する遅延線と、
前記位相シフトされた出力を受ける複数の入力及び1つの出力を有する選択器と、
前記選択器出力と基準信号の間の位相シフトを検出すると共に、バイアス電流を生成する位相検出回路と、
前記バイアス電流を前記複数の遅延セルに分配するファンアウト回路であって、第1のプログラム可能カレントミラー回路及び供給電圧に結合される第1のファンアウトカレントミラー回路を備え、前記第1のプログラム可能カレントミラー回路及び前記ファンアウトカレントミラー回路が、バイアス電流経路を規定するように協働する、ファンアウト回路と、
前記供給電圧の変化から生じる前記バイアス電流に対する変化を最小にするための、前記ファンアウト回路に結合される電流補償回路であって、少なくとも2つのプログラム可能カレントミラーを含み、各カレントミラーは、それぞれのチャネル長変調係数λ1及びλ2を有し、前記チャネル長変調係数の一方は、他方より大きい、電流補償回路と、
を備えたタイミング発生器。 - 前記第1のプログラム可能カレントミラー段は、第1のチャネル長変調係数λ1を示すチャネル長を有する少なくとも1つのトランジスタを有し、前記電流補償回路は、
前記供給電圧源に結合され、前記電流経路に結合される電流出力を有する供給電圧カレントミラーと、
前記供給電圧カレントミラーと直列に結合され、チャネル長変調係数λ2を示すチャネル長を有する少なくとも1つのトランジスタを有する第2のプログラム可能カレントミラーとを備え、前記第2のチャネル長変調係数λ2は、前記第1のチャネル長変調係数λ1より大きく、前記第1のプログラム可能カレントミラーと前記第2のプログラム可能カレントミラーは、前記供給電圧の変化に実質的に無関係に、前記第1のファンアウトカレントミラー段を通るバイアス電流を維持するように協働する、
請求項9に記載のタイミング発生器。 - 半導体テスタにおいて使用するためのタイミング発生器であって、
それぞれの位相シフトされた出力及びバイアス電流入力を有する複数の遅延セルを有する遅延線と、
前記位相シフトされた出力を受ける複数の入力及び1つの出力を有する選択器と、
前記選択器出力と基準信号の間の前記位相シフトを検出すると共に、バイアス電流を生成する位相検出回路と、
前記バイアス電流を前記複数の遅延セルに分配する手段と、
を備えたタイミング発生器。 - 前記分配する手段は、
前記バイアス電流を前記複数の遅延セルに分配するファンアウト回路を備え、該ファンアウト回路は、
チャネル長変調係数λ1を示す少なくとも1つのトランジスタを有する第1のプログラム可能カレントミラー回路と、
供給電圧に結合されるファンアウトカレントミラー回路であって、該ファンアウトカレントミラー回路及び前記第1のプログラム可能カレントミラー回路は、電流ノードにおいて結合され、バイアス電流経路を規定するように協働する、ファンアウトカレントミラー回路と、
電流補償回路と、を備え、該電流補償回路は、
前記供給電圧源に結合され、前記電流経路に結合される電流出力を有する供給電圧カレントミラーと、
該供給電圧カレントミラーと直列に結合され、チャネル長変調係数λ2を示すチャネル長を有する少なくとも1つのトランジスタを有する第2のプログラム可能カレントミラーとを備え、
前記第2のチャネル長変調係数λ2は、前記第1のチャネル長変調係数λ1より大きく、前記第1のプログラム可能カレントミラーと前記第2のプログラム可能カレントミラーは、前記供給電圧の変化と実質的に無関係に、前記第1のファンアウトカレントミラー段を通るバイアス電流を維持するように協働する、請求項11に記載のタイミング発生器。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/671,754 US7123075B2 (en) | 2003-09-26 | 2003-09-26 | Current mirror compensation using channel length modulation |
PCT/US2004/031391 WO2005031489A2 (en) | 2003-09-26 | 2004-09-25 | Current mirror compensation using channel length modulation |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007507044A true JP2007507044A (ja) | 2007-03-22 |
JP4575382B2 JP4575382B2 (ja) | 2010-11-04 |
Family
ID=34376181
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006528215A Active JP4575382B2 (ja) | 2003-09-26 | 2004-09-25 | チャネル長変調を使用したカレントミラー補償 |
Country Status (5)
Country | Link |
---|---|
US (1) | US7123075B2 (ja) |
EP (1) | EP1664967A2 (ja) |
JP (1) | JP4575382B2 (ja) |
CN (1) | CN100468275C (ja) |
WO (1) | WO2005031489A2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2011004457A1 (ja) * | 2009-07-07 | 2011-01-13 | 富士通株式会社 | 定電流回路、および半導体集積回路 |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100900864B1 (ko) | 2003-12-11 | 2009-06-04 | 모사이드 테크놀로지스, 인코포레이티드 | Pll/dll의 고출력 임피던스 충전 펌프 |
US7386773B2 (en) * | 2004-12-28 | 2008-06-10 | Intel Corporation | Method and system for testing distributed logic circuitry |
US7548699B2 (en) * | 2005-12-22 | 2009-06-16 | Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. | Channel-length modulation (CLM) compensation method and apparatus |
US7474130B1 (en) * | 2007-02-06 | 2009-01-06 | Iwatt Inc. | Compensation of voltage-to-current converter |
CN101626221B (zh) * | 2008-07-11 | 2012-03-28 | 盛群半导体股份有限公司 | 数字可编程转导放大器及使用该放大器的混合信号电路 |
KR101003151B1 (ko) * | 2009-05-14 | 2010-12-21 | 주식회사 하이닉스반도체 | 반도체 메모리 장치의 파워 업 신호 생성 회로 |
US8373491B2 (en) * | 2010-09-30 | 2013-02-12 | St-Ericsson Sa | Switched current mirror with good matching |
US9146574B2 (en) * | 2013-03-04 | 2015-09-29 | Stmicroelectronics International N.V. | Noise canceling current mirror circuit for improved PSR |
CN112256082B (zh) * | 2020-12-23 | 2021-03-09 | 上海灵动微电子股份有限公司 | 一种电流镜 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5939933A (en) * | 1998-02-13 | 1999-08-17 | Adaptec, Inc. | Intentionally mismatched mirror process inverse current source |
JPH11296245A (ja) * | 1998-04-14 | 1999-10-29 | Nec Corp | 半導体回路 |
US6107868A (en) * | 1998-08-11 | 2000-08-22 | Analog Devices, Inc. | Temperature, supply and process-insensitive CMOS reference structures |
JP2002237731A (ja) * | 2001-01-10 | 2002-08-23 | Hitachi Ltd | 電圧制御型カレントソース回路及び電流制御方法 |
US6566851B1 (en) * | 2000-08-10 | 2003-05-20 | Applied Micro Circuits, Corporation | Output conductance correction circuit for high compliance short-channel MOS switched current mirror |
Family Cites Families (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR910001293B1 (ko) | 1986-03-31 | 1991-02-28 | 가부시키가이샤 도시바 | 전원전압검출회로 |
DE3715214A1 (de) | 1987-05-07 | 1988-11-17 | Flaekt Ab | Verfahren und vorrichtung zum pruefen von filtern |
US4990864A (en) * | 1990-02-07 | 1991-02-05 | Texas Instruments Incorporated | Current amplifier circuit |
US5045772A (en) | 1990-10-01 | 1991-09-03 | Altera Corporation | Reference voltage generator |
JP3156447B2 (ja) * | 1993-06-17 | 2001-04-16 | 富士通株式会社 | 半導体集積回路 |
US5691658A (en) * | 1994-05-24 | 1997-11-25 | Imp, Inc. | Current mode amplifier, rectifier and multi-function circuit |
US6023185A (en) | 1996-04-19 | 2000-02-08 | Cherry Semiconductor Corporation | Temperature compensated current reference |
US5873053A (en) | 1997-04-08 | 1999-02-16 | International Business Machines Corporation | On-chip thermometry for control of chip operating temperature |
US6051999A (en) | 1998-01-14 | 2000-04-18 | Intel Corporation | Low voltage programmable complementary input stage sense amplifier |
DE19841718C2 (de) * | 1998-09-11 | 2001-01-25 | St Microelectronics Gmbh | Komparator |
US6133749A (en) * | 1999-01-04 | 2000-10-17 | International Business Machines Corporation | Variable impedance output driver circuit using analog biases to match driver output impedance to load input impedance |
US6066944A (en) | 1999-02-18 | 2000-05-23 | National Semiconductor Corporation | High speed current mirror circuit and method |
US6201435B1 (en) | 1999-08-26 | 2001-03-13 | Taiwan Semiconductor Manufacturing Company | Low-power start-up circuit for a reference voltage generator |
CH697322B1 (fr) * | 2000-06-13 | 2008-08-15 | Em Microelectronic Marin Sa | Procédé de génération d'un courant sensiblement indépendent de la température et dispositif permettant de mettre en oeuvre ce procédé. |
EP1187331A1 (de) | 2000-09-06 | 2002-03-13 | Infineon Technologies AG | Verzögerungsglied |
WO2002060063A1 (en) * | 2001-01-26 | 2002-08-01 | True Circuits, Inc. | Self-biasing phase-locked loop system |
US6448811B1 (en) | 2001-04-02 | 2002-09-10 | Intel Corporation | Integrated circuit current reference |
US6472921B1 (en) | 2001-05-31 | 2002-10-29 | Siemens Aktiengesellschaft | Delivering a fine delay stage for a delay locked loop |
US6731136B2 (en) | 2001-11-01 | 2004-05-04 | Hewlett-Packard Development Company, L.P. | Differential CMOS logic with dynamic bias |
US6737909B2 (en) | 2001-11-26 | 2004-05-18 | Intel Corporation | Integrated circuit current reference |
EP1372265A1 (en) | 2002-06-10 | 2003-12-17 | STMicroelectronics S.r.l. | Digital system with an output buffer with a switching current settable to load-independent constant values |
JP2004259951A (ja) * | 2003-02-26 | 2004-09-16 | Renesas Technology Corp | 半導体装置 |
-
2003
- 2003-09-26 US US10/671,754 patent/US7123075B2/en not_active Expired - Lifetime
-
2004
- 2004-09-25 WO PCT/US2004/031391 patent/WO2005031489A2/en active Application Filing
- 2004-09-25 EP EP04784986A patent/EP1664967A2/en not_active Withdrawn
- 2004-09-25 JP JP2006528215A patent/JP4575382B2/ja active Active
- 2004-09-25 CN CNB2004800276637A patent/CN100468275C/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5939933A (en) * | 1998-02-13 | 1999-08-17 | Adaptec, Inc. | Intentionally mismatched mirror process inverse current source |
JPH11296245A (ja) * | 1998-04-14 | 1999-10-29 | Nec Corp | 半導体回路 |
US6107868A (en) * | 1998-08-11 | 2000-08-22 | Analog Devices, Inc. | Temperature, supply and process-insensitive CMOS reference structures |
US6566851B1 (en) * | 2000-08-10 | 2003-05-20 | Applied Micro Circuits, Corporation | Output conductance correction circuit for high compliance short-channel MOS switched current mirror |
JP2002237731A (ja) * | 2001-01-10 | 2002-08-23 | Hitachi Ltd | 電圧制御型カレントソース回路及び電流制御方法 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2011004457A1 (ja) * | 2009-07-07 | 2011-01-13 | 富士通株式会社 | 定電流回路、および半導体集積回路 |
JP5310856B2 (ja) * | 2009-07-07 | 2013-10-09 | 富士通株式会社 | 定電流回路、および半導体集積回路 |
US8575999B2 (en) | 2009-07-07 | 2013-11-05 | Fujitsu Limited | Constant current circuit and semiconductor integrated circuit |
Also Published As
Publication number | Publication date |
---|---|
CN100468275C (zh) | 2009-03-11 |
US7123075B2 (en) | 2006-10-17 |
WO2005031489A3 (en) | 2005-06-23 |
EP1664967A2 (en) | 2006-06-07 |
JP4575382B2 (ja) | 2010-11-04 |
CN1856756A (zh) | 2006-11-01 |
US20050068072A1 (en) | 2005-03-31 |
WO2005031489A2 (en) | 2005-04-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4842131B2 (ja) | バイアス電流補償回路を有するタイミング発生器及び方法 | |
EP0855102B1 (en) | Compensated delay locked loop timing vernier | |
US7038482B1 (en) | Circuit and method for automatic measurement and compensation of transistor threshold voltage mismatch | |
US7205682B2 (en) | Internal power supply circuit | |
JP4914219B2 (ja) | Pll/dll用の高出力インピーダンスチャージポンプを備えたロックループ | |
US7671650B2 (en) | Timing vernier using a delay locked loop | |
US9331702B2 (en) | Apparatuses and methods for compensating for power supply sensitivities of a circuit in a clock path | |
KR20020071712A (ko) | 클럭 내장 반도체 집적 회로 장치 | |
JP2007509589A (ja) | 制御された等しい遅延時間を有する分離バッファ | |
US8710915B2 (en) | Apparatus, electronic component and method for generating reference voltage | |
JPH08153388A (ja) | 半導体記憶装置 | |
JP4575382B2 (ja) | チャネル長変調を使用したカレントミラー補償 | |
US6720811B2 (en) | Semiconductor device with delay correction function | |
JPWO2006035604A1 (ja) | 消費電流バランス回路、補償電流量調整方法、タイミング発生器及び半導体試験装置 | |
US20060164116A1 (en) | Internal reference voltage generation for integrated circuit testing | |
JP2007033386A (ja) | タイミング発生器及び半導体試験装置 | |
US20080238516A1 (en) | Timing interpolator with improved linearity | |
US6894552B2 (en) | Low-jitter delay cell | |
US8639952B1 (en) | Field-programmable gate array having voltage identification capability | |
JP2001292053A (ja) | 遅延回路及びその回路を用いた半導体装置と半導体集積回路 | |
US20040085837A1 (en) | Mode entrance control circuit and mode entering method in semiconductor memory device | |
KR101183628B1 (ko) | 반도체 장치 및 그 동작방법 | |
JPH06187780A (ja) | 半導体メモリー装置の内部電源電圧供給装置 | |
KR100837803B1 (ko) | 전압 검출 장치 및 이를 포함하는 내부 전압 발생 장치 | |
US20180183314A1 (en) | Voltage adjusting circuit and method for adjusting voltage |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070925 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100113 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20100412 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20100419 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20100512 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20100519 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100610 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100723 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100819 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4575382 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130827 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |