CN106165095B - 具有两个辅助发射极导体路径的半导体模块 - Google Patents

具有两个辅助发射极导体路径的半导体模块 Download PDF

Info

Publication number
CN106165095B
CN106165095B CN201580008490.2A CN201580008490A CN106165095B CN 106165095 B CN106165095 B CN 106165095B CN 201580008490 A CN201580008490 A CN 201580008490A CN 106165095 B CN106165095 B CN 106165095B
Authority
CN
China
Prior art keywords
emitter
conductor path
auxiliary
terminal
path
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201580008490.2A
Other languages
English (en)
Other versions
CN106165095A (zh
Inventor
S.哈特曼
D.科泰特
S.基钦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Energy Co ltd
Original Assignee
ABB Schweiz AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ABB Schweiz AG filed Critical ABB Schweiz AG
Publication of CN106165095A publication Critical patent/CN106165095A/zh
Application granted granted Critical
Publication of CN106165095B publication Critical patent/CN106165095B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41708—Emitter or collector electrodes for bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/081—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
    • H03K17/08116—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit in composite switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/12—Modifications for increasing the maximum permissible switched current
    • H03K17/127—Modifications for increasing the maximum permissible switched current in composite switches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/4813—Connecting within a semiconductor or solid-state body, i.e. fly wire, bridge wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H02M1/088—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters for the simultaneous control of series or parallel connected semiconductor devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/04—Modifications for accelerating switching
    • H03K17/042—Modifications for accelerating switching by feedback from the output circuit to the control circuit
    • H03K17/0424—Modifications for accelerating switching by feedback from the output circuit to the control circuit by the use of a transformer
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
    • H03K17/0828—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in composite switches

Abstract

半导体模块（10）包括：至少一个半导体芯片（12），其包括至少一个半导体开关（14），该至少一个半导体开关（14）具有集电极（18）、发射极（22）和栅极（20）；集电极端子（24），其连接到集电极（18）；栅极端子（26），其连接到栅极（20）；发射极端子（28），其经由具有发射极电感（32）的发射极导体路径（30）连接到发射极（22）；辅助发射极端子（38），其连接到发射极（22）；第一导体路径（34），其连接到发射极（22）；和第二导体路径（36），其连接到发射极（22）具有与第一导体路径（34）不同的与发射极导体路径（30）的互感耦合。第一导体路径（34）和第二导体路径（36）能连接到辅助发射极端子（38）和/或第一导体路径（34）连接到辅助发射极端子（38）并且第二导体路径（36）连接到第二辅助发射极端子（44）。半导体开关（14）是IGBT，并且第一导体路径（34）和第二导体路径（36）中的每个包括桥接点（40），用于使相应导体路径连接到辅助发射极端子（38）。

Description

具有两个辅助发射极导体路径的半导体模块
技术领域
本发明涉及高功率半导体的领域。特别地，本发明涉及半导体模块和半导体组件。
背景技术
半导体模块包括一个或多个半导体芯片，其每个包括一个或多个半导体，像二极管、晶体管、晶闸管及类似物。在这样的模块中，高功率半导体开关（像IGBT）用于开关超过10A和/或超过1000V的电流。
一般说来，开关损耗应保持在最小值，这可能通过快速开关来实现。另一方面，快速开关还可能引起电磁干扰问题。开关速度因此通常经由栅极电阻或经由控制栅电流IC（例如通过使用IC和/或dIC/dt反馈）的智能栅极驱动器来控制。然而，栅极电阻在短路的情况下通常没有用并且智能栅极驱动器实现和控制起来昂贵且复杂。
在大部分IGBT模块中，共发射极阻抗对于所有IGBT（在并联IGBT的情况下）精心设计成相同并且不是太大或太小。通常，实际值由模块制造商选择并且模块用户无法改变。
一些IGBT模块提供辅助发射极端子，其可能用于提供电压以用于栅极驱动。特别地，高电流IGBT模块通常需要辅助发射极。否则开关将太慢。PCB设计无法补偿耦合。
其他类型的模块根本未提供辅助发射极端子，从而将责任留给PCB和栅极驱动设计者。一般说来，对于具有低dI/dt阻尼的模块的短路保护必须被施加外部电路，从而典型地增加附加损耗和附加部件。
在该技术领域中，通用半导体模块从US 2013/153958 A1和DE 100 05 754 A1获悉。
发明内容
快速开关IGBT产生高dI/dt和dU/dt，这可以是半导体模块内部和外部各种电磁干扰问题的来源。该电磁干扰效应源于关系 。
IGBT模块内部的一个重要设计参数是主发射极端子与辅助发射极端子之间、用于连接栅极-发射极电压来开启和关断器件的所谓的共发射极杂散电感Lσ_CE。考虑典型高的开启/关断集电极电流（dIC/dt），跨该共发射极杂散电感Lσ_CE的电压降可以变得明显。因为感应电压，IGBT芯片看到与在模块端子处施加的栅电压UGE不同的有效栅电压。
下列公式描述跨共发射极杂散电感Lσ_CE的感应UGE电压与有效栅电压之间的关系：
在并联IGBT的情况下，由于不对称模块布局，每个IGBT可看到不同的UGE，其引起不平衡的动态电流共享。另一方面，优势是（如从上面的方程可以看到的）有效栅电压在dI/dt增加时减少，这在高dI/dt情况下起到自阻尼的作用，从而提供有效的内置短路保护。
本发明的目标是提供易于控制且易于用内置短路保护来配置的半导体模块。
该目标通过独立权利要求的主旨实现。另外的示范性实施例从从属权利要求和下列描述显而易见。
本发明的方面涉及半导体模块，特别涉及高功率半导体模块。必须理解，高功率可涉及在10A以上和/或1000V以上的电流。模块可以是整体可互换的半导体器件的部件，例如它的构件可以经由例如共同板或共同外壳而彼此机械连接。
根据本发明的实施例，半导体模块包括：至少一个半导体芯片，其包括至少一个半导体开关，该至少一个半导体开关具有集电极、发射极和栅极；连接到集电极的集电极端子；连接到栅极的栅极端子；经由发射极导体路径（其具有发射极电感）连接到发射极的发射极端子；和连接到发射极的辅助发射极端子。
也就是说，半导体模块包括具有半导体开关的芯片并且对开关的集电极、发射极和栅极提供端子。此外，半导体模块提供辅助发射极端子，其可以用于提供用于经由栅极来对开关进行开关的电压。通常，栅极驱动在栅极端子与辅助发射极端子之间连接。
此外，半导体模块包括连接到发射极的第一导体路径和连接到发射极的第二导体路径，其具有与第一导体路径不同的与发射极导体路径的互感耦合。必须理解导体路径可以是任何类型的导体，像金属带、导线或电路板上的条带线路（stripe line）。这两个导体路径用于提供使栅极端子连接到发射极的不同方式。特别地，不同的路径具有到发射极导体路径的不同耦合，并且因此通过选择使导体路径中的一个或两个连接到栅极而允许使用上文描述的效应来控制它的开关特性。
根据本发明的实施例，第一导体路径和第二导体路径能连接到辅助发射极端子。例如，半导体模块仅具有一个辅助发射极端子，但提供经由第一、第二或两个导体路径使辅助发射极端子与发射极连接的可能性。这样，半导体模块可以配置成在一个辅助发射极端子处提供与主发射极导体路径的期望耦合。
半导体模块可提供两个或以上共发射极导体路径，每一个具有不同的UGE耦合，并且其可通过将接合线置于相应位点而选择。利用该方法，耦合在制造后通常无法改变，但模块用户可以选择在特定范围外的值并且获得交付的具有所选值的模块。
根据本发明的实施例，第一导体路径连接到辅助发射极端子并且第二导体路径连接到第二辅助发射极端子。半导体模块可提供两个辅助发射极端子，其中的每个经由另一个导体路径连接到发射极。栅极驱动可以连接到第一、第二或到该两个辅助发射极端子以用于选择用于使发射极与栅极连接的期望耦合。
根据本发明的实施例，至少一个半导体开关是晶体管，例如IGBT。然而，一般，半导体模块可以包括其他类型的半导体开关，例如晶闸管（例如IGCT）。
根据本发明的实施例，第一导体路径和/或第二导体路径连接到发射极导体路径使得第一导体路径和/或第二导体路径和发射极电感具有共同部分。也就是说，相应导体路径和发射极导体路径可具有共同导体。第一导体路径可以一端连接到第一连接点而连接到发射极导体路径。相似地，第二导体路径可以一端连接到第二连接点而连接到发射极导体路径。第二连接点可以与第一连接点不同。
根据本发明的实施例，第二导体路径具有与发射极导体路径的互感耦合，其是第一导体路径与发射极导体路径的互感耦合的至少两倍高。半导体模块可提供两个辅助发射极端子，一个具有（非常）低的耦合并且一个具有高耦合。模块用户可在两个之间选择或使用两个，同样结合分压电阻，来设置期望阻尼。一般，模块供应商和/或模块用户获得配置UGE耦合量的可能性以便使自阻尼适用于它的应用要求。
根据本发明的实施例，第一导体路径和第二导体路径中的每个包括用于使相应导体路径连接到辅助发射极端子的桥接点。例如，两个导体路径可设计有中断（在末端处提供桥接点），其可利用接合线或其他导体而被绕过。桥接点因此可以是用于连接导体的地带。使期望导体路径连接到辅助发射极端子的接合线或其他导体已经可以被模块制造商放置。然而，桥接点在模块的制造（例如在半导体模块的外壳上提供）后可被接近和/或使期望导体路径连接到辅助发射极电极的接合线或其他导体由模块用户放置，这可以是可能的。
可能的是，半导体模块进一步包括连接到发射极、具有与发射极导体路径的互感耦合（其与第一导体路径以及第二导体路径与发射极导体路径的互感耦合不同）的第三导体路径。第三导体路径也可经由桥接点连接到辅助发射极端子，如关于第一和第二导体路径描述的。
第三导体路径和发射极导体路径具有共同部分。例如，第三导体路径的耦合可以比第一导体路径的耦合更高和/或比第二导体路径的耦合可更低。
第三导体路径在第一导体路径到发射极导体路径的第一连接点与第二导体路径到发射极导体路径的第二连接点之间的第三连接点处连接到发射极导体路径。也就是说，第三导体路径可以在其他两个路径的分支点（即，连接点）之间从发射极导体路径分出。
根据本发明的实施例，第一导体路径和/或第二导体路径包括辅助电感，其与发射极电感不同。例如，在半导体模块中可以提供额外电感器，其在相应导体路径中连接。
根据本发明的实施例，其中第一导体路径和/或第二导体经由辅助电感而与发射极电感感应地耦合。例如，两个导体路径可具有彼此并行运行的段，由此提供感应耦合。
根据本发明的实施例，半导体模块包括至少两个半导体开关，它们经由它们的发射极（连接到发射极端子）而并联连接并且经由它们的栅极而并联连接，这些栅极连接到栅极端子。采用这样的方式，半导体模块可以处理更高电流并且可以被仅仅一个栅单元控制。
根据本发明的实施例，第一半导体开关经由具有第一发射极电感的第一发射极导体路径而与发射极端子连接并且第二半导体开关经由具有第二发射极电感的第二发射极导体路径而与发射极端子连接。
根据本发明的实施例，第一导体路径和第二导体路径中的至少一个包括桥接点，用于使第一发射极导体路径和第二发射极导体路径互连。采用这样的方式，辅助发射极端子可以连接到所有发射极电感路径，使得每个发射极导体路径对相应半导体开关的相应发射极提供相同电感。
根据本发明的实施例，至少两个半导体开关经由到发射极端子的共发射极导体路径而与它们的发射极连接，发射极导体路径具有共发射极电感。也可以是这样的情况：发射极电感中的大部分由使这些半导体开关的发射极在一端处互连并且在另一端处连接到发射极端子的共同导体路径提供。
根据本发明的实施例，至少一个半导体芯片、发射极导体路径、第一导体路径和第二导体路径在共同外壳中组装。集电极端子、栅极端子、发射极端子和辅助发射极端子在共同外壳上提供。上文提到的其他部件（像第三导体路径、共发射极电导路径等）也可以组装到外壳内。此外，第二辅助发射极端子也可以在共同外壳上提供。
本发明的另外的方面涉及半导体组件，其包括如上文和在下面描述的半导体模块，其具有第一辅助发射极端子和第二辅助发射极端子，和经由以下中的一个而使栅极端子与发射极互连的栅极驱动：第一辅助发射极端子；第一辅助发射极端子和第一辅助电阻；第二辅助发射极端子；以及第二辅助发射极端子和第二辅助电阻。
栅极驱动可以采用不同的方式利用两个辅助发射极端子连接到半导体模块。例如，栅极驱动可以连接到第一或第二辅助发射极端子中的仅仅一个。备选地，它可以连接第一和第二辅助发射极端子两者，可选地经由在辅助发射极端子与栅极驱动之间连接的一个或多个辅助电阻。
本发明的这些和其他方面从下文描述的实施例将是明显的并且将参考它们来阐明。
附图说明
本发明的主旨将在下列正文中参考在附图中图示的示范性实施例更加详细地解释。
图1示意示出根据本发明的实施例的半导体模块。
图2示意示出根据本发明的另外的实施例的半导体模块。
图3示意示出根据本发明的另外的实施例的半导体模块。
图4示意示出根据本发明的另外的实施例的半导体模块。
图5示意示出根据本发明的另外的实施例的半导体模块。
图6示出根据本发明的实施例从上到半导体模块外壳上的视图。
图7A至7E示意示出根据本发明的实施例的半导体组件。
在图中使用的参考符号和它们的主要意思采用概括形式在参考符号列表中列出。原则上，相同的部件在图中提供有相同的参考符号。
具体实施方式
图1示出半导体模块10，其包括具有半导体开关14和与该半导体开关14反并联连接的续流二极管16的单个半导体芯片12。
半导体开关14（其可以是如在图中示出的IGBT）包括集电极18、栅极20和发射极22。集电极18连接到集电极端子24，栅极20连接到栅极端子26并且发射极22连接到（主）发射极端子28。端子24、26、28可以用于使半导体模块10与半导体器件的另外的部件连接。
发射极端子28经由导体路径30而与发射极22连接，该发射极22具有发射极电感32。例如，发射极电感32可以具有在1nH与100nH之间的值。
半导体模块10进一步包括两个另外的导体路径34、36，其与发射极连接。第二导体路径36与发射极电导路径30共享发射极电感32。
半导体模块10包括辅助发射极端子38，其可以连接到导体路径34、36中的一个或两个。导体路径34、36包括桥接点40，其可以通过接合线42而被短路。在图1中，接合线42使第一导体路径34的桥接点40互连，使得将辅助发射极端子在没有电感32的情况下连接到发射极22。
利用接合线42，半导体模块10可以配置为快速或慢开关模块。该设置可以在制造期间已经完成。
图2示出半导体模块10，其包括第一辅助发射极端子38和第二辅助发射极端子44。第一导体路径34连接到第一辅助发射极端子38并且第二导体路径36连接到第一辅助发射极端子44。采用这样的方式，两个导体路径34、36在单独辅助发射极端子38、44处可用。模块用户可以选择使用哪个端子38、44以便自己设置开关速度。
图3示出具有并联芯片12的半导体模块10。每个芯片包括半导体开关14和反并联连接的续流二极管16。所有半导体开关14的集电极18连接到集电极端子24。所有半导体开关14的栅极20连接到栅极端子24。对于每个半导体开关14，提供单独发射极导体路径30a、30b、30c，其使相应发射极22与发射极端子28连接。
发射极导体路径30a、30b、30c包括发射极电感32a、32b、32c，其可以具有相同的值。
在半导体模块10中提供三个不同导体路径34、36、46。第一导体路径34在连接点48处直接连接到发射极22并且具有桥接点40来使所有发射极22与辅助发射极端子38直接互连。第二导体路径36连接到发射极端子28与发射极电感32a、32b、32c之间的连接点50，并且也具有桥接点40来使这些点与辅助发射极端子38直接互连。第三导体路径46连接到发射极电感32a、32b、32c中的连接点52并且也具有桥接点40来使这些点与辅助发射极电极38直接互连。例如，可选择连接点52，使得第三导体路径46的电感是第二导体路径36的电感值的一半。
在图3中示出的示例中，第三导体路径46的桥接点40利用接合线42而被桥接和/或短路。通过应用接合线22，半导体模块10的开关速度可以在制造期间设置。
图4示出与图3类似地具有并联芯片12的半导体模块10。半导体开关的发射极22彼此直接连接并且经由共发射极电导路径30而与发射极端子28连接。与图2类似，半导体模块10具有两个辅助发射极端子38、44，其中第一辅助发射极端子38经由第一导体路径34直接连接到发射极22并且第二辅助发射极端子44经由共发射极导体路径30直接连接到发射极端子28。
图5示出与图4类似地具有带共发射极导体路径30的并联芯片12的半导体模块10。然而，在图4中，第二导体路径36经由辅助电感54而连接，该辅助电感54感应耦合于发射极电感32。在该情况下，高UGE耦合经由共发射极导体路径30而未实现，而相反利用两个耦合电感54、32实现。
图6示出半导体模块10的外壳56，例如用于图1至图5的模块10。芯片12、导体路径30、34、36、46、电感32、54可以在外壳56内部。端子24、26、28、38、44可以在外壳56上提供。在图6中，端子24、28中的每个提供有并联连接的三个触点。
图7A至7E示出半导体组件58的五个不同变化形式，其中两个辅助端子38、44采用不同方式连接到栅极驱动60。利用这些变化形式，耦合量以及因此半导体模块10的开关速度可以被调谐。第一辅助发射极端子36提供比第二辅助发射极端子44更低的电感。
图7A示出具有最快开关的变化形式。栅极驱动器60仅连接到第一辅助端子36。
在图7B中，栅极驱动器60直接连接到第一辅助发射极端子36并且经由辅助电阻62连接到第二辅助发射极端子44。
在图7C中，栅极驱动器60直接连接到第一辅助发射极端子36并且直接连接到第二辅助发射极端子44。
在图7D中，栅极驱动器60经由辅助电阻62连接到第一辅助发射极端子36并且直接连接到第二辅助发射极端子44。
图7E示出具有最慢开关的变化形式。栅极驱动器60仅连接到第二辅助端子44。
尽管本发明已经在附图和前述描述中详细地图示和描述，这样的图示和描述要认为是说明性或示范性而不是限制性的；本发明不限于公开的实施例。对公开的实施例的其他变化形式可以被本领域内技术人员在从对附图、公开和附上的权利要求的学习以及实践要求保护的本发明来理解和实施。在权利要求中，单词“包括”不排除其他元件或步骤，并且不定冠词“一”不排除多数。单个处理器或控制器或其他单元可满足在权利要求中列举的若干项目的功能。简单的事实是，某些措施在互相不同的从属权利要求中被记载，这不表明这些措施的组合无法被有利地使用。在权利要求中的任何标号不应该解释为限制范围。
。

Claims (9)

1.一种半导体模块（10），其包括：
至少一个半导体芯片（12），其包括至少一个半导体开关（14），所述至少一个半导体开关（14）具有集电极（18）、发射极（22）和栅极（20）；
集电极端子（24），其连接到所述集电极（18）；
栅极端子（26），其连接到所述栅极（20）；
发射极端子（28），其经由具有发射极电感（32）的发射极导体路径（30）连接到所述发射极（22）；
辅助发射极端子（38），其连接到所述发射极（22）；
第一导体路径（34），其连接到所述发射极（22）；
第二导体路径（36），其连接到所述发射极（22）且具有与所述第一导体路径（34）不同的与所述发射极导体路径（30）的互感耦合；
所述第一导体路径（34）和所述第二导体路径（36）能连接到所述辅助发射极端子（38）；
其中所述半导体开关（14）是IGBT，并且
其中所述第一导体路径（34）和所述第二导体路径（36）中的每个包括桥接点（40），其能够通过用于使相应导体路径连接到所述辅助发射极端子（38）的接合线而被短路。
2.如权利要求1所述的半导体模块（10），其中所述第一导体路径（34）和/或所述第二导体路径（36）连接到所述发射极导体路径（30）使得所述第一导体路径（34）和/或所述第二导体路径（36）和所述发射极电感（32）具有共同部分。
3.如权利要求1-2中的任一项所述的半导体模块（10），其中所述第二导体路径（36）具有与所述发射极导体路径（30）的互感耦合，其是所述第一导体路径（34）与所述发射极导体路径（30）的互感耦合的至少两倍高。
4.如权利要求1-2中的任一项所述的半导体模块（10），其中所述第一导体路径（34）和/或第二导体路径（36）包括与所述发射极电感（32）不同的辅助电感（54）；和/或
其中所述第一导体路径（34）和/或第二导体路径 （36）经由辅助电感（54）而与所述发射极电感（32）感应耦合。
5.如权利要求1-2中的任一项所述的半导体模块（10），其中所述半导体模块包括至少两个半导体开关（14），其经由它们的连接到所述发射极端子（28）的发射极（22）而并联连接并且经由它们的连接到所述栅极端子（26）的栅极（20）而并联连接。
6.如权利要求5所述的半导体模块（10），其中第一半导体开关（14）经由具有第一发射极电感（32a）的第一发射极导体路径（30a）而与所述发射极端子（28）连接并且第二半导体开关（14）经由具有第二发射极电感（32b）的第二发射极导体路径（30b）而与所述发射极端子（28）连接；
其中所述第一导体路径（30a）和所述第二导体路径（30b）中的至少一个包括桥接点（40），其能够通过用于使所述第一发射极导体路径（30a）和所述第二发射极导体路径（30b）互连的接合线而被短路。
7.如权利要求5所述的半导体模块（10），其中所述至少两个半导体开关（14）采用它们的发射极（22）经由共发射极导体路径（30）而连接到所述发射极端子（28），所述发射极导体路径（30）具有共发射极电感（32）。
8.如权利要求1-2和权利要求6-7中的任一项所述的半导体模块（10），其中所述至少一个半导体芯片（12）、所述发射极导体路径（30）、所述第一导体路径（34）和所述第二导体路径（36）在共同外壳（56）中组装；
其中所述集电极端子（24）、所述栅极端子（26）、所述发射极端子（28）和所述辅助发射极端子在所述共同外壳（56）上提供。
9.一种半导体组件（58），其包括：
如权利要求1-8中的任一项所述的半导体模块（10），其具有第一辅助发射极端子（38）和第二辅助发射极端子（44）；
栅极驱动（60），其经由以下中的至少一个而使所述栅极端子（26）和所述发射极（22）互连：
所述第一辅助发射极端子（38）；
所述第一辅助发射极端子（38）和第一辅助电阻（62）；
所述第二辅助发射极端子（44）；
所述第二辅助发射极端子（44）和第二辅助电阻（62）。
CN201580008490.2A 2014-02-14 2015-01-14 具有两个辅助发射极导体路径的半导体模块 Active CN106165095B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP14155208.3 2014-02-14
EP14155208 2014-02-14
PCT/EP2015/050611 WO2015121015A1 (en) 2014-02-14 2015-01-14 Semiconductor module with two auxiliary emitter conductor paths

Publications (2)

Publication Number Publication Date
CN106165095A CN106165095A (zh) 2016-11-23
CN106165095B true CN106165095B (zh) 2018-10-19

Family

ID=50073099

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580008490.2A Active CN106165095B (zh) 2014-02-14 2015-01-14 具有两个辅助发射极导体路径的半导体模块

Country Status (5)

Country Link
US (1) US10224424B2 (zh)
EP (1) EP3105791B1 (zh)
JP (1) JP6427589B2 (zh)
CN (1) CN106165095B (zh)
WO (1) WO2015121015A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB201417564D0 (en) 2014-10-03 2014-11-19 E2V Tech Uk Ltd Switching arrangement
CN108028646B (zh) * 2016-05-19 2021-05-11 富士电机株式会社 绝缘栅型半导体装置以及绝缘栅型半导体装置的制造方法
CN106601801B (zh) * 2016-12-01 2019-07-05 王培林 绝缘栅双极晶体管及其制备方法
JP2019068648A (ja) * 2017-10-02 2019-04-25 株式会社豊田自動織機 インバータ装置
EP3614562A1 (en) * 2018-08-24 2020-02-26 General Electric Technology GmbH Electronic valve apparatus
CN112886558A (zh) * 2021-01-20 2021-06-01 浙江大学 一种功率半导体芯片并联结构及其驱动回路过流失效抑制方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0621635A1 (en) * 1993-04-23 1994-10-26 Fuji Electric Co. Ltd. Power transistor module
DE10005754A1 (de) * 1999-08-12 2001-08-23 Semikron Elektronik Gmbh Leistungshalbleiterschaltungsanordnung mit schwingungsgedämpfter Parallelschaltung
CN102684461A (zh) * 2011-03-15 2012-09-19 英飞凌科技股份有限公司 包括用于补偿寄生电感的电路的半导体装置
CN103579146A (zh) * 2012-07-31 2014-02-12 株式会社东芝 半导体装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03263363A (ja) * 1990-02-23 1991-11-22 Fuji Electric Co Ltd 半導体装置
US5034343A (en) 1990-03-08 1991-07-23 Harris Corporation Manufacturing ultra-thin wafer using a handle wafer
WO1994023444A2 (en) 1993-04-02 1994-10-13 Harris Corporation Bonded wafer processing with oxidative bonding
US6362075B1 (en) 1999-06-30 2002-03-26 Harris Corporation Method for making a diffused back-side layer on a bonded-wafer with a thick bond oxide
JP4040838B2 (ja) * 2000-12-18 2008-01-30 三菱電機株式会社 電力用半導体装置
JP2003009508A (ja) * 2001-06-19 2003-01-10 Mitsubishi Electric Corp 電力用半導体装置
US6872640B1 (en) 2004-03-16 2005-03-29 Micron Technology, Inc. SOI CMOS device with reduced DIBL
JP4449772B2 (ja) * 2004-04-09 2010-04-14 株式会社デンソー パワー半導体スイッチング素子及びそれを用いた半導体パワーモジュール
US7629649B2 (en) 2006-05-09 2009-12-08 Atmel Corporation Method and materials to control doping profile in integrated circuit substrate material
JP5542323B2 (ja) * 2008-11-20 2014-07-09 東芝三菱電機産業システム株式会社 ゲート回路
EP2249392B1 (en) 2009-04-29 2020-05-20 ABB Power Grids Switzerland AG Reverse-conducting semiconductor device
DE112011103506T5 (de) 2011-11-17 2014-11-06 Fuji Electric Co., Ltd Halbleitervorrichtung und Verfahren zur Herstellung der Halbleitervorrichtung
JP5705099B2 (ja) 2011-12-16 2015-04-22 三菱電機株式会社 半導体スイッチング装置
DK2942870T3 (en) * 2014-05-09 2018-10-22 Abb Schweiz Ag Device and method for a power semiconductor contact

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0621635A1 (en) * 1993-04-23 1994-10-26 Fuji Electric Co. Ltd. Power transistor module
DE10005754A1 (de) * 1999-08-12 2001-08-23 Semikron Elektronik Gmbh Leistungshalbleiterschaltungsanordnung mit schwingungsgedämpfter Parallelschaltung
CN102684461A (zh) * 2011-03-15 2012-09-19 英飞凌科技股份有限公司 包括用于补偿寄生电感的电路的半导体装置
CN103579146A (zh) * 2012-07-31 2014-02-12 株式会社东芝 半导体装置

Also Published As

Publication number Publication date
US20160351697A1 (en) 2016-12-01
CN106165095A (zh) 2016-11-23
EP3105791B1 (en) 2021-05-26
US10224424B2 (en) 2019-03-05
JP6427589B2 (ja) 2018-11-21
WO2015121015A1 (en) 2015-08-20
EP3105791A1 (en) 2016-12-21
JP2017508287A (ja) 2017-03-23

Similar Documents

Publication Publication Date Title
CN106165095B (zh) 具有两个辅助发射极导体路径的半导体模块
CN105359269B (zh) 半导体装置
CN106169471B (zh) 开关性能改进的双向功率开关
JP6525923B2 (ja) 電流／電力の平衡のための方法及び装置
CN202042483U (zh) 一种功率半导体器件的封装结构
CN106605300B (zh) 半导体装置
JP2020517125A (ja) 一体型クランプ回路を有するパワーモジュールおよびそのプロセス
US10276552B2 (en) Semiconductor module
JP7320083B2 (ja) パワーエレクトロニクス用のパッケージ
CN110797328A (zh) 一种功率半导体模块的桥臂单元设计
CN108389807A (zh) 用于垂直半导体器件的精度提高的器件体系结构和方法
KR101231792B1 (ko) 반도체 패키지
CN102332908B (zh) 具有可变电阻电路的半导体集成电路
JP2016035966A (ja) 半導体集積回路装置
US10187050B2 (en) Method and apparatus for balancing current and power
CN108028230B (zh) 半导体设备
CN105097756B (zh) 半导体模块
CN102739218A (zh) 开关装置和开关模块
US9087712B2 (en) Semiconductor device
CN111769723A (zh) 具有附加发射极/源极路径的并联功率模块
EP3955290A1 (en) Switch device and method for manufacturing the switch device
CN102545861A (zh) 电阻电路、电路系统和驱动器
CN210956668U (zh) 一种功率半导体模块的桥臂单元
JP2015226067A (ja) パワーモジュール
JP2024008561A (ja) 半導体リレー

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20210512

Address after: Baden, Switzerland

Patentee after: ABB grid Switzerland AG

Address before: Baden, Switzerland

Patentee before: Asea Brown Boveri Ltd.

TR01 Transfer of patent right
CP01 Change in the name or title of a patent holder

Address after: Swiss Baden

Patentee after: Hitachi energy Switzerland AG

Address before: Swiss Baden

Patentee before: ABB grid Switzerland AG

CP01 Change in the name or title of a patent holder
TR01 Transfer of patent right

Effective date of registration: 20240115

Address after: Zurich, SUI

Patentee after: Hitachi Energy Co.,Ltd.

Address before: Swiss Baden

Patentee before: Hitachi energy Switzerland AG

TR01 Transfer of patent right