CN109119418A - 半导体集成装置及其栅极筛查试验方法 - Google Patents

半导体集成装置及其栅极筛查试验方法 Download PDF

Info

Publication number
CN109119418A
CN109119418A CN201810410764.6A CN201810410764A CN109119418A CN 109119418 A CN109119418 A CN 109119418A CN 201810410764 A CN201810410764 A CN 201810410764A CN 109119418 A CN109119418 A CN 109119418A
Authority
CN
China
Prior art keywords
grid
voltage
adjuster
integrated device
semiconductor integrated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810410764.6A
Other languages
English (en)
Other versions
CN109119418B (zh
Inventor
森贵浩
澄田仁志
佐佐木雅浩
中森昭
齐藤俊
富田航
佐佐木修
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of CN109119418A publication Critical patent/CN109119418A/zh
Application granted granted Critical
Publication of CN109119418B publication Critical patent/CN109119418B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2607—Circuits therefor
    • G01R31/2621—Circuits therefor for testing field effect transistors, i.e. FET's
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2601—Apparatus or methods therefor
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/59—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices including plural semiconductor devices as final control devices for a single load
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2884—Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Electromagnetism (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • General Engineering & Computer Science (AREA)

Abstract

提供一种不需要设置附加电路、并且不另外设置栅极筛查端子就能够进行栅极筛查试验的半导体集成装置及其栅极筛查试验方法。具备：栅极驱动部(12)，其对电压控制型半导体元件(Q2)的栅极进行驱动；以及调节器(13)，其向该栅极驱动部提供栅极驱动电压，具备外部连接端子(tc)，在栅极筛查试验时，能够对该外部连接端子(tc)施加针对所述电压控制型半导体元件的栅极筛查用电压。

Description

半导体集成装置及其栅极筛查试验方法
技术领域
本发明涉及一种绝缘栅极型器件的驱动电路等搭载有栅极筛查试验功能的半导体集成装置及其栅极筛查试验方法。
背景技术
作为这种半导体集成装置，例如已知专利文献1所记载的结构。
在该专利文献1所记载的先行技术中，在IC芯片内设置有4通道的作为MOS型半导体元件的MOSFET及其控制电路，在各功率MOSFET的栅极电极上连接有电平移位电路，在各电平移位电路上连接有控制电路。
各MOSFET的栅极电极经由反流防止电路来与一个栅极筛查试验端子连接。
专利文献1：日本特开2012-42281号公报
发明内容
发明要解决的问题
在上述专利文献1所记载的先行技术中，存在以下问题：在作为栅极筛查试验的对象的各功率MOSFET的栅极端子与栅极筛查端子之间需要反流防止电路，并且在控制电路与各功率MOSFET的栅极之间需要电压移位电路，当功率MOSFET的数量增加时，芯片面积增加。
因此，本发明是着眼于上述先行技术的问题而完成的，其目的在于提供一种不需要设置附加电路、并且不另外设置栅极筛查端子就能够进行栅极筛查试验的半导体集成装置及其栅极筛查试验方法。
用于解决问题的方案
为了达到上述目的，本发明所涉及的半导体集成装置的一个方式具备：栅极驱动部，其对电压控制型半导体元件的栅极进行驱动；以及调节器，其向该栅极驱动部提供栅极驱动电压。而且，调节器具备外部连接端子，在栅极筛查试验时，能够对该外部连接端子施加针对所述电压控制型半导体元件的栅极筛查用电压。
另外，关于本发明所涉及的半导体集成装置的栅极筛查试验方法，该半导体集成装置具备：栅极驱动部，其对电压控制型半导体元件的栅极进行驱动；以及调节器，其向该栅极驱动部提供栅极驱动电压，在所述半导体集成装置的栅极筛查试验方法中，
在栅极筛查试验时，在使调节器的动作停止的状态下，对调节器的外部连接端子施加针对电压控制型半导体元件的栅极筛查用电压。
发明的效果
根据本发明的一个方式，在栅极筛查试验时，能够通过对调节器的现有的端子施加栅极筛查试验用电压来进行栅极筛查试验，不需要增设栅极筛查试验用的电路，能够抑制芯片面积的增加。
附图说明
图1是表示本发明所涉及的半导体集成装置的第一实施方式的框图。
图2是表示图1的调节器的具体结构的电路图。
图3是表示对栅极筛查端子施加的栅极筛查试验用电压的波形图，(a)表示n沟道电压控制型半导体元件用的试验电压，(b)表示p沟道电压控制型半导体元件用的试验电压。
图4是表示本发明所涉及的半导体集成装置的第二实施方式的框图。
附图标记说明
10：半导体集成装置；11：栅极驱动电路；12：前置驱动器；13：调节器；21：差动级；22：相位补偿电路；23：恒流电路；24：调整电路；tref：输入端子；tout：输出端子；toc：动作切换端子；tc：电容连接端子；tgs、tgsp：栅极筛查端子；Q1：p沟道MOSFET；Q2、Q2a～Q2c：n沟道MOSFET；Q11、Q12：p沟道MOSFET；Q21、Q22、Q31、Q41：n沟道MOSFET。
具体实施方式
接着，参照附图来说明本发明的一个实施方式。在下面的附图的记载中，对相同或类似的部分标注了相同或类似的标记。
另外，下面示出的实施方式用于例示将本发明的技术思想具体化的装置、方法，关于本发明的技术思想，并不将结构部件的材质、形状、构造、配置等特别指定为下述的材质、形状、构造、配置等。关于本发明的技术思想，在权利要求书所记载的权利要求所规定的技术范围内能够施加各种变更。
下面，参照附图来说明本发明的一个实施方式所涉及的半导体集成装置。
如图1所示，在半导体集成装置10中，在直流电源布线Lp与接地布线Le之间串联地连接有作为驱动对象的例如由功率MOSFET构成的p沟道电压控制型半导体元件Q1以及同样例如由功率MOSFET构成的n沟道电压控制型半导体元件Q2。输出电压从该p沟道电压控制型半导体元件Q1与该n沟道电压控制型半导体元件Q2的连接点输出。该半导体集成装置10具有能够对p沟道电压控制型半导体元件Q1和n沟道电压控制型半导体元件Q2进行后述的栅极筛查试验的栅极筛查试验功能。
另外，半导体集成装置10具备对p沟道电压控制型半导体元件Q1和n沟道电压控制型半导体元件Q2的栅极进行驱动的栅极驱动电路11。该栅极驱动电路11具备：作为栅极驱动部的前置驱动器12，其向p沟道电压控制型半导体元件Q1和n沟道电压控制型半导体元件Q2的栅极提供栅极电压Vg1和Vg2；以及调节器13，其向该前置驱动器12提供栅极驱动电压Vg。
前置驱动器12将根据从外部输入的栅极驱动信号对从调节器13输入的栅极驱动电压Vg进行接通断开控制而生成的栅极电压Vg1提供到p沟道电压控制型半导体元件Q1的栅极，并且将同样地生成的栅极电压Vg2提供到n沟道电压控制型半导体元件Q2的栅极。
调节器13连接于直流电源布线Lp与接地布线Le之间，将输入的直流电源电压Vcc降低来生成栅极驱动电压Vg，并将所生成的栅极驱动电压Vg输出到前置驱动器12。
如图2所示，该调节器13的具体结构包括差动级21，该差动级21的输出侧经由相位补偿电路22来与输出端子tout连接。差动级21利用一对p沟道MOSFET Q11及Q12以及2个n沟道MOSFET Q21及Q22来构成差动放大器，所述一对p沟道MOSFET Q11及Q12的源极经由恒流电路23来与直流电源布线Lp连接，所述2个n沟道MOSFET Q21及Q22构成连接于该p沟道MOSFET Q11及Q12的漏极与接地布线Le之间的电流镜电路。
而且，在差动级21的p沟道MOSFET Q12的栅极连接有输入端子tref，该输入端子tref被输入基准电压Vref。另外，p沟道MOSFET Q11的栅极被输入后述的反馈电压Vf。并且，从p沟道MOSFET Q12的漏极与n沟道MOSFET Q22的连接点P1输出的输出电压经由相位补偿电路22被输出到输出端子tout。该相位补偿电路22由电容器C与电阻R的串联电路构成。
另外，将差动级21的p沟道MOSFET Q12的漏极与n沟道MOSFET Q22的连接点设为P1。并且将相位补偿电路22与n沟道MOSFET Q31的连接点设为P2。在n沟道MOSFET Q31的栅极连接有动作切换端子toc，从外部对该动作切换端子toc输入动作切换信号Soc。
并且，在相位补偿电路22同输出端子tout的连接点P3与接地布线Le之间串联地连接有分压电阻R1及R2，从这些分压电阻R1与R2的连接点P4输出的反馈电压Vf被提供到差动级21的p沟道MOSFET Q11的栅极。
另外，在调节器13中设置有n沟道MOSFET Q41和调整电路24，该n沟道MOSFET Q41的栅极连接于相位补偿电路22与n沟道MOSFET Q31的连接点P2。从直流电源布线Lp对该调整电路24提供直流电源电压Vcc。调整电路24的一方与n沟道MOSFET Q41的漏极连接，另一方连接于相位补偿电路22与输出端子tout的连接点即P3。在此，调整电路24进行动作以抑制在从输出端子tout输出的栅极驱动电压Vg启动时产生的过冲等变动。
并且，在调节器13中设置有作为外部连接用端子的电容连接端子tc，该电容连接端子tc将外部的电容连接到输出端子tout与连接点P3之间的连接点P5。该电容连接端子tc在通常时连接用于调整延迟时间等的外置电容器，但是在晶圆试验时进行的栅极筛查试验时被用作栅极筛查端子tgs，该栅极筛查端子tgs被施加比通常的栅极驱动电压Vg高的栅极筛查用电压Vgs。
另一方面，关于p沟道MOSFET Q1，在前置驱动器12与p沟道MOSFET Q1的栅极之间连接有栅极筛查用端子(焊盘(pad))tgsp，在p沟道MOSFET Q1的栅极筛查试验时对栅极筛查用端子tgsp施加地电位。
接着，说明上述第一实施方式的动作。
首先，在调节器13中，在例如从外部的EPROM对动作切换端子toc输入了高电平的动作切换信号Soc的状态下，n沟道MOSFET Q31变为接通状态，差动级21的连接点P1以及输出端子tout与接地布线Le连接，因此调节器13成为来自输出端子tout的栅极驱动电压Vg为接地电平的动作停止状态。
从该调节器13的动作停止状态起使输入到动作切换端子toc的动作切换信号Soc变为低电平，由此n沟道MOSFET Q31变为断开状态，从差动级21的连接点P1输出同基准电压Vref与反馈电压Vf之差成正比的输出电压。该输出电压被相位补偿电路22进行相位补偿后被输出到输出端子tout，从该输出端子tout作为栅极驱动电压Vg被提供到前置驱动器12。
在该前置驱动器12中，按照从外部输入的栅极驱动信号，对从调节器13输入的栅极驱动电压Vg进行接通断开控制来将栅极电压Vg1或Vg2输出到p沟道MOSFET Q1或n沟道MOSFET Q2。由此，p沟道MOSFET Q1或n沟道MOSFET Q2被驱动，从p沟道MOSFET Q1与n沟道MOSFET Q2的连接点输出输出信号。
另外，在上述的半导体集成装置10的制造过程中，在半导体集成装置的制造完成的时间点进行的晶圆试验时进行n沟道MOSFET Q2的栅极筛查试验的情况下，如图3的(a)所示，对调节器13的动作切换端子toc输入高电平的动作切换信号Soc。由此，n沟道MOSFETQ31变为接通状态，如前所述那样使调节器13成为停止输出栅极驱动电压Vg的动作停止状态。在该状态下，实施栅极筛查试验。在该栅极筛查试验中，将电容连接端子tc作为栅极筛查端子tgs，在规定时间t1的期间从晶圆试验机的电源对该栅极筛查端子tgs施加比通常的栅极驱动电压高的栅极筛查用电压Vgs。此时，对前置驱动器12提供规定的栅极驱动信号以形成向n沟道MOSFET Q2提供栅极电压Vg2的状态。
由此，从调节器13的输出端子tout输出的栅极筛查用电压Vgs通过前置驱动器12后被提供到n沟道MOSFET Q2的栅极，能够进行栅极筛查试验。
另一方面，为了对p沟道MOSFET Q1进行栅极筛查试验，如图3的(b)所示那样，在规定时间t2的期间对筛查用端子tgsp施加地电位Vb。由此，如图3的(b)所示那样，对p沟道MOSFET Q1施加从电源电压Vcc减去地电位Vb而得到的栅极筛查用电压Vgs。通过使电源电压Vcc任意地变化，能够进行栅极筛查试验。
这样，在上述第一实施方式中，在对n沟道MOSFET Q2进行栅极筛查试验的情况下，将调节器13的电容连接端子tc用作用于施加栅极筛查用电压Vgs的栅极筛查端子tgs。因此，不需要增设针对n沟道MOSFET Q2的栅极筛查端子，也不会发生芯片面积的增加。
另外，关于p沟道MOSFET Q1，通过在前置驱动器12与p沟道MOSFET Q1的栅极之间设置筛查用端子(焊盘)tgsp并对该筛查用端子tgsp施加地电位，能够进行筛查试验。
而且，不需要如先行技术那样设置电压移位电路等，能够抑制芯片面积的增加。
接着，结合图4来说明本发明的第二实施方式。
在该第二实施方式中，利用前置驱动器对多个n沟道MOSFET进行驱动。
即，在第二实施方式中，如图4所示，在直流电源布线Lp连接有1个p沟道MOSFET Q1的源极，在该p沟道MOSFET Q1的漏极与接地布线Le之间并联地连接有多个、例如3个n沟道MOSFET Q2a、Q2b及Q2c。
而且，各n沟道MOSFET Q2a、Q2b及Q2c的栅极经由反相器41a、41b及41c并联地连接于前置驱动器12。
此外，p沟道MOSFET Q1的栅极与p沟道MOSFET Q51的栅极连接，该p沟道MOSFETQ51同恒流电路42串联地连接于直流电源布线Lp与前置驱动器12之间。而且，两个p沟道MOSFET Q1及Q51的栅极连接于p沟道MOSFET Q51与恒流电路42的连接点，并且经由二极管D1来与直流电源布线Lp连接。
关于其它结构，具有与前述的第一实施方式同样的结构，对与图1对应的部分标注相同标记，省略其详细说明。
根据该第二实施方式，与p沟道MOSFET Q1连接的并联连接的n沟道MOSFET Q2a～Q2c的栅极分别经由反相器41a～41c并联地连结于前置驱动器12。因此，来自调节器13的栅极驱动电压Vg经由前置驱动器12并联地被提供到各n沟道MOSFET Q2a～Q2c。
因而，与前述的第一实施方式同样地，在半导体集成装置10的制造结束的阶段的晶圆试验中进行栅极筛查试验的情况下，向调节器13的动作切换端子toc输入高电平的动作切换信号Soc来使调节器13成为动作停止状态。在该状态下，将电容连接端子tc作为栅极筛查端子tgs，对该栅极筛查端子tgs施加栅极筛查用电压Vgs。与此同时，通过选择向前置驱动器12提供的栅极驱动信号，能够向各n沟道MOSFET Q2a～Q2c的栅极各自分开地施加比通常的栅极驱动电压Vg高的栅极筛查用电压Vgs。因而，能够对多个n沟道MOSFET Q2a～Q2c各自分开地进行栅极筛查试验。
而且，在该第二实施方式中也是，不需要针对多个n沟道MOSFET Q2a～Q2c增设筛查用端子，也不需要针对各n沟道MOSFET Q2a～Q2c各自分开地设置反流防止用的二极管。
此外，在上述第一及第二实施方式中，说明了将功率MOSFET Q1及Q2应用为电压控制型半导体元件的情况，但是不限定于此，能够应用绝缘栅双极型晶体管、SiC等宽带隙半导体元件。
另外，在上述第一及第二实施方式中，说明了栅极驱动电路11的驱动对象包括p沟道MOSFET的情况，但是不限定于此，在驱动对象仅为n沟道MOSFET的情况下，不需要增设筛查用端子。
并且，在上述第一及第二实施方式中，说明了利用1个前置驱动器12来驱动p沟道MOSFET Q1和n沟道MOSFET Q2的情况，但是不限定于此，也可以利用各自分开的前置驱动器来驱动p沟道MOSFET Q1和n沟道MOSFET Q2。在该情况下，只要从共同的调节器对各前置驱动器提供栅极驱动电压Vg即可。
另外，在上述第一及第二实施方式中，说明了将n沟道MOSFET Q31应用为从动作切换端子toc被输入动作切换信号Soc的开关元件的情况，但是不限定于此，能够应用双极型晶体管、其它FET等任意的极性的开关元件。

Claims (7)

1.一种半导体集成装置，具备：
栅极驱动部，其对电压控制型半导体元件的栅极进行驱动；以及
调节器，其向该栅极驱动部提供栅极驱动电压，
其中，所述调节器具备外部连接端子，在栅极筛查试验时，能够对该外部连接端子施加针对所述电压控制型半导体元件的栅极筛查用电压。
2.根据权利要求1所述的半导体集成装置，其中，
所述调节器具备动作切换端子，该动作切换端子被输入用于控制所述调节器的动作状态和动作停止状态的动作切换信号，其中，当在所述筛查试验时所述动作切换端子被输入用于将所述调节器控制为动作停止状态的动作切换信号时，所述栅极驱动电压的输出被停止。
3.根据权利要求2所述的半导体集成装置，其中，
所述调节器还具备：差动级，其被输入基准电压；输出端子，该差动级的输出电压经由相位补偿电路被提供到该输出端子；以及开关元件，其连接于所述差动级的输出侧同所述相位补偿电路之间的连接点与接地之间，其中，所述动作切换端子与所述开关元件的控制端子连接，所述外部连接端子连接于所述相位补偿电路与所述输出端子之间。
4.根据权利要求1～3中的任一项所述的半导体集成装置，其中，
所述栅极驱动部由以下的前置驱动器构成：所述前置驱动器基于所述调节器的栅极驱动电压来驱动所述电压控制型半导体元件的栅极。
5.根据权利要求4所述的半导体集成装置，其中，
在所述前置驱动器的输出侧各自分开地连接n沟道电压控制型半导体元件的栅极和p沟道电压控制型半导体元件的栅极，在所述前置驱动器与所述p沟道电压控制型半导体元件的栅极之间连接有栅极筛查用端子。
6.根据权利要求1～5中的任一项所述的半导体集成装置，其中，
多个n沟道电压控制型半导体元件的栅极并联地连接于所述栅极驱动部。
7.一种半导体集成装置的栅极筛查试验方法，该半导体集成装置具备：栅极驱动部，其对电压控制型半导体元件的栅极进行驱动；以及调节器，其向该栅极驱动部提供栅极驱动电压，在所述半导体集成装置的栅极筛查试验方法中，
在使所述调节器的动作停止的状态下，对所述调节器的外部连接端子施加针对所述电压控制型半导体元件的栅极筛查用电压来进行栅极筛查试验。
CN201810410764.6A 2017-06-23 2018-05-02 半导体集成装置及其栅极筛查试验方法 Active CN109119418B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017-123350 2017-06-23
JP2017123350A JP6926716B2 (ja) 2017-06-23 2017-06-23 半導体集積装置及びそのゲートスクリーニング試験方法

Publications (2)

Publication Number Publication Date
CN109119418A true CN109119418A (zh) 2019-01-01
CN109119418B CN109119418B (zh) 2023-10-20

Family

ID=64693083

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810410764.6A Active CN109119418B (zh) 2017-06-23 2018-05-02 半导体集成装置及其栅极筛查试验方法

Country Status (3)

Country Link
US (1) US10725087B2 (zh)
JP (1) JP6926716B2 (zh)
CN (1) CN109119418B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020170915A (ja) * 2019-04-02 2020-10-15 株式会社デンソー 駆動回路

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7419769B2 (ja) 2019-06-18 2024-01-23 富士電機株式会社 半導体装置およびその試験方法
CN110412380B (zh) * 2019-08-02 2022-02-18 西安太乙电子有限公司 一种基于图形化mosfet驱动器的测试方法
US11157028B1 (en) * 2020-11-17 2021-10-26 Centaur Technology, Inc. Fast precision droop detector

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0567661A (ja) * 1991-09-10 1993-03-19 Nippondenso Co Ltd 電力用半導体装置
JPH06112802A (ja) * 1992-09-29 1994-04-22 Toshiba Corp 出力バッファ回路
JP2000338191A (ja) * 1999-05-28 2000-12-08 Nec Corp 半導体装置およびそのテスト方法
CN101025431A (zh) * 2006-02-20 2007-08-29 江苏绿扬电子仪器集团有限公司 大功率半导体管测试方法及装置
CN203722583U (zh) * 2013-11-28 2014-07-16 杭州亿恒科技有限公司 一种伺服功率放大电路
JP2014146094A (ja) * 2013-01-28 2014-08-14 Toshiba Corp レギュレータ

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3353388B2 (ja) * 1993-06-23 2002-12-03 株式会社デンソー 電力用半導体装置
JP2009257908A (ja) 2008-04-16 2009-11-05 Denso Corp 半導体集積回路のスクリーニング検査方法
US8179108B2 (en) * 2009-08-02 2012-05-15 Freescale Semiconductor, Inc. Regulator having phase compensation circuit
JP5382544B2 (ja) 2010-08-17 2014-01-08 富士電機株式会社 半導体集積回路および半導体集積回路に対するゲートスクリーニング試験の方法
US20120062190A1 (en) * 2010-09-10 2012-03-15 Holger Haiplik Dc-dc converters
CN103187856B (zh) * 2011-12-31 2015-08-19 意法半导体研发(深圳)有限公司 一种高侧驱动电路及操作驱动电路的方法
US9331672B2 (en) * 2014-06-30 2016-05-03 STMicroelectronics (Shenzhen) R&D Co. Ltd Driver circuit with gate clamp supporting stress testing
JP6309154B2 (ja) * 2015-02-16 2018-04-11 三菱電機株式会社 半導体デバイス駆動回路
US9970980B2 (en) * 2016-08-26 2018-05-15 Infineon Technologies Ag Test circuit for stress leakage measurements

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0567661A (ja) * 1991-09-10 1993-03-19 Nippondenso Co Ltd 電力用半導体装置
JPH06112802A (ja) * 1992-09-29 1994-04-22 Toshiba Corp 出力バッファ回路
JP2000338191A (ja) * 1999-05-28 2000-12-08 Nec Corp 半導体装置およびそのテスト方法
CN101025431A (zh) * 2006-02-20 2007-08-29 江苏绿扬电子仪器集团有限公司 大功率半导体管测试方法及装置
JP2014146094A (ja) * 2013-01-28 2014-08-14 Toshiba Corp レギュレータ
CN203722583U (zh) * 2013-11-28 2014-07-16 杭州亿恒科技有限公司 一种伺服功率放大电路

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020170915A (ja) * 2019-04-02 2020-10-15 株式会社デンソー 駆動回路
JP7251276B2 (ja) 2019-04-02 2023-04-04 株式会社デンソー 駆動回路

Also Published As

Publication number Publication date
JP2019007823A (ja) 2019-01-17
CN109119418B (zh) 2023-10-20
JP6926716B2 (ja) 2021-08-25
US10725087B2 (en) 2020-07-28
US20180372791A1 (en) 2018-12-27

Similar Documents

Publication Publication Date Title
CN109119418A (zh) 半导体集成装置及其栅极筛查试验方法
US7728529B2 (en) LED driver using a depletion mode transistor to serve as a current source
WO2018085596A1 (en) Current sensing and control for a transistor power switch
CN102243262A (zh) 电流检测电路
US8018213B2 (en) Measuring the current through a load transistor
CN107579062B (zh) 电子开关和反极性保护电路
CN106533129B (zh) 自举补偿电路及功率模块
JP2016127435A (ja) 半導体装置
CN108376013A (zh) 漏电流补偿电路和半导体装置
CN102332908B (zh) 具有可变电阻电路的半导体集成电路
US20190245536A1 (en) Gate drive device
US9577628B2 (en) Gate pulsing gate ladder
CN107251433B (zh) 半导体器件驱动电路
US9608626B1 (en) Integrated circuit with precision current source
US11316504B2 (en) Apparatus comprising a differential amplifier
US20160091917A1 (en) Constant current-constant voltage circuit
US8217673B2 (en) Method and circuit for testing integrated circuit
US8692589B2 (en) Semiconductor element driving circuit and semiconductor device
US11009899B2 (en) Circuit and constant-current drive system having adjustable constant current output
CN115148162B (zh) 驱动电路、背光电路及显示面板
KR20090087744A (ko) 컨버터
JPH10145965A (ja) 電流制限回路
JP2022067364A (ja) 半導体集積回路の製造方法、半導体集積回路
JP2023177236A (ja) 電流制御式セグメント化レーザドライバ
US9136834B2 (en) Switching apparatus

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant