CN104111690B - 一种功率开关衬底选择的最高电压跟踪电路 - Google Patents

Abstract

本发明提供一种功率开关衬底选择的最高电压跟踪电路，包括：偏置电路、与所述偏置电路连接的源极输入比较器、与所述源极输入比较器连接的正反馈输出环路；其中，所述偏置电路为所述源极输入比较器提供偏置电流，所述源极输入比较器为所述正反馈输出环路提供输入电压。本发明实施例的一种功率开关衬底选择的最高电压跟踪电路，在保证DC-DC转换器性能的条件下快速跟踪整体电路中的最高电压，为PMOS功率开关提供最佳的衬底偏置，从而减小衬偏和闩锁效应，提高DC-DC转换效率，非常适用于高性能集成DC-DC开关转换器。

Description

一种功率开关衬底选择的最高电压跟踪电路

技术领域

本发明涉及微电子技术领域中的电压比较器设计领域，特别涉及一种功率开关衬底选择的最高电压跟踪电路。

背景技术

DC-DC转换器是一种把直流输入电压转变成有效输出固定直流电压的电压转换器，如何提高转换效率、降低功耗是大家一直研究的方向，随着现代超大规模集成电路技术的发展，已经可以做到很低的功耗和可观的转换效率。但是，这种在硅衬底上做的集成电路，一个很大的问题就是衬底偏置电路的设计非常复杂。例如，在通常使用的N阱CMOS工艺中，由P型衬底和N阱构成的寄生pn结应该始终处于反偏，从而避免衬底泄漏电流和闩锁效应。因此，做在N阱中的PMOS功率开关的衬底必须接电路的最高电位。然而，在DC-DC转换器电路中很难找到一个固定的最高电压节点，尤其是在单电感多路输出的DC-DC转换器电路中，由于存在多个输出电压，衬底偏置电路的设计更加复杂。

发明内容

本发明的目的是提供一种功率开关衬底选择的最高电压跟踪电路，解决DC-DC转换器中PMOS功率开关衬底电位选择的问题，在保证DC-DC转换器性能的条件下快速跟踪整体电路中的最高电压，为PMOS功率开关提供最佳的衬底偏置。

为了达到上述目的，本发明提供了一种功率开关衬底选择的最高电压跟踪电路，包括：偏置电路、与所述偏置电路连接的源极输入比较器、与所述源极输入比较器连接的正反馈输出环路；其中，

所述偏置电路为所述源极输入比较器提供偏置电流，所述源极输入比较器为所述正反馈输出环路提供输入电压。

进一步地，所述偏置电路包括：第一PMOS管M01、第二NMOS管M02；其中，

所述第一PMOS管M01的栅极和漏极互连，所述第二NMOS管M02的栅极和漏极互连；

所述第一PMOS管M01的漏极接所述第二NMOS管M02的漏极；

所述第一PMOS管M01的源极接输入电压V00。

进一步地，所述源极输入比较器包括：第三NMOS管M03、第四NMOS管M04，第五PMOS管M05、及第六PMOS管M06；其中，

所述第五PMOS管M05的源极接所述输入电压V00，漏极接所述第三NMOS管M03的漏极，栅极接所述第六PMOS管M06的栅极，且所述第五PMOS管M05的栅极和漏极互连；

所述第六PMOS管M06的源极接最高跟踪电压Vmax，漏极接所述第四NMOS管M04的漏极；

所述第三NMOS管M03的栅极、源极分别对应接所述第二NMOS管M02的栅极、源极；

所述第四NMOS管M04的栅极、源极分别对应接所述第三NMOS管M03的栅极、源极，且所述第四NMOS管M04的源极接地。

进一步地，所述第四NMOS管M04的源极与所述第六PMOS管M06的漏极间还串联一第一电容C1。

所述第二NMOS管M02、所述第三NMOS管M03及所述第四NMOS管M04中的沟道宽长比为1：K：K，其中K＞1。

进一步地，所述正反馈输出环路包括：由第七PMOS管M07和第八NMOS管M08组成的第一级反向器、由第九PMOS管M09和第十NMOS管M10组成的第二级反向器、及PMOS开关管Mswo；其中，

所述第七PMOS管M07的栅极、漏极对应接所述第八NMOS管M08的栅极、漏极，且所述第七PMOS管M07的栅极接所述第四NMOS管M04的漏极；

所述第九PMOS管M09和所述第七PMOS管M07的源极分别接所述最高跟踪电压Vmax，所述第九PMOS管M09的栅极、漏极对应接所述第十NMOS管M10的栅极、漏极；

所述第十NMOS管M10的源极接所述第八NMOS管M08的源极；

所述PMOS开关管Mswo的漏极接所述最高跟踪电压Vmax，源极接所述输入电压V00，栅极接所述第十NMOS管M10的漏极。

进一步地，所述PMOS开关管Mswo的栅极与所述第十NMOS管M10的源极间还串联一第二电容C2。

进一步地，所述第九PMOS管M09和第十NMOS管M10的沟道宽长分别是所述第七PMOS管M07和第八NMOS管M08的沟道宽长的三倍。

本发明的上述技术方案的有益效果如下：

上述方案中，最高电压跟踪电路包括偏置电路、源极输入比较器和正反馈输出环路，其中偏置电路由两个二极管形式连接的第一PMOS管M01、第二NMOS管M02串联组成，电源电压由输入提供，构成自偏置结构；源极输入比较器采用源极输入，结构简单，功耗低；正反馈环路由两级反向器级联和一个PMOS开关组成，提高了开关速度，进而提升了最高电压跟踪速度。

附图说明

图1表示本发明实施例中两路输入的最高电压跟踪电路图；

图2表示本发明实施例中自偏置的电压跟踪单元电路图；

图3a表示本发明实施例中自偏置的最高电压跟踪速度的仿真图(k＝5)；

图3b表示本发明实施例中固定偏置的最高电压跟踪速度的仿真图(k＝5)；

图3c表示本发明实施例中自偏置的最高电压跟踪速度的仿真图(k＝1)；

图4表示本发明实施例中两路输入的最高电压跟踪电路的仿真图(k＝5)。

具体实施方式

为使本发明要解决的技术问题、技术方案和优点更加清楚，下面将结合附图及具体实施例进行详细描述。

本发明针对目前DC-DC转换器电路中很难找到一个固定的最高电压节点的问题，提供了一种功率开关衬底选择的最高电压跟踪电路。

如2图所示，本发明实施例提供了一种功率开关衬底选择的最高电压跟踪电路，包括：

偏置电路；

与所述偏置电路连接的源极输入比较器；

与所述源极输入比较器连接的正反馈输出环路；其中，

所述偏置电路为所述源极输入比较器提供偏置电流，所述源极输入比较器为所述正反馈输出环路提供输入电压。

具体地，所述偏置电路包括：第一PMOS管M01、第二NMOS管M02；其中，

所述第一PMOS管M01的栅极和漏极互连，所述第二NMOS管M02的栅极和漏极互连；所述第一PMOS管M01的漏极接所述第二NMOS管M02的漏极；所述第一PMOS管M01的源极接输入电压V00。

具体地，所述源极输入比较器包括：第三NMOS管M03、第四NMOS管M04，第五PMOS管M05、及第六PMOS管M06；其中，

所述第五PMOS管M05的源极接所述输入电压V00，漏极接所述第三NMOS管M03的漏极，栅极接所述第六PMOS管M06的栅极，且所述第五PMOS管M05的栅极和漏极互连；

所述第六PMOS管M06的源极接最高跟踪电压Vmax，漏极接所述第四NMOS管M04的漏极；

所述第三NMOS管M03的栅极、源极分别对应接所述第二NMOS管M02的栅极、源极；

所述第四NMOS管M04的栅极、源极分别对应接所述第三NMOS管M03的栅极、源极，且所述第四NMOS管M04的源极接地。

进一步地，所述第四NMOS管M04的源极与所述第六PMOS管M06的漏极间还串联一第一电容C1。所述第二NMOS管M02、所述第三NMOS管M03及所述第四NMOS管M04中的沟道宽长比为1：K：K，其中K＞1。

具体地，所述正反馈输出环路包括：由第七PMOS管M07和第八NMOS管M08组成的第一级反向器、由第九PMOS管M09和第十NMOS管M10组成的第二级反向器、及PMOS开关管Mswo；其中，

所述第七PMOS管M07的栅极、漏极对应接所述第八NMOS管M08的栅极、漏极，且所述第七PMOS管M07的栅极接所述第四NMOS管M04的漏极；

所述第九PMOS管M09和所述第七PMOS管M07的源极分别接所述最高跟踪电压Vmax，所述第九PMOS管M09的栅极、漏极对应接所述第十NMOS管M10的栅极、漏极；

所述第十NMOS管M10的源极接所述第八NMOS管M08的源极；

所述PMOS开关管Mswo的漏极接所述最高跟踪电压Vmax，源极接所述输入电压V00，栅极接所述第十NMOS管M10的漏极。

进一步地，所述PMOS开关管Mswo的栅极与所述第十NMOS管M10的源极间还串联一第二电容C2。所述第九PMOS管M09和第十NMOS管M10的沟道宽长分别是所述第七PMOS管M07和第八NMOS管M08的沟道宽长的三倍。

本方案主要是设计了一种新的电压比较器结构，所述电压比较器采用PMOS源极输入。整个电路包括偏置电路、源极输入电压比较器和一个局部正反馈输出环路。其中偏置电路采用自偏置结构构成瞬态增强路径，提高电压跟踪速度，局部正反馈输出环路由两级反向器级联和一个PMOS开关管构成，加快了开关管的开关速度。

如图1所示，本发明实施例中的两输入最高电压跟踪电路，是由两块相同的单电压跟踪单元组成的，由V00、V01两路输入电压，经过最高电压跟踪电路输出最高跟踪电压Vmax。具体地，如图2所示，一块单电压跟踪单元电路是由偏置电路、源极输入比较器和正反馈输出环路组成的。

偏置电路，如图2所示，理想的参考电流源可以通过设计一个与电源电压无关的，并且经过温度补偿的专门电路产生参考电流IREF，也可以经温度补偿的帯隙基准电压电路产生参考电流IREF。本发明为了设计一个瞬态增强路径，采用自偏置结构，用两个二极管形式连接的MOS管M01、M02串联生成偏置电流，通路第一PMOS管M01、第二NMOS管M02、第三NMOS管M03、第四NMOS管M04构成瞬态增强路径。

源极输入比较器，如图2所示，源极输入比较器由第三NMOS管M03、第四NMOS管M04，第五PMOS管M05、及第六PMOS管M06组成，第五PMOS管M05和第三NMOS管M03作为一路输入，第六PMOS管M06和第四NMOS管M04作为第二路输入，通过第三NMOS管M03-第二NMOS管M02和第四NMOS管M04-第二NMOS管M02的镜像作用，将电流IB放大K倍为源极输入比较器提供偏置电流，VX0为比较器的输出。

正反馈输出环路，如图2所示，正反馈输出环路由第七PMOS管M07、第八NMOS管M08、第九PMOS管M09、第十NMOS管M10、及PMOS开关管Mswo组成，其中，第七PMOS管、第八NMOS管M07、M08组成第一级反向器，第九PMOS管M09、第十NMOS管M10组成第二级反相器，Mswo为开关管。源极输入比较器的输出VX0接第一级反向器的输入，两级反向器串联的输出接PMOS开关管Mswo的栅极，待比较的输入电压V00接在PMOS开关管Mswo的源极，PMOS开关管Mswo的漏极输出最高跟踪电压Vmax。

应当说明的是，本发明实施例的最高电压跟踪电路的工作原理如下：

在稳定状态下，第一PMOS管M01和第二NMOS管M02生成偏置电流IB，然后经过第三、第四NMOS管M03和M04镜像作用，分别确定了二极管形式连接的、第五PMOS管M05的电流和VX0节点放电电流ID4的大小。此时电流ID4为

I_D4＝k×I_B

另一方面，由于流过第五PMOS管M05的电流也是k×IB，所以

$I_{D4}=k\×I_B=\frac{1}{2}{\mathrm{\μ}}_p{C}_{\mathrm{ox}}{\left(\frac{W}{L}\right)}_{05}{(V_{00}-V_{B0}-|V_{\mathrm{TP}}\left|\right)}^2$

同样可以计算出电流ID6为

$I_{D6}=\frac{1}{2}{\mathrm{\μ}}_p{C}_{\mathrm{ox}}{\left(\frac{W}{L}\right)}_{06}{(V_{\max }-V_{B0}-|V_{\mathrm{TP}}\left|\right)}^2$

本发明中取第五、第六PMOS管M05和M06的宽和长都相等。随着V00的变化，当V00大于Vmax时，由上面的公式可以证明ID4>ID6，第一电容C1以ID4-ID6大小的差值电流开始放电，从而使VX0节点电压降低，经过两级反向器，VG0节点电压跟着降低，PMOS开关管Mswo打开，最高电压Vmax跟随V00变化。反之，当V00小于Vmax时，第一电容C1充电，VX0节点电压升高，VG0节点电压也跟着升高，PMOS开关管Mswo关断。

同样如图2所示，本发明实施例中正反馈输出环路的工作原理如下：

假设V00电压高于Vmax，VX0节点电压被下拉到地，第七PMOS管M07导通，VM0节点电压升高到Vmax，PMOS开关管Mswo导通，第二电容C2放电，VG0节点电压降低，当VG0低于V00一个阈值电压|VTP|时，PMOS开关管Mswo开启，Vmax开始升高，由于VM0处电压被连接到Vmax，所以VM0也跟着升高，进而使PMOS开关管Mswo的导通电阻减小，第二电容C2放电速度加快，VG0节点电压降得更低，PMOS开关管Mswo开关速度得到提高。相反，如果Vmax大于V00，VX0节点电压为高，VM0节点电压为低，M09导通，VG0连接到Vmax，此时由于Vmax大于V00，PMOS开关管Mswo关断，并且随着Vmax的增大，PMOS开关管Mswo的泄漏电流越小。

本发明实施例中低压运算放大器的主要仿真结果如下：

如图3a和3b所示，分别给出了当k＝5时自偏置和固定偏置两种情况下最高电压跟踪速度的仿真结果。设两输入电压分别为：V1为上升时间为1ns的阶跃信号，其低电平为1V，高电平为1.5V；V2为1.2V的直流电压。由此可知，自偏置时Vmax的上升时间为4.1ns；固定偏置下Vmax的上升时间为12.69ns。

如图3c所示，给出了k＝1时自偏置情况下最高电压跟踪速度的仿真结果，可以看出，此时Vmax的上升时间为7.66ns。

如图4所示，为两路输入的最高电压跟踪电路的仿真结果，可以看出，Vmax始终跟随着两电压V00、V01中的最高电压。

通过以上的设计和仿真结果测试，实现了最高电压跟踪特性。

本发明的上述方案，本方案中，最高电压跟踪电路包括偏置电路、源极输入比较器和正反馈输出环路，进而得到两输入电压V00、V01的最高跟踪电压Vmax，结构简单，比较速度快；采用第一PMOS管M01、第二NMOS管M02组成的自偏置结构，构成瞬态增强路径，提高了电压跟踪速度；将第三NMOS管M03、第四NMOS管M04宽长比设为第二NMOS管M02的k(k>1)倍，从而加速了VX0处电压的放电速度；此外，本发明由于采用正反馈输出环路，进一步加速了电压跟踪速度。本发明在保证DC-DC转换器性能的条件下快速跟踪整体电路中的最高电压，为PMOS功率开关提供最佳的衬底偏置，从而减小衬偏和闩锁效应，提高DC-DC转换效率，非常适用于高性能集成DC-DC开关转换器。

以上所述是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明所述原理的前提下，还可以作出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (6)

1.一种功率开关衬底选择的最高电压跟踪电路，其特征在于，包括：偏置电路、与所述偏置电路连接的源极输入比较器、与所述源极输入比较器连接的正反馈输出环路；其中，

所述偏置电路为所述源极输入比较器提供偏置电流，所述源极输入比较器为所述正反馈输出环路提供输入电压；

所述偏置电路包括：第一PMOS管(M01)、第二NMOS管(M02)；其中，

所述第一PMOS管(M01)的栅极和漏极互连，所述第二NMOS管(M02)的栅极和漏极互连；

所述第一PMOS管(M01)的漏极接所述第二NMOS管(M02)的漏极；

所述第一PMOS管(M01)的源极接输入电压V00；

所述源极输入比较器包括：第三NMOS管(M03)、第四NMOS管(M04)，第五PMOS管(M05)、及第六PMOS管(M06)；其中，

所述第五PMOS管(M05)的源极接所述输入电压V00，漏极接所述第三NMOS管(M03)的漏极，栅极接所述第六PMOS管(M06)的栅极，且所述第五PMOS管(M05)的栅极和漏极互连；

所述第六PMOS管(M06)的源极接最高跟踪电压Vmax，漏极接所述第四NMOS管(M04)的漏极；

所述第三NMOS管(M03)的栅极、源极分别对应接所述第二NMOS管(M02)的栅极、源极；

所述第四NMOS管(M04)的栅极、源极分别对应接所述第三NMOS管(M03)的栅极、源极，且所述第四NMOS管(M04)的源极接地。

2.根据权利要求1所述的功率开关衬底选择的最高电压跟踪电路，其特征在于，所述第四NMOS管(M04)的源极与所述第六PMOS管(M06)的漏极间还串联一第一电容(C1)。

3.根据权利要求1所述的功率开关衬底选择的最高电压跟踪电路，其特征在于，所述第二NMOS管(M02)、所述第三NMOS管(M03)及所述第四NMOS管(M04)中的沟道宽长比为1：K：K，其中K＞1。

4.根据权利要求1所述的功率开关衬底选择的最高电压跟踪电路，其特征在于，所述正反馈输出环路包括：由第七PMOS管(M07)和第八NMOS管(M08)组成的第一级反向器、由第九PMOS管(M09)和第十NMOS管(M10)组成的第二级反向器、及PMOS开关管(Mswo)；其中，

所述第七PMOS管(M07)的栅极、漏极对应接所述第八NMOS管(M08)的栅极、漏极，且所述第七PMOS管(M07)的栅极接所述第四NMOS管(M04)的漏极；

所述第九PMOS管(M09)和所述第七PMOS管(M07)的源极分别接所述最高跟踪电压Vmax，所述第九PMOS管(M09)的栅极、漏极对应接所述第十NMOS管(M10)的栅极、漏极；

所述第十NMOS管(M10)的源极接所述第八NMOS管(M08)的源极；

所述PMOS开关管(Mswo)的漏极接所述最高跟踪电压Vmax，源极接所述输入电压V00，栅极接所述第十NMOS管(M10)的漏极。

5.根据权利要求4所述的功率开关衬底选择的最高电压跟踪电路，其特征在于，所述PMOS开关管(Mswo)的栅极与所述第十NMOS管(M10)的源极间还串联一第二电容(C2)。

6.根据权利要求4所述的功率开关衬底选择的最高电压跟踪电路，其特征在于，所述第九PMOS管(M09)和第十NMOS管(M10)的沟道宽长分别是所述第七PMOS管(M07)和第八NMOS管(M08)的沟道宽长的三倍。