CN108696103A - 电子装置和用于对电平转换器电路进行偏置的方法 - Google Patents

电子装置和用于对电平转换器电路进行偏置的方法 Download PDF

Info

Publication number
CN108696103A
CN108696103A CN201810283205.3A CN201810283205A CN108696103A CN 108696103 A CN108696103 A CN 108696103A CN 201810283205 A CN201810283205 A CN 201810283205A CN 108696103 A CN108696103 A CN 108696103A
Authority
CN
China
Prior art keywords
circuit
signal
downside
voltage
high side
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810283205.3A
Other languages
English (en)
Other versions
CN108696103B (zh
Inventor
贾科莫·卡肖
朱塞佩·贝尔纳基亚
阿德里亚诺·桑布科
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Publication of CN108696103A publication Critical patent/CN108696103A/zh
Application granted granted Critical
Publication of CN108696103B publication Critical patent/CN108696103B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H02M1/088—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters for the simultaneous control of series or parallel connected semiconductor devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/10—Modifications for increasing the maximum permissible switched voltage
    • H03K17/102—Modifications for increasing the maximum permissible switched voltage in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/567—Circuits characterised by the use of more than one type of semiconductor device, e.g. BIMOS, composite devices such as IGBT
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/74—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of diodes
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/06—Circuits specially adapted for rendering non-conductive gas discharge tubes or equivalent semiconductor devices, e.g. thyratrons, thyristors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0063—High side switches, i.e. the higher potential [DC] or life wire [AC] being directly connected to the switch and not via the load
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0081—Power supply means, e.g. to the switch driver

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Electronic Switches (AREA)
  • Logic Circuits (AREA)
  • Power Conversion In General (AREA)
  • Dc-Dc Converters (AREA)

Abstract

公开了一种电子装置和用于对电平转换器电路进行偏置的方法。在一些示例中，该电子装置包括电平转换器电路以及具有至少四个二极管的偏置电路，其中，至少四个二极管中的每个二极管串联地电连接。该偏置电路还包括推挽电路，该推挽电路电连接至至少四个二极管中的至少两个二极管并且被配置成产生中间电压信号。该偏置电路被配置成基于中间电压信号以及来自至少四个二极管的高侧电压信号而将高侧偏置信号递送至电平转换器电路。该偏置电路还被配置成基于中间电压信号以及来自至少四个二极管的低侧电压信号而将低侧偏置信号递送至电平转换器电路。

Description

电子装置和用于对电平转换器电路进行偏置的方法
技术领域
本公开内容涉及模拟电子电路。
背景技术
电力电子装置通常包括高侧功率开关、低侧功率开关以及功率开关之间的开关节点的半桥布置。在一些示例中，高侧功率开关是当控制端子处的电压相比开关节点处的电压足够高(即，高出阈值电压)时导电的n型晶体管。当高侧功率开关导电时，开关节点处的电压可以接近高侧电压供电电路的电压电平。在一些示例中，高侧电压供电电路的电压电平可以比低侧电压供电电路的电压电平高数十伏特或数百伏特。
电力电子装置可以包括被配置成将控制信号递送至高侧功率开关的控制端子的栅极驱动器电路。为了产生具有比开关节点处的电压电平更高的电压电平(其可以接近高侧电压供电电路的电压电平)的控制信号，栅极驱动器电路可以从浮动电压供电电路接收电力。浮动电压供电电路可以被配置成通过被配置成导电的阻塞二极管从辅助电压供电电路接收电力。浮动电压供电电路还可以被配置成通过自举电容器接收电力，该自举电容器被配置成将高频信号从开关节点传导至浮动电压供电电路。
在一些示例中，栅极驱动器电路可以被配置成从电平转换器(level-shifter)电路接收转换的控制信号。电平转换器电路可以被配置成接收控制信号并且通过在保持被编码在控制信号中的信息的同时增加控制信号的电压来产生转换的控制信号。电平转换器电路可以被配置成基于浮动电压供电电路的电压来增加控制信号的电压。栅极驱动器电路可以被配置成通过增加从电平转换器电路接收的转换的控制信号的功率来产生更高功率的控制信号(即，驱动信号)并将其递送至高侧功率开关的控制端子。在一些示例中，控制信号可以包括脉冲密度调制(PDM)信号、脉冲宽度调制(PWM)信号、脉冲频率调制(PFM)信号和/或任何其他类型的控制信号。
发明内容
本公开内容描述了用于产生用于电平转换器电路的偏置信号的技术。在一些示例中，电力电子装置中的电平转换器电路可以在高侧功率开关导通时经历快速电压变化。因此，本公开内容的偏置电路被配置成产生用于电平转换器电路的动态偏置信号。
在一些示例中，一种装置包括电平转换器电路以及包括至少四个二极管的偏置电路，其中，至少四个二极管中的每个二极管串联地电连接。偏置电路还包括推挽电路，该推挽电路电连接至至少四个二极管中的至少两个二极管并且被配置成产生中间电压信号。偏置电路被配置成基于中间电压信号和来自至少四个二极管的高侧电压信号将高侧偏置信号递送至电平转换器电路。偏置电路还被配置成基于中间电压信号和来自至少四个二极管的低侧电压信号将低侧偏置信号递送至电平转换器电路。
在一些示例中，用于对电平转换器电路进行偏置的方法包括基于由电连接至至少四个二极管的推挽电路产生的中间电压信号并且还基于来自至少四个二极管的高侧电压信号而将高侧偏置信号递送至电平转换器电路，其中，至少四个二极管中的每个二极管串联地电连接。该方法还包括基于中间电压信号和来自至少四个二极管的低侧电压信号将低侧偏置信号递送至电平转换器电路。
在一些示例中，一种装置包括单个半导体管芯，该半导体管芯包括半桥电路，该半桥电路包括高侧功率开关和低侧功率开关，其中，高侧功率开关和低侧功率开关通过开关节点电连接。单个半导体管芯还包括电平转换器电路和栅极驱动器电路，该栅极驱动器电路被配置成：基于从电平转换器电路接收的转换的脉冲宽度调制信号而将控制信号递送至高侧功率开关的控制端子。单个半导体管芯还包括偏置电路，该偏置电路包括至少四个二极管，其中，至少四个二极管中的每个二极管串联地电连接。偏置电路还包括高侧电容器、低侧电容器和推挽电路，该推挽电路电连接至至少四个二极管中的至少两个二极管并且被配置成将中间电压信号递送至高侧电容器和低侧电容器。偏置电路被配置成基于被递送至高侧电容器的中间电压信号并且还基于来自至少四个二极管的高侧电压信号而将高侧偏置信号递送至电平转换器电路。偏置电路还被配置成基于被递送至低侧电容器的中间电压信号并且还基于来自至少四个二极管的低侧电压信号而将低侧偏置信号递送至电平转换器电路。
在附图和下面的描述中阐述了一个或更多个示例的细节。其他特征、目的和优点将从说明书和附图以及权利要求中显而易见。
附图说明
图1是根据本公开内容的一些示例的、包括被配置成将偏置信号递送至电平转换器电路的偏置电路的装置的概念框图；
图2是根据本公开内容的一些示例的、还包括电压供电电路的图1的装置的示例配置的概念框图；
图3是根据本公开内容的一些示例的、还包括至少两个阻塞二极管的图1和图2的装置的示例配置的概念框图；
图4至图6是被配置成控制高侧功率开关的电路的概念框图和电路图；
图7是根据本公开内容的一些示例的、还包括电平转换器电路的共源共栅电路的图1至图3的装置的示例配置的概念框图和电路图；
图8是根据本公开内容的一些示例的图1至图3和图7的装置的示例电平转换器电路的电路图；
图9A和图9B是根据本公开内容的一些示例的图1至图3和图7的偏置电路的示例二极管的电路图；
图10是根据本公开内容的一些示例的、包括至少两个阻塞二极管的图1至图3和图7的装置的示例配置的电路图；
图11是根据本公开内容的一些示例的、图1至图3、图7和图10的装置的示例偏置电路和示例电平转换器电路的电路图；
图12是根据本公开内容的一些示例的、图1至图3、图7、图10和图11的装置的示例偏置电路的电路图；
图13是根据本公开内容的一些示例的、图1至图3、图7和图10至图12的装置的示例偏置电路的电路图；
图14是根据本公开内容的一些示例的、图1至图3、图7和图10至图13的装置的示例操作的图；以及
图15是示出了根据本公开内容的一些示例的用于将偏置信号递送至电平转换器电路的技术的流程图。
具体实施方式
偏置电路可以被配置成将高侧偏置信号和低侧偏置信号递送至电平转换器电路。电平转换器电路的装置在较高频率的电压变化期间可能经历增加的电压应力。为了防止电平转换器电路的装置的击穿，本公开内容的偏置电路可以对浮动电压供电电路的电压电平的变化做出响应。本公开内容的偏置电路可以递送响应于浮动电压供电电路的电压电平的变化的偏置信号，使得电平转换器电路的装置上的电压应力减小。
本公开内容的偏置电路可以包括串联连接的至少四个二极管以及被配置成产生中间电压信号的推挽电路。偏置电路可以基于中间电压信号将高侧偏置信号和低侧偏置信号递送至电平转换器电路。在一些示例中，偏置电路可以包括直流(DC)阻塞电容器，以允许中间电压信号中的较高频率变化影响高侧偏置信号和低侧偏置信号。
本公开内容的偏置电路可以具有模块性，使得偏置电路可以被扩展成将第二高侧偏置信号和第二低侧偏置信号递送至第二电平转换器电路。另外，由推挽电路产生的中间电压信号可以被施加至串联连接的两个阻塞二极管，以防止阻塞二极管的击穿。
偏置电路可以改善电平转换器电路的工作，其中该电平转换器电路被配置成将控制信号从低电压域如数字域转换为高侧栅极驱动器电路的电源电压域。电源电压域可以是静态的或动态的。用于高侧栅极驱动电路的动态电源电压域可以包括其电压电平可以超过高侧电压供电电路的电压电平的浮动电压供电电路。当浮动电压供电电路的电压电平增加到高侧电压供电电路的电压电平以上时，电平转换器电路的装置可能具有较高的击穿风险。为了降低击穿的可能性，本公开内容的偏置电路可以递送响应于电平转换器电路和浮动电压供电电路的电压电平的变化的偏置信号。
本公开内容的技术可以改进高速应用的操作，在高速应用中传播延迟和可靠的切换性能是重要的。高速应用可能经历更快的转换速率，使得偏置电路递送的偏置信号的转换速率可能较大。响应于电压电平变化的偏置电路可以降低装置击穿的可能性。
图1是根据本公开内容的一些示例的、包括被配置成将偏置信号22A和22B递送至电平转换器电路30的偏置电路10的装置2的概念框图。装置2可以是功率电子装置、模拟电子装置、嵌入式系统、集成电路(IC)装置、功率转换装置、电机驱动器电路和/或任何其他电子装置。在一些示例中，装置2可以包括被配置成从电平转换器电路30接收控制信号的栅极驱动器电路。栅极驱动器电路可以被配置成基于从电平转换器电路30接收的控制信号而将驱动信号递送至半桥电路和/或H桥电路的功率开关。在一些示例中，装置2的半桥电路和/或H桥电路可以被配置成驱动电气负载，例如电子电路、电子装置、电动机、发光装置、发声装置和/或任何其他电气负载。在一些示例中，装置2可以包括电荷泵电路和/或开关电容器电源。
在一些示例中，装置2可以是功率转换装置，例如交流电流到直流电流(AC/DC)转换器、AC/AC转换器或DC/DC转换器。装置2可以包括被布置为半桥电路并且被配置成在位于两个功率开关之间的开关节点处产生输出信号的两个功率开关。在一些示例中，装置2可以是多相功率转换器，并且可以包括两个或更多个半桥电路或者两个或更多个H桥电路。装置2的每个功率开关可以包括感测开关，该感测开关包括装置2的一个或更多个模块，其中，装置2可以包括多个模块(即，电池或晶体管)，并且每个功率开关包括并联连接的两个或更多个模块。在一些示例中，装置2可以操作为降压转换器、升压转换器、降压-升压转换器、反激转换器、诸如LLC转换器的谐振模式转换器和/或多相电源转换器。
偏置电路10包括二极管12和推挽电路16。偏置电路被配置成将高侧偏置信号22A和低侧偏置信号22B递送至电平转换器电路30。偏置信号22A和22B可以对通过电平转换器电路30的装置的电力流进行控制。因此，偏置电路10可以被配置成控制电平转换器电路30的工作。
二极管12包括串联地电连接的至少四个二极管14A至14D。二极管14A可以被配置成递送高侧电压信号20A和低侧电压信号20B。在一些示例中，二极管14A至14D中的每一个可以包括二极管连接的晶体管，该二极管连接的晶体管是具有电连接至晶体管的控制端子的负载端子的晶体管。二极管14A至14D中的每一个可以包括晶体管，例如但不限于任意类型的场效应晶体管(FET)(如金属氧化物半导体FET(MOSFET))、双极结型晶体管(BJT)、绝缘栅双极型晶体管(IGBT)、高电子迁移率晶体管(HEMT)(如基于碳化硅(SiC)的晶体管或基于氮化镓(GaN)的晶体管)、基于硅的晶体管或者使用电压用于其控制的其他元件。二极管14A至14D中的每一个可以包括n型晶体管、p型晶体管或者其他模拟装置如二极管和/或晶闸管。
推挽电路16被配置成产生中间电压信号18。推挽电路16可以包括两个或更多个开关，其交替地向也称为开关节点的输出节点提供电流或从其吸收电流。在一些示例中，推挽电路16可以包括AB类放大器或AB类输出级电路。推挽电路16可以电连接至推挽电路16的高压侧上的浮动电压供电电路(其在图1中未示出)。推挽电路16可以电连接至推挽电路16的低压侧上的低侧电压供电电路(其在图1中未示出)。中间电压信号18的电压电平可以大约为浮动电压供电电路的电压电平至低侧电压供电电路的电压电平的中间点。
电平转换器电路30被配置成接收偏置信号22A和22B。电平转换器电路30可以包括装置，例如串联连接的晶体管。电平转换器电路30的装置的控制端子可以被配置成接收偏置信号22A和22B。电平转换器电路30可以被配置成将控制信号(例如脉冲密度调制(PDM)信号)从较低电压域转换到较高电压域。
根据本公开内容的技术，偏置电路10被配置成基于中间电压信号18和高侧电压信号20A而将高侧偏置信号22A递送至电平转换器电路30。偏置电路10还被配置成基于中间电压信号18和低侧电压信号20B而将低侧偏置信号22B递送至电平转换器电路30。偏置电路10可以被配置成快速响应于电源电压的变化，使得电平转换器电路30的装置不太可能击穿。在可以包括电压电平的快速增加的浮动电压供电电路中的瞬变状态期间，偏置信号22A和22B可以使电平转换器电路30的装置导电，以降低装置两端的电压应力。因此，在一些示例中，电平转换器电路30的偏置电路10可以以更高的稳定性、更快的响应时间和降低的电压应力工作。
在一些示例中，偏置电路10可以被配置成将附加的偏置信号递送至用于另一电气负载的电平转换器电路。偏置电路10的各部件(例如二极管12)可以被配置成产生可以用于递送附加偏置信号的电压信号(参见图13)。在一些示例中，偏置电路10还可以被配置成将中间电压信号18递送至电连接至浮动电压供电电路的阻塞电路的中间节点。
与其他装置相比，装置2可以借助偏置信号22A和22B而经历更可靠的操作。在一些示例中，装置2可以不包括超过用于另外的装置的引脚和连接的额外引脚或外部连接。装置2可以具有高的漏/源(sinking/sourcing)交流(AC)电流能力和高速工作。偏置电路10的配置可以减小或消除稳定性问题。偏置电路10可以提供高模块性并且可以降低电平转换器电路30中的阻塞二极管和开关链上的电压应力。
图2是根据本公开内容的一些示例的、还包括电压供电电路40B和44的装置2的示例配置的概念框图。装置2可以包括电压供电电路40B和44以及偏压电阻器42A和42B。高侧偏压电阻器42A可以串联地电连接在浮动电压供电电路44与二极管12之间，使得当电流通过偏压电阻器42A时，浮动电压供电电路44与二极管12之间存在电压降。低侧偏压电阻器42B可以串联地电连接在二极管12与低侧电压供电电路40B之间，使得当电流通过偏压电阻器42B时存在电压降。偏压电阻器42A和42B中的每一个可以包括串联和/或并联连接的一个或更多个电阻器。
浮动电压供电电路44可以被配置成将电力递送至电平转换器电路30和高侧偏压电阻器42A。浮动电压供电电路44可以操作为用于偏置电路10、电平转换器电路30和高侧驱动器电路(其在图2中未示出)的高侧电压轨或电源。浮动电压供电电路44可以被配置成当高侧功率开关激活时，在高于高侧电压供电电路(其在图2中未示出)的电压电平处浮动。低侧电压供电电路40B可以被配置成将参考电压(例如参考地电压)递送至低侧偏压电阻器42B。在一些示例中，低侧电压供电电路40B可以称为地面轨或地面电源。
本公开内容的电压供电电路(例如高侧电压供电电路(其在图2中未示出)、低侧电压供电电路40B、浮动电压供电电路44和辅助电压供电电路48和/或任何其他电压供电电路)可以包括导电部件。这些部件可以包括导电材料，例如金属、半导体和/或其他导电材料。电压供电电路可以包括印刷电路板(PCB)中的导线、迹线和通孔、引线框、高度掺杂的半导体等。在一些示例中，电压供电电路还可以包括无源部件，例如电阻器、电容器、电感器和二极管，以及诸如晶体管的有源部件。
偏压电阻器42A和42B中的每一个可以包括串联和/或并联连接的一个或更多个电阻器。电压供电电路40B与44之间的电压差的一部分可以在二极管12以及偏压电阻器42A和42B中的每一个的两端下降。通过降低二极管12以及偏压电阻器42A和42B中的每一个两端的电压差的一部分，偏置电路10可以产生中间电压信号18并且以适当的电压电平递送偏置信号22A和22B。
图3是根据本公开内容的一些示例的、还包括至少两个阻塞二极管52A和52B的装置2的示例配置的概念框图。阻塞二极管52A和52B可以串联地电连接在辅助电压供电电路48与浮动电压供电电路44之间。阻塞二极管52A和52B可以被配置成将来自辅助电压供电电路48的电压信号递送至浮动电压供电电路44。
在一些示例中，当阻塞二极管52A和52B导电时，浮动电压供电电路44的电压电平可以近似等于辅助电压供电电路48的电压电平。当导电时，阻塞二极管52A和52B中的每一个可以具有例如大约七百毫伏的电压降。中间电压信号18与低侧电压供电电路40B之间的电压差可以近似为浮动电压供电电路44与低侧电压供电电路40B之间的电压差的二分之一。如本文中使用的“大约二分之一”可能意味着中间电压信号18与低侧电压供电电路40B之间的电压差大于浮动电压供电电路44与低侧电压供电电路40B之间的电压差的百分之四十但小于浮动电压供电电路44与低侧电压供电电路40B之间的电压差的百分之六十。
当阻塞二极管52A和52B不导电时，浮动电压供电电路44的电压电平可以高于辅助电压供电电路48的电压电平。浮动电压供电电路44可以在高侧功率开关的激活时段期间通过自举电容器(参见图5和图6)从半桥电路的开关节点(其在图3中未示出)接收电力。
在一些示例中，装置2可以包括多于两个串联电连接的阻塞二极管。阻塞二极管中的每一个两端的电压降可以近似等于辅助电压供电电路48与浮动电压供电电路44之间的电压差除以阻塞二极管的数量。中间节点54可以包括大约为辅助电压供电电路48的电压至浮动电压供电电路44的电压的中间点的电压电平。在一些示例中，中间节点54处的电压电平可以更接近辅助电压供电电路48的电压电平或浮动电压供电电路44的电压电平。在这样的示例中，阻塞二极管52A和52B中的一个两端的电压降可能大于阻塞二极管52A和52B中的另一个二极管两端的电压降。具有较高电压降的阻塞二极管可能存在击穿的风险。
为了降低阻塞二极管52A和52B中的一个或两个击穿的可能性，推挽电路16可以被配置成通过钳位二极管56将中间电压信号18递送至中间节点54，由于阻塞二极管52A和52B的特性，该中间节点54可以是高阻抗节点。在一些示例中，中间电压信号18可以具有大约为浮动电压供电电路44的电压电平至辅助电压供电电路48的电压电平的中间点的电压电平。因此，钳位二极管56可以被配置成当中间节点54处的电压电平下降到中间电压信号18的电压电平以下时将电力传导至中间节点54。
该布置可以降低阻塞二极管52A和52B中的一个击穿的可能性。该布置还可以对与高侧偏压电阻器42A并联地电连接的自举电容器快速地充电。在一些示例中，钳位二极管56的尺寸可以小于阻塞二极管52A和52B的尺寸。
图4至图6是被配置成控制高侧功率开关160A或260A的电路的概念框图和电路图。开关节点162或262可以是高侧功率开关160A或260A与低侧功率开关260B之间的公共节点。电气负载可以电连接至开关节点162或262。在一些示例中，电感器可以电连接在开关节点162或262与电气负载之间。在一些示例中，装置100和200的各部件可以被集成到单个装置或半导体管芯中。装置100和200的各部件也可以是分离装置的一部分。例如，功率开关260A和260B可以是分立的或者被集成到单个管芯中。栅极驱动器270A和270B可以是分离的装置或者与电平转换器电路230、功率开关260A和260B和/或电感器264中的一个或更多个集成在一起。
高侧功率开关160A和260A中的每一个可以是FET、GaN装置和/或任意其他功率开关。高侧功率开关160A可以是p沟道晶体管，而功率开关260A和260B可以是n沟道晶体管。例如，当控制端子处的电压电平足够高于较低负载端子处的电压电平时，n沟道晶体管将导电。当高侧功率开关160A或260A导电时，开关节点162或262处的电压电平可以接近高侧电压供电电路140A或240A的电压电平。当低侧功率开关260B导电时，开关节点162或262处的电压电平可以接近低侧电压供电电路240B的电压电平。
装置100可以包括静态高侧电压供电电路。栅极驱动器170A可以被配置成通过将控制信号递送至高侧功率开关160A的控制端子来驱动高侧功率开关160A。栅极驱动器170A的高侧电源节点电连接至高侧电压供电电路140A。栅极驱动器170A的低侧电源节点可以通过参考电压148来参考高侧电压供电电路140A。
装置200可以包括半桥电路，该半桥电路包括高侧功率开关260A和低侧功率开关260B。开关节点262可以电连接在高侧功率开关260A与低侧功率开关260B之间。装置200还包括栅极驱动器电路270A，该栅极驱动器电路270A可以被配置成基于从电平转换器电路30接收的转换的脉冲宽度调制(PWM)信号而将控制信号递送至高侧功率开关260A的控制端子。虽然图4、图5、图7和图8示出了PWM信号，但是另外地或可替选地，在一些示例中，PWM信号可以是脉冲密度调制(PDM)信号和/或任何其他合适的控制信号。
装置200可以包括由硅、碳化硅、氮化镓和/或任何其他合适的半导体材料制成的单个半导体管芯。单个半导体管芯可以包括功率开关260A和260B、栅极驱动器270A和270B、电平转换器电路30和/或偏置电路10。在一些示例中，这些部件中的一个或更多个可以位于分离的半导体管芯中。
装置200可以包括浮动电压供电电路244。栅极驱动器270A的低侧电源节点可以电连接至开关节点262。栅极驱动器270A的高侧电源节点可以电连接至浮动电压供电电路244而不是高侧电压供电电路240A。浮动电压供电电路244可以被配置成通过阻塞二极管252或具有阻塞能力的开关从辅助电压供电电路248(VDRV)接收电力。
自举电容器264可以电连接在浮动电压供电电路244与开关节点262之间。当高侧功率开关260A导通时，自举电容器264可以被配置成将信号递送至浮动电压供电电路244以将浮动电压供电电路244的电压电平增加到高侧电压供电电路240A的电压电平以上。当低侧功率开关260B导通时，自举电容器264可以被配置成将信号递送至浮动电压供电电路244以降低浮动电压供电电路244的电压电平。开关节点262处的电压电平可以接近低侧电压供电电路240B的电压电平，并且自举电容器264可以通过阻塞二极管252从辅助电压供电电路248被充电。当高侧功率开关260A稍后导通时，开关节点262处的电压电平可以接近高侧电压供电电路240A的电压电平，并且阻塞二极管252被反向偏置(即，未激活)。因此，当高侧功率开关260A激活时，自举电容器264“浮动”在可能比高侧电压供电电路240A的电压电平更高的电压电平处。
在一些示例中，栅极驱动器270A可能遭受浮动电压供电电路244与开关节点262之间的电压差。阻塞二极管252可能遭受辅助电压供电电路248与浮动电压供电电路244之间的电压差，如果辅助电压较低(如三伏或五伏)并且浮动电压较高(如一百伏)，则该电压差可以相对大。因此，阻塞二极管252的击穿电压阈值可能较大。此外，电平转换器电路230可能遭受浮动电压供电电路244与低侧电压供电电路240B之间的电压差，该电压差可以相对较大。图7示出了用于经受较大电压差的电平转换器电路的一种配置。
图7和图8是根据本公开内容的一些示例的、还包括电平转换器电路30的共源共栅电路320的装置2的示例配置的概念框图和电路图。电平转换器电路30包括开关302A、302B、304A、304B、306A、306B、308A、308B、310A和310B。一组开关302A、304A、306A、308A和310A可以串联地电连接在浮动电压供电电路44与低侧电压供电电路40B之间。一组开关302B、304B、306B、308B和310B可以串联地电连接在浮动电压供电电路44与低侧电压供电电路40B之间。
电平转换器电路30可以在开关310A的控制端子处接收控制信号，例如PDM信号和/或PWM信号。开关310B的控制端子可以接收控制信号的反相形式。在一些示例中，如果所接收的控制信号具有较高的电压电平，则一组开关302A、304A、306A、308A和310A可以导电，而一组开关302B、304B、306B、308B和310B不可以导电。电平转换器电路30的开关是否导电也可以基于开关节点62的电压电平和浮动电压供电电路44的电压电平。电平转换器电路30可以产生在开关302A和302B与开关304A和304B之间的节点处转换的控制信号(参见图7)。
偏置电路10被配置成将偏置信号22A递送至开关306A和306B的控制端子并且将偏置信号22B递送至开关308A和308B的控制端子。开关306A和306B的控制端子被配置成接收偏置信号22A。开关308A和308B的控制端子被配置成接收偏置信号22B。
当电平转换器电路30的其他相应开关导电时，偏置信号22A和22B可以通过导电使共源共栅电路320的开关正确工作。偏置电路10可以被配置成以适当的电压电平递送偏置信号22A和22B。偏置电路10可以被配置成基于浮动电压供电电路44的电压电平的变化来调整偏置信号22A和22B的电压电平。在一些示例中，偏置电路10可以被配置成快速响应于浮动电压供电电路44的电压电平的变化，以降低电平转换器电路30的开关击穿的可能性。特别地，开关304A、304B、310A和310B以及阻塞二极管52A和52B可能遭受较大的电压范围。
共源共栅电路320可以被配置成降低电平转换器电路30的每个开关上的电压应力(例如，漏源电压应力)。图7示出了包括高侧上的n沟道开关和低侧上的p沟道开关的共源共栅电路320。在一些示例中，共源共栅电路320的每个共源共栅可以包括两个n沟道开关、两个p沟道开关或任何其他组合。在一些示例中，共源共栅电路320可以在每个堆叠中包括不止一个共源共栅，以进一步降低开关上的电压应力。
存在用于设计将遭受较大电压范围的电平转换器电路的若干可能的布置，如基于电容的电平移位、基于变压器的电平移位和共源共栅电路。基于电容和变压器的电平移位可以将方波转换为一系列单端或差分脉冲。脉冲可以刷新栅极驱动器的级，以防止由于噪声引起的错误触发。重复率可以基于应用条件如切换频率和占空比，并且可以在亚纳秒的要求中转换。该布置可能导致高电流消耗。与基于电容和变压器的电平移位相比，由于开关306A、306B、308A和308B的堆叠，共源共栅电路320可以是鲁棒的但是也较慢。
图9A和图9B是根据本公开内容的一些示例的偏置电路10的示例二极管12A和12B的电路图。二极管12A的示例配置包括四个二极管334A至334D。二极管12B的示例配置包括十二个二极管340A至340L。配置12A和12B两者都包括高侧偏压电阻器42A和低侧偏压电阻器42B。配置12B还可以包括偏压电阻器342A和342B。配置12A和12B中的一个或两个可以包括电容器330，以允许浮动电压供电电路44的电压电平中的较高频率改变通过高侧偏压电阻器42A。电容器330可以被配置成操作为高频旁路，以在浮动电压供电电路44的电压电平改变期间加速节点332的电压电平的稳定时间。电容器330可以称为自举电容器，并且可以与偏压电阻器42A并联地电连接。
节点332可以具有大约为浮动电压供电电路44的电压电平至低侧电压供电电路40B的电压电平的中间点处的电压电平。节点344A可以具有大约为浮动电压供电电路44的电压电平至节点332的电压电平的中间点处的电压电平。节点344B可以具有大约为节点332的电压电平至浮动电压供电电路44的电压电平的中间点处的电压电平。节点332、344A和344B可以提供用于产生中间电压信号18和/或电压信号20A和20B的电压电平。二极管12A和12B以及偏压电阻器42A、42B、342A和342B可以用作分压器，以在节点332、344A和344B处递送适当的电压信号。配置12B可以被配置成递送用于电平转换器电路中的共源共栅电路的三个水平的偏置信号。
图10是根据本公开内容的一些示例的、包括至少两个阻塞二极管52A和52B的装置2的示例配置的电路图。如关于图3描述的，阻塞二极管52A和52B可以被配置成将来自辅助电压供电电路48的电压信号递送至浮动电压供电电路44。推挽电路16还被配置成通过钳位二极管56将中间电压信号18递送至阻塞二极管52A和52B之间的中间节点54。
推挽电路16可以包括高侧开关350A和低侧开关350B。当浮动电压供电电路44的电压电平增加时，高侧开关350A的控制端子处的电压电平可以增加，使高侧开关350A导电，从而增加中间电压信号18的电压电平。当浮动电压供电电路44的电压电平降低，低侧开关350B的控制端子处的电压电平可能下降，使低侧开关350B导电，从而降低中间电压信号18的电压电平。
装置2可以被配置成包括多于两个的阻塞二极管，以降低阻塞二极管上的电压应力。然而，中间节点54可能不受控制。由于动态效应和阻抗不匹配，电压应力可能并不总是在阻塞二极管52A和52B之间均匀分布。相反，一个或更多个阻塞二极管上的电压应力可以超过击穿电压电平。
图11和图12是根据本公开内容的一些示例的示例偏置电路10和示例电平转换器电路30的电路图。在其他装置中，附接至偏置电路的内部节点的寄生电容可以减慢对浮动电压供电电路的电压电平变化的响应，使得电平转换器电路的一个或更多个共源共栅装置可能遭受高于击穿极限的电压。为了防止击穿，偏置电路10可以包括由推挽电路16、高侧电容器360A和低侧电容器360B表示的快速AC旁路路径。推挽电路16可以被配置成将中间电压信号18递送至电容器360A和360B。偏置电路10可以被配置成基于被递送至电容器360A和360B的中间电压信号18来递送偏置信号22A和22B。
特别地，电容器360A和360B可以被配置成阻止中间电压信号18的DC分量并且允许中间电压信号18的AC分量通过。中间电压信号18的滤波版本可以与电压信号20A和20B的滤波版本进行组合，以产生偏置信号22A和22B。
开关306A、306B、308A和308B的控制端子可以不直接电连接至DC偏置支路(即，二极管12)。相反，滤波器电阻器362A和362B可以连接在二极管14A和14D与开关306A、306B、308A和308B的控制端子之间。电容器360A和360B可以被配置成在浮动电压供电电路44上的瞬变状态期间提供快速充电/放电路径。可以通过调整开关350A和350B的大小来调整对顺变的响应，从而以适当的速度进行操作。偏置电路10可以被配置成基于从滤波器电阻器362A和362B接收的电压信号20A和20B将偏置信号22A和22B递送至电平转换器电路30。滤波器电阻器362A和362B以及电容器360A和360B可以被配置成操作为用于中间电压信号18的高通滤波器以及用于电压信号20A和20B的低通滤波器。
一旦由推挽电路16驱动的快速充电/放电阶段结束，偏置信号22A和22B的稳定时间就可以取决于偏压电阻器42A和自举电容器330的特性。如图12所示，偏压电阻器42A和42B可以包括串联连接的不止一个电阻器。在一些示例中，可能在DC偏置支路(二极管12)和推挽电路16的静态电流消耗与偏置信号22A和22B的期望稳定速度之间存在权衡。偏置电路10可以以开环工作，使得补偿可能不是必需的，这对于浮动电压基准(即，偏置信号22A和22B)的速度是有利的。
图13是根据本公开内容的一些示例的示例偏置电路10的电路图。偏置电路10可以提供模块性，使得偏置电路10可以被配置成在没有太多增加复杂度的情况下同时支持几组电平转换器电路。例如，二极管12可以将电压信号20A、20B、20M和20N递送至滤波器电阻器362A、362B、362M和362N。偏置电路10可以包括推挽电路16，以改进偏置信号22A、22B、22M和22N的响应时间。
偏置电路10可以包括不止推挽电路16A和16N，其中，推挽电路16A和16N中的每一个电连接至二极管12并且被配置成产生中间电压信号18A和18N中的一个。偏置电路10可以被配置成递送高侧偏置信号22A和22M以及低侧偏置信号22B和22N。
图14描绘了根据本公开内容的一些示例的装置2的示例操作的图。在一些示例中，图400A至图400B可以表示使图6的浮动电压供电电路244的最大电压电平高达一百二十伏的装置2的测试。对于功率开关的栅极驱动器，高侧电压供电电路的电压电平可以大约为一百伏。对于基板外延(epi-to-substrate)的击穿电压，装置在测试中的最大能力可以为一百四十伏。在没有任何部件故障的情况下，测试持续一千小时。
图400A描绘了用于功率开关260A和260B的控制信号。图400B描绘了图6的功率开关260A和260B的控制端子处的电压电平。在信号402和406为高的第一时段期间，低侧功率开关260B可以导电。在信号404和408为高的第二时段期间，高侧功率开关260A可以导电。第一时段与第二时段之间可能存在死区(dead time)。信号406表示低侧功率开关260B和低侧电压电路240B的控制端子的电压差，信号408表示高侧功率开关260A和开关节点262的控制端子的电压差。图400C描绘了浮动电压供电电路244处的电压电平如何跟踪开关节点262处的电压电平。信号410表示开关节点262处的电压电平，而信号412表示浮动电压供电电路244的电压电平。
图400D描绘了浮动电压供电电路244与开关节点262之间的电压差，其可以等于自举电容器264两端的电压。在时段414A期间，自举电容器264正在充电，同时高侧功率开关260A未激活。辅助电压供电电路248可以在时段414A期间通过阻塞二极管52A和52B(参见图7)对自举电容器264充电。当高侧功率开关260A导通时，自举电容器264可以通过经由浮动电压供电电路244和高侧栅极驱动器270A将电荷递送至高侧功率开关260A的控制端子来快速放电。
参照图2至图3，图400E描绘了在中间电压信号18的理想情况与中间电压信号18的测试情况之间的非常紧密的交叠。紧密交叠可能意味着：偏置电路10通过递送对浮动电压供电电路44的电压电平的变化做出响应的动态偏置信号22A和22B而几乎理想的性能。电平转换器电路30的装置在瞬变状态期间不会经历过度的电压应力。图400F描绘了在接通和关断瞬变期间包括脉冲的高侧电压供电电路的电压电平。
在一些示例中，用于对转换电路进行降压的图400A至图400F中所示的测试的规格包括：100伏的输入电压、21.5安培的输出电流、15.7伏的输出电压和337瓦的功率。降压转换电路可以包括中间具有变压器的半桥配置或H桥配置。测试装置包括集成的四方扁平无引线(IQFN)封装。在一些示例中，测试装置可以包括LLC 28封装。本公开内容的技术还可以用于绝缘体装置上的硅或高压隔离装置，或者用于诸如太阳能或电信的应用。
图15是示出了根据本公开内容的一些示例的用于将偏置信号递送至电平转换器电路的技术200的流程图。尽管其他部件如图9A和图9B中的电路可以举例说明类似的技术，但是参照图1至图3、图7以及图10至图13中的装置2来描述技术200。
图15的技术包括：基于由电连接至二极管12的推挽电路16产生的中间电压信号18并且还基于来自二极管12的电压信号20A而将偏置信号22A递送至电平转换器电路30，其中二极管12中的每个二极管串联地电连接(500)。二极管12可以被配置成通过滤波器电阻器362A递送电压信号20A。推挽电路16可以被配置成将中间电压信号18递送至高侧电容器360A。偏置电路10可以被配置成将偏置信号22A递送至开关306A和306B的控制端子。与另外的装置的开关相比，偏置信号22A可以快速响应于浮动电压供电电路44的电压电平变化，使得开关306A和306B经历较低的电压应力。
图15的技术还包括：基于中间电压信号18以及来自二极管12的电压信号20B而将偏置信号22B递送至电平转换器电路30(502)。二极管12可以被配置成通过滤波器电阻器362B递送电压信号20B。推挽电路16可以被配置成将中间电压信号18递送至低侧电容器360B。与另外的装置的开关相比，偏置电路10可以被配置成将偏置信号22B递送至开关308A和308B的控制端子，使得开关308A和308B经历较低的电压应力。
以下编号的示例展示了本公开内容的一个或更多个方面。
示例1.一种装置，包括电平转换器电路以及具有至少四个二极管的偏置电路，其中，至少四个二极管中的每个二极管串联地电连接。偏置电路还包括推挽电路，该推挽电路电连接到至少四个二极管中的至少两个二极管并且被配置成产生中间电压信号。偏置电路被配置成：基于中间电压信号以及来自至少四个二极管的高侧电压信号而将高侧偏置信号递送至电平转换器电路。偏置电路还被配置成：基于中间电压信号以及来自至少四个二极管的低侧电压信号而将低侧偏置信号递送至电平转换器电路。
示例2.根据示例1的装置，其中，偏置电路还包括高侧电容器和低侧电容器，其中，推挽电路还被配置成将中间电压信号递送至高侧电容器和低侧电容器。偏置电路还被配置成基于递送至高侧电容器的中间电压信号来递送高侧偏置信号。偏置电路还被配置成基于递送至低侧电容器的中间电压信号来递送低侧偏置信号。
示例3.根据示例1至2或其任意组合的装置，其中，偏置电路还包括电连接到至少四个二极管和高侧电容器的高侧滤波器电阻器。偏置电路还包括电连接到至少四个二极管和低侧电容器的低侧滤波器电阻器。偏置电路还被配置成基于从高侧滤波器电阻器接收的高侧电压信号而将高侧偏置信号递送至电平转换器电路。偏置电路还被配置成基于从低侧滤波器电阻器接收的低侧电压信号而将低侧偏置信号递送至电平转换器电路。
示例4.根据示例1至3或其任意组合的装置，其中，电平转换器电路是第一电平转换器电路，推挽电路是第一推挽电路，中间电压信号是第一中间电压信号，高侧偏置信号是第一高侧偏置信号，低侧偏置信号是第一低侧偏置信号，高侧电压信号是第一高侧电压信号，以及低侧电压信号是第一低侧电压信号。该装置还包括第二电平转换器电路，其中，该偏置电路还包括第二推挽电路，该第二推挽电路电连接到至少四个二极管中的至少两个二极管并且被配置成产生第二中间电压信号。偏置电路还被配置成基于第二中间电压信号以及来自至少四个二极管的第二高侧电压信号而将第二高侧偏置信号递送至第二电平转换器电路。偏置电路还被配置成基于第二中间电压信号以及来自至少四个二极管的第二低侧电压信号而将第二低侧偏置信号递送至第二电平转换器电路。
示例5.根据示例1至4或其任意组合的装置，还包括第一高侧电容器、第一低侧电容器、第二高侧电容器和第二低侧电容器。第一推挽电路还被配置成将第一中间电压信号递送至第一高侧电容器和第一低侧电容器。偏置电路被配置成基于递送至第一高侧电容器的第一中间电压信号来递送第一高侧偏置信号。偏置电路被配置成基于递送至第一低侧电容器的第一中间电压信号来递送第一低侧偏置信号。第二推挽电路还被配置成将第二中间电压信号递送至第二高侧电容器和第二低侧电容器。偏置电路还被配置成基于递送至第二高侧电容器的第二中间电压信号来递送第二高侧偏置信号。偏置电路被配置成基于递送至第二低侧电容器的第二中间电压信号来递送第二低侧偏置信号。
示例6.根据示例1至5或其任意组合的装置，还包括浮动电压供电电路和低侧电压供电电路。偏置电路还包括至少一个高侧偏压电阻器，该至少一个高侧偏压电阻器串联地电连接在浮动电压供电电路与至少四个二极管之间。偏置电路还包括至少一个低侧偏压电阻器，该至少一个低侧偏压电阻器串联地电连接在至少四个二极管与低侧电压供电电路之间。
示例7.根据示例1至6或其任意组合的装置，还包括辅助电压供电电路、钳位二极管以及至少两个阻塞二极管，该至少两个阻塞二极管串联地电连接在辅助电压供电电路与浮动电压供电电路之间。该至少两个阻塞二极管被配置成将来自辅助电压供电电路的电压信号递送至浮动电压供电电路。推挽电路还被配置成通过钳位二极管将中间电压信号递送到至少两个阻塞二极管的中间节点。
示例8.根据示例1至7或其任意组合的装置，其中，电平转换器电路包括第一组开关，该第一组开关串联地电连接在浮动电压供电电路与低侧电压供电电路之间，其中，第一组开关包括被配置成接收高侧偏置信号和低侧偏置信号的第一共源共栅电路。电平转换器电路还包括第二组开关，该第二组开关串联地电连接在浮动电压供电电路与低侧电压供电电路之间，其中，第二组开关包括被配置成接收高侧偏置信号和低侧偏置信号的第二共源共栅电路。
示例9.根据示例1至8或其任意组合的装置，其中，第一共源共栅电路包括第一高侧开关和第一低侧开关，其中，第二共源共栅电路包括第二高侧开关和第二低侧开关。第一高侧开关的控制端子和第二高侧开关的控制端子被配置成接收高侧偏置信号，而第一低侧开关的控制端子和第二低侧开关的控制端子被配置成接收低侧偏置信号。
示例10.根据示例1至9或其任意组合的装置，其中，中间电压信号与低侧电压供电电路之间的电压差大约为浮动电压供电电路与低侧电压供电电路之间的电压差的二分之一。
示例11.根据示例1至10或其任意组合的装置，其中，偏置电路还包括自举电容器，该自举电容器与至少一个高侧偏压电阻器并联地电连接。
示例12.根据示例1至11或其任意组合的装置，其中，至少四个二极管中的每个二极管是二极管连接的金属氧化物半导体晶体管。
示例13.根据示例1至12或其任意组合的装置，还包括半桥电路，该半桥电路包括高侧功率开关和低侧功率开关，其中，高侧功率开关和低侧功率开关通过开关节点电连接。该装置还包括栅极驱动器电路，该栅极驱动器电路被配置成基于从电平转换器电路接收的转换的脉冲宽度调制信号而将控制信号递送至高侧功率开关的控制端子。
示例14.一种用于对电平转换器电路进行偏置的方法，该方法包括基于由电连接到至少四个二极管的推挽电路产生的中间电压信号并且还基于来自至少四个二极管的高侧电压信号而将高侧偏置信号递送至电平转换器电路，其中，至少四个二极管中的每个二极管串联地电连接。该方法还包括基于中间电压信号以及来自至少四个二极管的低侧电压信号而将低侧偏置信号递送至电平转换器电路。
示例15.根据示例14的方法，其中，将高侧偏置信号递送至电平转换器电路是基于被递送至高侧电容器的中间电压信号并且还基于从电连接到至少四个二极管和高侧电容器的高侧滤波器电阻器接收的高侧电压信号。将低侧偏置信号递送至电平转换器电路是基于被递送至低侧电容器的中间电压信号并且还基于从电连接到至少四个二极管和低侧电容器的低侧滤波器电阻器接收的低侧电压信号。
示例16.根据示例14至15或其任意组合的方法，其中，电平转换器电路是第一电平转换器电路，推挽电路是第一推挽电路，中间电压信号是第一中间电压信号，高侧偏置信号是第一高侧偏置信号，低侧偏置信号是第一低侧偏置信号，高侧电压信号是第一高侧电压信号，以及低侧电压信号是第一低侧电压信号。该方法还包括基于由电连接到至少四个二极管的第二推挽电路产生的第二中间电压信号并且还基于来自至少四个二极管的第二高侧电压信号而将第二高侧偏置信号递送至第二电平转换器电路。该方法还包括基于第二中间电压信号以及来自至少四个二极管的第二低侧电压信号而将第二低侧偏置信号递送至第二电平转换器电路。
示例17.根据示例14至16或其任意组合的方法，还包括：通过钳位二极管将中间电压信号递送到至少两个阻塞二极管的中间节点。至少两个阻塞二极管电连接在辅助电压供电电路与浮动电压供电电路之间。至少两个阻塞二极管被配置成将电压信号递送至浮动电压供电电路。浮动电压供电电路电连接至电平转换器电路。
示例18.根据示例14至17或其任意组合的方法，其中，递送高侧偏置信号包括将高侧偏置信号递送至电平转换器电路的第一组开关的第一共源共栅电路的第一高侧开关和电平转换器电路的第二组开关的第二共源共栅电路的第二高侧开关。递送低侧偏置信号包括将低侧偏置信号递送至第一共源共栅电路的第一低侧开关和第二共源共栅电路的第二低侧开关。
示例19.一种装置，包括单个半导体管芯，该单个半导体管芯包括半桥电路，该半桥电路包括高侧功率开关和低侧功率开关，其中，高侧功率开关和低侧功率开关通过开关节点电连接。单个半导体管芯还包括电平转换器电路和栅极驱动器电路，该栅极驱动器电路被配置成基于从电平转换器电路接收的转换的脉冲宽度调制信号而将控制信号递送至高侧功率开关的控制端子。该单个半导体管芯还包括偏置电路，该偏置电路包括至少四个二极管，其中至少四个二极管中的每个二极管串联地电连接。该偏置电路还包括高侧电容器、低侧电容器和推挽电路，该推挽电路电连接到至少四个二极管中的至少两个二极管并且被配置成将中间电压信号递送至高侧电容器和低侧电容器。该偏置电路被配置成基于被递送至高侧电容器的中间电压信号并且还基于来自至少四个二极管的高侧电压信号而将高侧偏置信号递送至电平转换器电路。该偏置电路还被配置成基于被递送至低侧电容器的中间电压信号并且还基于来自至少四个二极管的低侧电压信号而将低侧偏置信号递送至电平转换器电路。
示例20.根据示例19的装置，其中，单个半导体管芯还包括浮动电压供电电路、辅助电压供电电路和至少两个阻塞二极管，该至少两个阻塞二极管串联地电连接在辅助电压供电电路与浮动电压供电电路之间，其中，至少两个阻塞二极管被配置成将来自辅助电压供电电路的电压信号递送至浮动电压供电电路。单个半导体管芯还包括钳位二极管，其中，推挽电路还被配置成通过钳位二极管将中间电压信号递送到至少两个阻塞二极管的中间节点。
已经描述了本公开内容的各种示例。可以设想所描述的系统、操作或功能的任意组合。这些示例和其他示例在所附权利要求的范围内。

Claims (20)

1.一种电子装置，包括：
电平转换器电路；以及
偏置电路，所述偏置电路包括：
至少四个二极管，其中，所述至少四个二极管中的每个二极管串联地电连接；以及
推挽电路，其电连接至所述至少四个二极管中的至少两个二极管并且被配置成产生中间电压信号，其中，所述偏置电路被配置成：
基于所述中间电压信号以及来自所述至少四个二极管的高侧电压信号而将高侧偏置信号递送至所述电平转换器电路，以及
基于所述中间电压信号以及来自所述至少四个二极管的低侧电压信号而将低侧偏置信号递送至所述电平转换器电路。
2.根据权利要求1所述的电子装置，其中，所述偏置电路还包括：
高侧电容器；以及
低侧电容器，
其中，所述推挽电路还被配置成将所述中间电压信号递送至所述高侧电容器和所述低侧电容器，
其中，所述偏置电路被配置成基于被递送至所述高侧电容器的所述中间电压信号来递送所述高侧偏置信号，以及
其中，所述偏置电路被配置成基于被递送至所述低侧电容器的所述中间电压信号来递送所述低侧偏置信号。
3.根据权利要求2所述的电子装置，其中，所述偏置电路还包括：
高侧滤波器电阻器，其电连接至所述至少四个二极管和所述高侧电容器；以及
低侧滤波器电阻器，其电连接至所述至少四个二极管和所述低侧电容器，
其中，所述偏置电路被配置成基于从所述高侧滤波器电阻器接收的所述高侧电压信号而将所述高侧偏置信号递送至所述电平转换器电路，以及
其中，所述偏置电路被配置成基于从所述低侧滤波器电阻器接收的所述低侧电压信号而将所述低侧偏置信号递送至所述电平转换器电路。
4.根据权利要求1所述的电子装置，其中，所述电平转换器电路是第一电平转换器电路，其中所述推挽电路是第一推挽电路，其中所述中间电压信号是第一中间电压信号，其中所述高侧偏置信号是第一高侧偏置信号，其中所述低侧偏置信号是第一低侧偏置信号，其中所述高侧电压信号是第一高侧电压信号，以及其中所述低侧电压信号是第一低侧电压信号，所述电子装置还包括第二电平转换器电路，
其中，所述偏置电路还包括第二推挽电路，所述第二推挽电路电连接至所述至少四个二极管中的至少两个二极管并且被配置成产生第二中间电压信号，
其中，所述偏置电路还被配置成：
基于所述第二中间电压信号以及来自所述至少四个二极管的第二高侧电压信号而将第二高侧偏置信号递送至所述第二电平转换器电路，以及
基于所述第二中间电压信号以及来自所述至少四个二极管的第二低侧电压信号而将第二低侧偏置信号递送至所述第二电平转换器电路。
5.根据权利要求4所述的电子装置，还包括第一高侧电容器、第一低侧电容器、第二高侧电容器和第二低侧电容器，
其中，所述第一推挽电路还被配置成将所述第一中间电压信号递送至所述第一高侧电容器和所述第一低侧电容器，
其中，所述偏置电路被配置成基于被递送至所述第一高侧电容器的所述第一中间电压信号来递送所述第一高侧偏置信号，
其中，所述偏置电路被配置成基于被递送至所述第一低侧电容器的所述第一中间电压信号来递送所述第一低侧偏置信号，
其中，所述第二推挽电路还被配置成将所述第二中间电压信号递送至所述第二高侧电容器和所述第二低侧电容器，
其中，所述偏置电路被配置成基于被递送至所述第二高侧电容器的所述第二中间电压信号来递送所述第二高侧偏置信号，以及
其中，所述偏置电路被配置成基于被递送至所述第二低侧电容器的所述第二中间电压信号来递送所述第二低侧偏置信号。
6.根据权利要求1所述的电子装置，还包括浮动电压供电电路和低侧电压供电电路，其中，所述偏置电路还包括：
至少一个高侧偏压电阻器，其串联地电连接在所述浮动电压供电电路与所述至少四个二极管之间；以及
至少一个低侧偏压电阻器，其串联地电连接在所述至少四个二极管与所述低侧电压供电电路之间。
7.根据权利要求6所述的电子装置，还包括：
辅助电压供电电路；
钳位二极管；以及
至少两个阻塞二极管，其串联地电连接在所述辅助电压供电电路与所述浮动电压供电电路之间，其中，所述至少两个阻塞二极管被配置成将来自所述辅助电压供电电路的电压信号递送至所述浮动电压供电电路，
其中，所述推挽电路还被配置成通过所述钳位二极管将所述中间电压信号递送至所述至少两个阻塞二极管的中间节点。
8.根据权利要求6所述的电子装置，其中，所述电平转换器电路包括：
第一组开关，其串联地电连接在所述浮动电压供电电路与所述低侧电压供电电路之间，其中，所述第一组开关包括第一共源共栅电路，所述第一共源共栅电路被配置成接收所述高侧偏置信号和所述低侧偏置信号；以及
第二组开关，其串联地电连接在所述浮动电压供电电路与所述低侧电压供电电路之间，其中，所述第二组开关包括第二共源共栅电路，所述第二共源共栅电路被配置成接收所述高侧偏置信号和所述低侧偏置信号。
9.根据权利要求8所述的电子装置，其中，所述第一共源共栅电路包括第一高侧开关和第一低侧开关，其中，所述第二共源共栅电路包括第二高侧开关和第二低侧开关，其中，所述第一高侧开关的控制端子和所述第二高侧开关的控制端子被配置成接收所述高侧偏置信号，以及其中，所述第一低侧开关的控制端子和所述第二低侧开关的控制端子被配置成接收所述低侧偏置信号。
10.根据权利要求6所述的电子装置，其中，所述中间电压信号与所述低侧电压供电电路之间的电压差大约为所述浮动电压供电电路与所述低侧电压供电电路之间的电压差的二分之一。
11.根据权利要求6所述的电子装置，其中，所述偏置电路还包括自举电容器，所述自举电容器与所述至少一个高侧偏压电阻器并联地电连接。
12.根据权利要求1所述的电子装置，其中，所述至少四个二极管中的每个二极管是二极管连接的金属氧化物半导体晶体管。
13.根据权利要求1所述的电子装置，还包括：
半桥电路，其包括高侧功率开关和低侧功率开关，其中，开关节点电连接在所述高侧功率开关与所述低侧功率开关之间；
栅极驱动器电路，其被配置成基于从所述电平转换器电路接收的经转换的脉冲宽度调制信号而将控制信号递送至所述高侧功率开关的控制端子。
14.一种用于对电平转换器电路进行偏置的方法，所述方法包括：
基于由电连接到至少四个二极管的推挽电路产生的中间电压信号并且还基于来自所述至少四个二极管的高侧电压信号而将高侧偏置信号递送至所述电平转换器电路，其中，所述至少四个二极管中的每个二极管串联地电连接；以及
基于所述中间电压信号以及来自所述至少四个二极管的低侧电压信号而将低侧偏置信号递送至所述电平转换器电路。
15.根据权利要求14所述的方法，
其中，将所述高侧偏置信号递送至所述电平转换器电路是基于被递送至高侧电容器的所述中间电压信号，并且还基于从电连接至所述至少四个二极管和所述高侧电容器的高侧滤波器电阻器接收的高侧电压信号，以及
其中，将所述低侧偏置信号递送至所述电平转换器电路是基于被递送至低侧电容器的所述中间电压信号，并且还基于从电连接至所述至少四个二极管和所述低侧电容器的低侧滤波器电阻器接收的低侧电压信号。
16.根据权利要求14所述的方法，其中，所述电平转换器电路是第一电平转换器电路，其中所述推挽电路是第一推挽电路，其中所述中间电压信号是第一中间电压信号，其中所述高侧偏置信号是第一高侧偏置信号，其中所述低侧偏置信号是第一低侧偏置信号，其中所述高侧电压信号是第一高侧电压信号，以及其中所述低侧电压信号是第一低侧电压信号，所述方法还包括：
基于由电连接至所述至少四个二极管的第二推挽电路产生的第二中间电压信号并且还基于来自所述至少四个二极管的第二高侧电压信号而将第二高侧偏置信号递送至第二电平转换器电路；以及
基于所述第二中间电压信号以及来自所述至少四个二极管的第二低侧电压信号而将第二低侧偏置信号递送至所述第二电平转换器电路。
17.根据权利要求14所述的方法，还包括通过钳位二极管将所述中间电压信号递送到至少两个阻塞二极管的中间节点，
其中，所述至少两个阻塞二极管电连接在辅助电压供电电路与浮动电压供电电路之间，以及
其中，所述至少两个阻塞二极管被配置成将电压信号递送至所述浮动电压供电电路，
其中，所述浮动电压供电电路电连接至所述电平转换器电路。
18.根据权利要求14所述的方法，
其中，递送所述高侧偏置信号包括：将所述高侧偏置信号递送至所述电平转换器电路的第一组开关的第一共源共栅电路的第一高侧开关和所述电平转换器电路的第二组开关的第二共源共栅电路的第二高侧开关，
其中，递送所述低侧偏置信号包括：将所述低侧偏置信号递送至所述第一共源共栅电路的第一低侧开关和所述第二共源共栅电路的第二低侧开关。
19.一种电子装置，其包括单个半导体管芯，所述单个半导体管芯包括：
半桥电路，其包括高侧功率开关和低侧功率开关，其中，所述高侧功率开关和所述低侧功率开关通过开关节点电连接；
电平转换器电路；
栅极驱动器电路，其被配置成基于从所述电平转换器电路接收的经转换的脉冲宽度调制信号而将控制信号递送至所述高侧功率开关的控制端子；以及
偏置电路，其包括：
至少四个二极管，其中，所述至少四个二极管中的每个二极管串联地电连接；
高侧电容器和低侧电容器；
推挽电路，其电连接至所述至少四个二极管中的至少两个二极管并且被配置成将中间电压信号递送至所述高侧电容器和所述低侧电容器，其中，所述偏置电路被配置成：
基于被递送至所述高侧电容器的所述中间电压信号并且还基于来自所述至少四个二极管的高侧电压信号而将高侧偏置信号递送至所述电平转换器电路，以及
基于被递送至所述低侧电容器的所述中间电压信号并且还基于来自所述至少四个二极管的低侧电压信号而将低侧偏置信号递送至所述电平转换器电路。
20.根据权利要求19所述的电子装置，其中，所述单个半导体管芯还包括：
浮动电压供电电路；
辅助电压供电电路；
至少两个阻塞二极管，其串联地电连接在所述辅助电压供电电路与所述浮动电压供电电路之间，其中，所述至少两个阻塞二极管被配置成将电压信号从所述辅助电压供电电路递送至所述浮动电压供电电路；以及
钳位二极管，
其中，所述推挽电路还被配置成通过所述钳位二极管将所述中间电压信号递送至所述至少两个阻塞二极管的中间节点。
CN201810283205.3A 2017-04-11 2018-04-02 电子装置和用于对电平转换器电路进行偏置的方法 Active CN108696103B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/485,044 2017-04-11
US15/485,044 US10122362B2 (en) 2017-04-11 2017-04-11 Dynamic biasing circuitry for level-shifter circuitry

Publications (2)

Publication Number Publication Date
CN108696103A true CN108696103A (zh) 2018-10-23
CN108696103B CN108696103B (zh) 2023-03-10

Family

ID=61906757

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810283205.3A Active CN108696103B (zh) 2017-04-11 2018-04-02 电子装置和用于对电平转换器电路进行偏置的方法

Country Status (3)

Country Link
US (1) US10122362B2 (zh)
EP (1) EP3389184B1 (zh)
CN (1) CN108696103B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109951060A (zh) * 2019-03-29 2019-06-28 西北工业大学 高压半桥驱动电路
CN110957898A (zh) * 2019-12-26 2020-04-03 思瑞浦微电子科技（苏州）股份有限公司 用于dc/dc的有效控制emi的驱动电路和方法
CN115118343A (zh) * 2021-03-17 2022-09-27 富士通光器件株式会社 调制信号的控制装置及方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109428587B (zh) * 2017-08-31 2023-10-27 恩智浦美国有限公司 电平移位器备用单元
US11437997B1 (en) 2021-09-30 2022-09-06 Texas Instruments Incorporated Level shifter circuit
TWI802096B (zh) * 2021-11-23 2023-05-11 新唐科技股份有限公司 電晶體元件

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6099100A (en) * 1997-07-15 2000-08-08 Lg Semicon Co., Ltd. CMOS digital level shift circuit
US20060279351A1 (en) * 2005-04-13 2006-12-14 International Rectifier Corporation Driving circuit for use with high voltage bidirectional semiconductor switches
CN1897465A (zh) * 2005-07-14 2007-01-17 三星电子株式会社 具有降低的沟道电导变化的采样和保持电路及其操作方法
US20070109817A1 (en) * 2005-11-17 2007-05-17 Tatsuhisa Shimura Inverter circuit
US20150131329A1 (en) * 2013-11-12 2015-05-14 Futurewei Technologies, Inc. Gate Drive Apparatus for Resonant Converters
CN105871180A (zh) * 2016-04-08 2016-08-17 厦门大学 一种大电流cmos推挽驱动电路及其控制方法
US20160359483A1 (en) * 2015-06-08 2016-12-08 Texas Instruments Incorporated Bootstrap diode circuits

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4749884A (en) * 1980-12-22 1988-06-07 Unisys Corporation Low power, high level driver
JPH0774616A (ja) * 1993-07-06 1995-03-17 Seiko Epson Corp 信号電圧レベル変換回路及び出力バッファ回路
US6774698B1 (en) * 2003-01-30 2004-08-10 Agere Systems Inc. Voltage translator circuit for a mixed voltage circuit
US7068091B1 (en) * 2003-02-27 2006-06-27 Cypress Semiconductor Corporation Voltage translator circuit formed using low voltage transistors
US7053657B1 (en) * 2003-06-26 2006-05-30 Cypress Semiconductor Corporation Dynamically biased wide swing level shifting circuit for high speed voltage protection input/outputs
US7710152B1 (en) * 2006-07-07 2010-05-04 Analog Devices, Inc. Multistage dual logic level voltage translator
US7554379B2 (en) * 2007-02-23 2009-06-30 Integrated Device Technology, Inc. High-speed, low-power level shifter for mixed signal-level environments
US7532074B2 (en) * 2007-07-09 2009-05-12 Kontel Data System Limited Device and method for biasing a transistor amplifier
US7994819B2 (en) 2008-02-12 2011-08-09 Texas Instruments Incorporated Level-shifter circuit
EP2506434A1 (en) 2011-04-01 2012-10-03 STMicroelectronics S.r.l. Dynamic biasing circuit for a protection stage
US9048840B2 (en) * 2011-08-22 2015-06-02 M/A-Com Technology Solutions Holdings, Inc. 20V to 250V high current ASIC PIN diode driver
US8643425B2 (en) 2011-09-19 2014-02-04 Freescale Semiconductor, Inc. Level shifter circuit
CN102801290B (zh) 2012-08-16 2014-07-30 电子科技大学 一种h半桥驱动电路
US9466978B2 (en) 2013-08-30 2016-10-11 Taiwan Semiconductor Manufacturing Company, Ltd. Electrostatic discharge protection for level-shifter circuit
US8981831B1 (en) * 2013-09-11 2015-03-17 International Business Machines Corporation Level shifter with built-in logic function for reduced delay
US9698774B2 (en) * 2015-08-14 2017-07-04 Macom Technology Solutions Holdings, Inc. 20V to 50V high current ASIC PIN diode driver
US9948291B1 (en) * 2015-08-14 2018-04-17 Macom Technology Solutions Holdings, Inc. 20V to 50V high current ASIC PIN diode driver

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6099100A (en) * 1997-07-15 2000-08-08 Lg Semicon Co., Ltd. CMOS digital level shift circuit
US20060279351A1 (en) * 2005-04-13 2006-12-14 International Rectifier Corporation Driving circuit for use with high voltage bidirectional semiconductor switches
CN1897465A (zh) * 2005-07-14 2007-01-17 三星电子株式会社 具有降低的沟道电导变化的采样和保持电路及其操作方法
US20070109817A1 (en) * 2005-11-17 2007-05-17 Tatsuhisa Shimura Inverter circuit
US20150131329A1 (en) * 2013-11-12 2015-05-14 Futurewei Technologies, Inc. Gate Drive Apparatus for Resonant Converters
US20160359483A1 (en) * 2015-06-08 2016-12-08 Texas Instruments Incorporated Bootstrap diode circuits
CN105871180A (zh) * 2016-04-08 2016-08-17 厦门大学 一种大电流cmos推挽驱动电路及其控制方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109951060A (zh) * 2019-03-29 2019-06-28 西北工业大学 高压半桥驱动电路
CN110957898A (zh) * 2019-12-26 2020-04-03 思瑞浦微电子科技（苏州）股份有限公司 用于dc/dc的有效控制emi的驱动电路和方法
CN110957898B (zh) * 2019-12-26 2020-10-16 思瑞浦微电子科技（苏州）股份有限公司 用于dc/dc的有效控制emi的驱动电路和方法
CN115118343A (zh) * 2021-03-17 2022-09-27 富士通光器件株式会社 调制信号的控制装置及方法

Also Published As

Publication number Publication date
EP3389184B1 (en) 2023-09-27
US20180294813A1 (en) 2018-10-11
EP3389184A1 (en) 2018-10-17
US10122362B2 (en) 2018-11-06
CN108696103B (zh) 2023-03-10

Similar Documents

Publication Publication Date Title
CN108696103A (zh) 电子装置和用于对电平转换器电路进行偏置的方法
CN110024290B (zh) 用于基于GaN晶体管的功率转换器的自举电容器过电压管理电路
US11012063B2 (en) GaN switch with integrated failsafe pulldown circuit
US10084448B2 (en) Driver interface methods and apparatus for switch-mode power converters, switch-mode power amplifiers, and other switch-based circuits
US9224721B2 (en) Semiconductor power modules and devices
CN101978589B (zh) 桥式电路及其元件
CN111193395A (zh) 基于零电流检测的谐振转换器控制
JP2020524479A (ja) デッドタイム制御のためのタイミングコントローラ
CN104205638B (zh) 共射共基电路
CN104518647A (zh) 半桥栅极驱动器控制
US10651843B1 (en) Bidirectional GaN switch with built-in bias supply and integrated gate drivers
US11329646B2 (en) Switch device having a pulldown transistor and a voltage clamp
CN114172123B (zh) 半导体装置
US20200044643A1 (en) Driver circuit and method of operating the same
CN109314509A (zh) 驱动装置
Yan et al. A 2–10 MHz GaN HEMTs half-bridge driver with bandgap reference comparator clamping and dual level shifters for automotive applications
CN111800115A (zh) 硅ic-氮化镓混合驱动系统
US9991776B2 (en) Switched mode power supply converter
CN101345471A (zh) 集成的功率转换器和栅极驱动器电路
KR102657175B1 (ko) GaN FET용 구동회로
US20230353050A1 (en) Isolation connections for high-voltage power stage
US10931273B1 (en) Circuit for controlling a switching device to deliver power to a load
CN105391435B (zh) 用于驱动晶体管的系统和方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant