CN1617120A - 信号传输系统和信号传输线路 - Google Patents

信号传输系统和信号传输线路 Download PDF

Info

Publication number
CN1617120A
CN1617120A CNA2004101023098A CN200410102309A CN1617120A CN 1617120 A CN1617120 A CN 1617120A CN A2004101023098 A CNA2004101023098 A CN A2004101023098A CN 200410102309 A CN200410102309 A CN 200410102309A CN 1617120 A CN1617120 A CN 1617120A
Authority
CN
China
Prior art keywords
circuit
transmission line
line
signal
ground
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2004101023098A
Other languages
English (en)
Other versions
CN100437539C (zh
Inventor
大塚宽治
宇佐美保
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nec Electronics KK
Otsuka Kanji
Usami Tamotsu
Toshiba Corp
Rohm Co Ltd
NEC Corp
Oki Electric Industry Co Ltd
Sharp Corp
Sanyo Electric Co Ltd
Sony Corp
Fujitsu Semiconductor Ltd
Renesas Electronics Corp
Panasonic Holdings Corp
Original Assignee
Renesas Technology Corp
Toshiba Corp
Rohm Co Ltd
Fujitsu Ltd
NEC Corp
Oki Electric Industry Co Ltd
Sharp Corp
Sanyo Electric Co Ltd
Sony Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp, Toshiba Corp, Rohm Co Ltd, Fujitsu Ltd, NEC Corp, Oki Electric Industry Co Ltd, Sharp Corp, Sanyo Electric Co Ltd, Sony Corp, Matsushita Electric Industrial Co Ltd filed Critical Renesas Technology Corp
Publication of CN1617120A publication Critical patent/CN1617120A/zh
Application granted granted Critical
Publication of CN100437539C publication Critical patent/CN100437539C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G08—SIGNALLING
    • G08C—TRANSMISSION SYSTEMS FOR MEASURED VALUES, CONTROL OR SIMILAR SIGNALS
    • G08C19/00—Electric signal transmission systems
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/08—Modifications for reducing interference; Modifications for reducing effects due to line faults ; Receiver end arrangements for detecting or overcoming line faults
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/04—Modifications for accelerating switching
    • H03K17/041—Modifications for accelerating switching without feedback from the output circuit to the control circuit
    • H03K17/04106—Modifications for accelerating switching without feedback from the output circuit to the control circuit in field-effect transistor switches

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Dc Digital Transmission (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
  • Logic Circuits (AREA)

Abstract

为了经差分线路发送几十GHz的高速数字信号，通过把参照地的差分线路连接到不参照地的差分线路，提供了一种经信号传输线路在电路块之间传输数字信号的信号传输系统，每个电路块基本包括功能电路、与功能电路分离形成的接收/发送电路、以及在接收/发送电路的接收端和发送端之间形成的阻抗匹配的传输线路(115)；参照地(110)的差分线路(105)，其从差分输出驱动器引出，以及在电路块中相对于地(110)形成对称布设的差分信号线路，在信号传输线路(115)中，只有不参照地的差分对线路(111，112)直接从相对于地电位对称布置的差分信号线路延伸。

Description

信号传输系统和信号传输线路
技术领域
本发明涉及经信号传输线路在电路块之间传输数字信号的信号传输系统，以及涉及信号传输线路。
背景技术
对于经由信号线路从CMOS差分驱动器到接收器的高速数字信号传输来说，在本发明之前，本发明的发明者建议将电源/地线对当作传输线路，通过形成电源线和接地线，它的电磁场对于提供给驱动器的互补信号能量几乎是闭合的，该电源线和接地线在布线电路板上形成平行的长度彼此相等的对线结构，并且它的耦合系数是大的(日本公开的未审查专利申请No.284126，1999(将称作专利文献1))，以及通过提供电路来对晶体管的状态转换强制地泵入和泵出所需的电荷，使得能够高速切换晶体管。(日本公开的未审查专利申请No.2002-124635(将称作专利文献2))。
在此注意电能量的传输，基本应该使用两根电源线路，比如家用电源线路。电源线路与水管具有类似的传导性，后者的传输性与后者的粗细成比例。其传导系数的倒数被称作“特性阻抗Zo”。
水管粗细的物理特性对应于在每单位长度电源线的电感Lo和电容Co中存储的能量。由于随着频率升高会有更频繁的能量输入和输出，将出现交流(AC)电阻，也就是阻抗Z。阻抗Z具有时滞放电而不损失能量的特性，不同于把电能变换成热能的元件，比如直流电阻和对线之间的漏电导。因此，阻抗Z作为虚数处理。通过下式(1)和(2)给出阻抗Z：
Z＝jωLo                         (1)
Z＝(1/jωCo)                     (2)
如上所示的公式(1)和(2)，由于两种元件在线的每单位长度中共存，它们的均方根是线路的特性阻抗Zo，通过公式(3)被给出：
Z 0 = jω L 0 / jω C 0 = L 0 / C 0 - - - ( 3 )
如公式(3)所示，包括虚数j、角频率ω和单位长度的三项被消除，因此特性阻抗Zo将不是以长度定义的实数，并不取决于任何频率。出现一个特殊的物理概念，短线和无限长的线在特性阻抗Zo上是彼此相等的。简言之，特性阻抗Zo只确定线的前端直径。
作为集总元件电路领域中的普遍误解，迄今已经认为，由于传输线是电感-电容(LC)网络，RC(电阻-电容)延迟问题不能被充分地避免，除非从分布元件电路的观点去考虑LC网络。然而，传输线属于电磁现象物理学的领域，它与包括RC延迟的领域有很大不同。下面将讨论能解决传输线路RC延迟问题。
分布元件电路(具有以长度定义的长距离布线)不同于下式(4)给出的集总元件电路(具有处于可忽略范围的布线长度)(”Silicon Technology”-Feature of the Problems and Outlook of the Ultra High-Speed Multilayer WiringTechniques-Journal of Applied Physics，Japan Society of Applied Physics，Japan，No.15，Feb.18，2000(Yamagami Clubhouse，Higashiyama(将称作非专利文献1))：
L critical = λ / 40 = co μrϵr / 40 f clock - - - ( 4 )
其中co是真空中光的速度，μr是特定的导磁率，εr是特定的介电常数和fclock是流过布线的时钟脉冲的最高频率。
上述公式(4)定义了正弦波的波长λ和布线长度Lcritical之间的关系。
下面将参照图1解释公式(4)中的因数(1/40)。
如图1所示，数字信号(脉冲)是复合波fcombine，包括基波f1和它的谐波f2，f3，...，加入具有高于基波f1三倍的频率的谐波f3和具有高于基波f1五倍频率的谐波f5近似的脉冲，并且分别加入高于基本波f1的七倍，九倍和十一倍频率的谐波f7，f9和f11提供接近完全的脉冲。换句话说，脉冲可以被说成是混合波，包括直到高于它的脉冲频率一个数量级的正弦波的谐波。因此，对于1GHz的脉冲，需要考虑高至10GHz的谐波。如同调谐音叉，谐振导致的最小谐振频率等于四分之一波长(就是(1/4)λ)。
因此，对于1GHz频率的脉冲的传输，集总元件电路能通常被设计为具有高至10GHz的脉冲的四分之一波长的长度，就是说，长度小于1/40波长加安全长度。在此长度使分布元件电路和集总元件电路彼此不同的电路长度被定义为布线长度Lcritical。即，具有大于(1/40)λ长度的电路应该是分布元件电路，即传输电路。
作为常规的具有长度不能被忽略的全局布线的驱动器-接收器的一个例子，单端(single-ended)数字信号传输电路300被示例在图2中。
尽管出于简化图2仅仅示出了单一的信号线，根据物理学原理数字信号传输电路300实际上需要两个这样的线来用于传输电能。非有意形成的作为基准的接地线，或电源线用作第二信号线路。
在单端数字信号传输电路300中，从驱动器310引出的信号线路311与接地线312配对以形成信号传输线路315，经过它从驱动器310到接收器320发送互补信号(“Measurement Evidence of Mirror Potential Traveling onTransmission Line”by Otsuka，et al.，Technical Digest of 5th VLSI PackingWorkshop of Japan，pp27-28，Dec.，2000(将称作非专利文献2)和“Stacked PairWire”by Kanji Otsuka and Tadakazu Suga，Journal of Japan Society of ElectronicsPackaging，Vol.4，No.7，pp556-561，Nov.，2001(将称作非专利文献3))。
此外，作为常规的差分数字信号传输电路，图3示例了CML(电流型逻辑)差分传输电路400的结构和图4示例了LVDS(低压差分信令)差分传输电路500的结构。
在图3(4)所示结构的差分数字信号传输电路400(500)中，经与接地线配对的信号传输线路415(515)从驱动器410(510)到接收器420(520)发送互补信号。
据称，差分数字信号传输电路适用于高速数据传输，而且近年来频繁地用于差分信号的高速传输。
注意这里，使用具有处于GHz频带中的频率的脉冲时钟的信号传输电路的布线长度受到限制，因为由于RC延迟和损失以及介电损失，所以布线不能太长。另一方面，单独的布线对于信号传输电路的功能块之间的通信是越来越重要。例如，由金属导体形成的LAN电缆需要在高达10Gbps和100Gbps的速率上确保信号传输。用金属LAN电缆不能完成在小于100米的距离上的高于10Gbps速率的信号传输，但采用2003年市用的光缆可以完成。
发明内容
本发明的目的是提供一种信号传输系统，包括：成组的长度大于前述公式(4)定义的布线长度Lcritical的布线、和由该布线形成的驱动器/接收器，该系统使用高至几十GHz的GHz频段的时钟频率。
本发明的另一个目的是提供一种主要改进用于10和100Gbps传输速率的中长布线的措施，以及提供对信号传输系统的电路结构的改进。
本发明另一个目的是建立传输线/晶体管系统，其中将在芯片中具有长布线或线路的整个电路用作传输线以确保无故障的能量传输，这可以打比方是供水系统部门的包括从河流中吸取水的通道的管道/阀门系统，而进行方便的解释。“长布线或线路”将被定义在表1中，它根据电磁波速度 v = co μrϵr 定义“长布线或线路”，其中co是真空中的光速，μr是线路空间周围绝缘材料的特定导磁率，εr是线路空间周围绝缘材料的介电常数。
表1对于频率的用于传输线路的芯片内布线的最小合适的长度
脉冲频率[MHz] 正弦谐波[GHz] v＝1×108[m/s]时(1/4)λ的布线长度[m] v＝1.5×108[m/s]时(1/4)λ的布线长度[m] v＝2×108[m/s]时(1/4)λ的布线长度[m]
 5  0.05  0.5  0.75  1
 10  0.1  0.25  0.375  0.5
 50  0.5  0.05  0.075  0.1
 80  0.8  0.03125  0.0375  0.0625
 100  1  0.025  0.0375  0.05
 300  3  0.008325  0.012485  0.01665
 500  5  0.005  0.0075  0.01
 1000(1GHz) 10  0.0025  0.00375  0.005
 10000(10GHz) 100  0.00025  0.000375  0.0005
 100GHz 1000  25μm  37.5μm  50μm
注意，这里通过对串行传输信号的分组传输和通过对并行传输信号的总线传输来进行电路块之间的传输，实质上两者都是基于高频脉冲信号能量的传输的概念。因此，本发明坚持高速信号传输的概念，而不是任何基于协议的信号传输。本发明提供可应用于所有信号传输方法的装置。
在驱动器中，通常包括作为基本电路的CMOS变换器(inverter)。根据本发明，由最简单的变换器和缓冲器形成信号传输系统而不使用任何新的电路和制造工艺。因此信号传输系统是可用的而不需要任何修改甚至任何技术革新。
根据本发明，按分布元件电路使用的传输线被用于电路块之间的布线。因此，能够设计一种信号传输系统，其中延迟时间单独取决于传输线的长度，并且具有比特宽度(例如64比特)的信号的时钟几乎没有偏斜，而且通过以H-树传输线路的形式形成时钟导线，共享具有少于几个ps偏斜的时钟布线。
理想的传输线路是这样的，由于电磁能量被约束在其中，作为RC延迟出现的在集成电路中出现的迟滞(slowdown)将为零。由于传输线路的DC电阻和介电损失，信号能量被损失，以至于根据欧姆定律最大幅值将会减低。然而，由于DC电阻造成的信号能量损失不会损坏信号波形，RC延迟小到可以忽略不计。当具有比特宽度的各个线路在结构和尺寸上彼此相同时，偏斜实质上是零。
然而，由于介电损失对频率响应具有影响，波形将被干扰。但如果具有比特宽度的线路在结构上是彼此相同的，并且波形干扰是恒定的，则可以适当的控制信号波形。
在许多情况下电源是一个问题。如果对于各个变换器(inverter)来讲，其电源供电能力和地的吸引力(ground attraction)彼此不同，它们只能相应于电源供电能力进行切换，以便信号波形从一个到另一个变化。这样，将发生偏斜，以及额外的谐波被重叠在信号上，导致只有谐振才有的现象。这与由器件结构位置所引起的GHz频段中的特性变化相比是一个更关键的问题。
根据本发明，电路块之间的传输线路可用作传输布线，以及用一对电源和接地线形成传输线路，其具有的特性阻抗相应于驱动器晶体管导通的增加的电阻。
已经建议了其中电磁能量被约束的各种传输线路结构。然而，如果有邻近的布线的话，还没有获得许多有效的手段来防止传输线路和邻近于该传输线路布设的布线之间可能的串扰。
本发明的另一个目的是提供一种布线结构、连接器结构和用于提供与常规电路连接的装置，其中在线路和相邻于线路的结构之间的串扰最小。
在此注意，传输线路可被说成是具有固定粗细的水管，因此在线路上不连续处出现能量反射。在不连续处反射的能量将可能在反射的能量返回的一侧再次在不连续处反射，并且能量反射的分量将进一步被重复反射(多次反射)，并因此彼此谐振，这将导致完全不期望的波形。
在这点上，在假设从开始到结尾输线路是均匀粗细的假设下，即，整条线路的特性阻抗是均匀的假设下，本发明被设计为在切断DC电流的同时防止能量反射。
通过已知的四种方法可以防止上述的反射。一种方法是在驱动器的末端上插入许多印刷电路板中使用的阻尼电阻器。第二种方法是设计驱动器上的电阻(driver-on resistance)与传输线路的特性阻抗相同。第三种方法是设计在双向总线结构(也就是，具有顺便插在任一侧处的阻尼电阻器)的任一侧处的驱动器上的电阻与传输线路的特性阻抗相同。第四种方法是理想的方法。该方法在传输线路的接收结尾端提供匹配的端接电阻器。第四种方法的缺点在于导通电流总是流过传输线路，因此它并不受到太好的认同。
本发明建议了第五种方法，其中端接电阻器被提供在传输线路的结尾端，并且在所述电阻器与结尾端之间布设了定向耦合器或电容器。
此外，根据本发明，其中从变换器或缓冲器到布线延伸的结构的平面器件结构和布线层结构形成传输线开始和结尾端之间的完整的传输线路，并且如果加有DC能量的话，DC能量被切断在传输线路任一侧。应该注意，该结构还包括通常使用的用于差分信号的接地结构。
通常，在双导线上流过差分信号。传统上，差分数字信号传输电路是考虑到接地而形成的传输线路，以便达到各设备之间参照电压电平的一致，并因此具有三相AC布线。因此，必须提供端接电阻器来用于传输线的耦合系数，然而在许多情况下它还未被仔细考虑。
此外，由于电路操作引起电源/地变化很大，这将不利地影响相邻的电路。为了防止这种影响，绝对需要在GHz频段信号处理中对每个电路块分别提供电源/地。本发明针对该问题进行解决。
差分传输电路具有另一个缺点在于差分信号本身引发偏斜(skew)，这是因为从一个晶体管到另一个的性能的变化和偏斜在差分信号转换过程中将引起大的尖峰电流而引起EMI问题。差分传输电路的缺点还在于需要双倍数量的晶体管。
根据本发明的用于平面(flat)器件结构和布线层结构的设计指导思想开始于能够以电磁波速度传输的传输电路。因此，晶体管位置不是任何主要的目的，而是设计指导思想的辅助目的。
就是说，金属以电磁波速度传输信号。但半导体以载流子(carrier)速度发射信号，而不是以电磁波速度。这点上，与晶体管接触的所有线路由金属形成，而不是任何多晶硅或金属化合物(例如硅化物)形成。晶体管的栅极也是金属，由此传输电路可以是从开始到结尾端延伸的完整的传输线路。
上述所构成的中等距离的布线能建立块内传输系统，其能够在50米的距离上传输几GHz的频率，并令人满意地满足变换器和缓冲器的未来的转换能力。
此外，在经信号传输线路在电路块之间传输数字信号的信号传输系统中，通常在每个输入和输出端提供保护二极管或晶体管以确保针对静电放电(ESD)的保护。保护二极管或晶体管的寄生电容将妨碍对信号转换的快速响应以至于该信号传输系统不能应对高频率信号。
因此，本发明提出一种可变电抗器电路以减少ESD(静电放电)保护电路的现在的电容。
下面将简要描述在本申请中公开的本发明的几个典型实施例。
根据本发明的一个方面，提供一种经信号传输线在电路块之间发送数字信号的信号传输系统，每个电路块基本包括功能电路、与功能电路分离形成的接收/发送电路、以及在接收/发送电路的接收端和发送端之间形成的阻抗匹配的传输线路；该系统包括参照地的差分线路，其从差分输出驱动器引出，并相对于电路块中的地形成对称布置的差分信号线路，在信号传输线路中，只有不参照地的差分对线路直接从相对于地对称布置的差分信号线路延伸。
根据本发明的另一个方面，提供一种经信号传输线路在电路块之间传输数字信号的信号传输系统，每个电路块基本包括功能电路、与功能电路分离形成的接收/发送电路、以及在接收/发送电路的接收端和发送端之间形成的阻抗匹配的传输线路；和每个接收/发送电路包括驱动器和/或接收器，在与其相同的导电区中形成ESD保护电路，和以互补的方式启动ESD保护晶体管，ESD保护电路对每条差分信号线分别具有上拉保护电路和下拉保护电路。
根据本发明的另一个方面，提供一种经信号传输线路在电路块之间传输数字信号的信号传输系统，每个电路块基本包括功能电路、与功能电路分离形成的接收/发送电路、以及在接收/发送电路的接收端和发送端之间形成的阻抗匹配的传输线路；和信号传输线路具有多芯电缆结构，其中布设了相邻差分或单端对线，以便它们产生的电场矢量将是并排的或直线的。
根据本发明的另一个方面，提供一种用于提供电路块之间连接的信号传输线路，每个电路块包括功能电路，与功能电路分离形成的接收/发送电路、以及在接收/发送电路的接收端和发送端之间布设的阻抗匹配的传输线路，以便在电路块之间传输数字信号，所述信号传输线路具有多芯电缆结构，其中布设了相邻差分或单端对线路，以便它们产生的电场矢量将是并排的或直线的。
在根据本发明的上述信号传输系统中，包括在每个接收/发送电路中的所述驱动器和/或接收器在其相同的导电区中形成ESD保护电路，和以互补的方式启动ESD保护晶体管，该ESD保护电路对每个差分信号线路分别具有上拉保护电路和下拉保护电路。
此外，在根据本发明的信号传输系统中，所述信号传输线路具有多芯电缆结构，其中布设了相邻的差分或单端对线，以便它们产生的电场矢量是并排的或直线的。
此外，在根据本发明的信号传输系统中，包括电源/地对传输线路的所述接收/发送电路至少具有接收电路或发送电路中的一个，两者都包括在接收/发送电路中，嵌入在连接器中以从基底提供电源。
此外，在根据本发明的信号传输系统中，所述接收/发送电路包括具有输出数字信号的差分变换器结构的驱动器。所述接收/发送电路被延伸到主电源电路或接近旁路电容器，并具有DC绝缘结构，其中驱动器经具有低特性阻抗的电源/地对线路提供电源，并且能够驱动驱动器的电阻器和信号传输线路的上的特性阻抗的和，以及定向耦合器或者电容器至少正好插入驱动器之后或在接收端。和在通过传输线路进一步扩展所述接收/发送电路的情况下，如果有的话，正好在定向耦合器或电容器之后或之前，由差分接收器接收经由端接在定向耦合器或电容器的传播方向上的信号传输线路传输的数字信号，该差分接收器具有相应于到达信号的电平的Vth。
此外，在根据本发明的信号传输系统中，在相同阱中提供与所述差分驱动器或接收器成对的晶体管，并且它具有浮置结构而不连接到基底地，以及前述所有的传输线路都由金属形成。
此外，在根据本发明的信号传输系统中，双向提供一组电源/地对线路、驱动器、信号传输线路和接收器。
此外，在根据本发明的信号传输系统中，对线的两端是浮置开路端，所述对线路的两端是浮置开路端，并且甚至正好在驱动器芯片之后和正好在接收器芯片之前或之后的定向耦合器或电容器的接地线不直接与地相连。
此外，在根据本发明的信号传输系统中，定向耦合器或电容器的能量传递侧线路具有插在其传输结尾端的多反射保护端接电阻器。
此外，在根据本发明的信号传输系统中，其中在经由信号传输线路接收数字信号的接收器的末端的差分线对之间插入电极，并把电极上的电势当作参照电压。
此外，在根据本发明的信号传输系统中，在经由信号传输线路发送数字信号的电路块中的一个的接收/发送电路不具有电源的情况下，电源/地对传输线路并排排列；和电源/地对传输线路的特性阻抗等于或小于要驱动的多个信号传输线路的并联阻抗。
经信号传输线路在电路块之间传输数字信号的上述信号传输系统中，每个电路块基本包括功能电路、与功能电路分离形成的接收/发送电路、以及在接收/发送电路的接收端和发送端之间形成的阻抗匹配的传输线路，该系统包括参照地的差分线路，其从差分输出驱动器引出，并相对于电路块中的地形成对称布置的差分信号线路，并且只有不参照地的差分对线路直接从相对于信号传输线路中的地对称布置的差分信号线路延伸。借此参照地的差分线路可以连接到不参照地的差分线路以允许经差分线路进行几十GHz的高速数字信号的传输。
此外，经信号传输线路在电路块之间发送数字信号的上述信号传输系统中，每个电路块基本包括功能电路、与功能电路分离形成的接收/发送电路、以及在接收/发送电路的接收端和发送端之间形成的阻抗匹配的传输线路，和每个接收/发送电路包括驱动器和/或接收器，在与其相同的导电区中形成ESD保护电路，和以互补的方式启动ESD保护晶体管，ESD保护电路对于每条差分信号线分别具有上拉保护电路和下拉保护电路。借此能够经差分线路传输几十GHz的高速数字信号，通过减少ESD电路的现在的电容来提高对信号传输的响应。
此外，在上述经信号传输线路在电路块之间传输数字信号的信号传输系统中，每个电路块基本包括功能电路、与功能电路分离形成的接收/发送电路、以及在接收/发送电路的接收端和发送端之间形成的阻抗匹配的传输线路；和信号传输线路具有多芯电缆结构，其中布设了相邻差分或单端对线，以便它们产生的电场矢量将是并排的或直线的，借此能够经差分线路传输几十GHz的高速数字信号，具有相邻于其他结构的线路之间最小的串扰。
此外，上述的信号传输线路包括功能块电路、与功能电路分离形成的接收/发送电路、以及在接收/发送电路的接收端和发送端之间形成的阻抗匹配的传输线路，信号传输线路具有多芯电缆结构，其中布设了相邻差分或单端对线，以便它们产生的电场矢量将是并排的或直线的，借此能够提供一种信号传输线路，其能够经差分线路发送几十GHz的高速数字信号，并使具有相邻于其它结构的线路之间的串扰最小。
根据下述的结合附图对本发明优选实施例的详细描述，本发明的这些目的和其他的目的、特点以及优点将变得更加显而易见。
附图说明
图1解释脉冲波形(傅里叶序列)的分解；
图2示出了传统的单端数字信号传输电路的结构示例；
图3示出了传统的CML-类型的差分电路的结构示例；
图4示出了传统的LVDS-类型差分电路的结构示例；
图5是根据本发明的内部电路块传输系统的结构方框图；
图6是当作包括驱动器和接收器的交换电路的电路块的方框图；
图7以电路图的形式示出了具有在传输端的单耦合器的信号传输系统的结构示例；
图8以电路图的形式示出了具有在传输端上的容性耦合的信号传输系统的结构示例；
图9以电路图的形式示出了具有端接电阻类型双耦合器的信号传输系统的结构示例；
图10以电路图的形式示出了图9所示的信号传输系统的例子，其使用高质量的高速传输线路；
图11以电路图的形式示出了LVDS类型差分电路的结构示例；
图12解释信号传输线路的能量传送机制；
图13显示定向耦合器的结构，其中图13A是类型1的定向耦合器的透视图，图13B是类型2的定向耦合器的透视图和图13C是结合类型1和2的定向耦合器的特性的定向耦合器的平面图；
图14示例了特性曲线，示出了用类型1的定向耦合器作出的模拟结果，其中图14A示出了表示传输系数的参数S21的频率响应的模拟结果和图14B示出了表示反射系数的参数S11的频率响应的模拟结果；
图15示例了特性曲线，示出了用类型2的定向耦合器作出的模拟结果，其中图15A示出了表示传输系数的参数S21的频率响应的模拟结果和图15B示出了表示反射系数的参数S11的频率响应的模拟结果；
图16是波形图，示出了对于配备了2pF元件和1MΩ元件的类型2的定向耦合器的脉冲波形的输入结果，上述元件等效于接收器晶体管的负载，并连到端口2，其中，图16A示出了输入脉冲的波形，图16B示出了相应于输入脉冲从端口2输出电压的波形，和图16C示出了相应于输入脉冲从端口2输出电流的波形；
图17示出了所准备的传输信号波形的模型，其根据信号传输线路被加载在本发明实施例中的假设；
图18示出了容性耦合线路的模型，作为用于图8所示的信号传输系统中的容性耦合器的例子，其中图18A示出了输入脉冲的波形，图18B是尺寸放大的容性耦合器的端口-1侧结构的透视图和图18C也是尺寸放大的容性耦合器的端口-2侧结构的透视图；
图19示出了特性曲线，表示用图18中的容性耦合线路模型做出的信号波形模拟的结果，在模型中使用了具有0.1μF电容的芯片电容器(chipcapacitor)，其中图19A示出了参数S和图19B示出了脉冲波形的传输；
图20示出了特性曲线，表示用图18中的容性耦合线模型作出的信号波形模拟的结果，其芯片电容具有与图19模型中使用的芯片电容的不同的电容，其中图20A示出了当芯片电容具有10pF电容时信号波形模拟的结果和图20B示出了当芯片电容器具有100pF电容时信号波形模拟的结果；
图21示出了特性曲线，表示用具有0.015的tanδ的传输线路模拟的结果，其中图21A示出了参数S和图21B示出了脉冲波形的传输；
图22是双绞线的透视图；
图23示出了特性曲线，表示用图22的双绞线模拟的结果，其中图23A示出了具有不同的介电损失角tanδ的参数S21，图23B示出了具有不同的损失角tanδ的参数S41和图23C示出了具有不同的损失角tanδ的参数S61；
图24示出了传输线路的结构示例的透视图，其中图24A示出了一对共面线路，图24B示出了保护共面线路，图24C示出了堆叠对(stacked-pair)线路和图24D示出了保护堆叠对线路；
图25示出了用于图7所示的信号传输系统中的驱动器的平面图；
图26示出了图25中驱动器的剖面结构的例子；
图27示意地示出了结构例子，其中布线以格栅的形式排列以观察相邻对线之间的串扰，其中图27A示出了较低级垂直布线的例子和图27B示出了较低级正交布线的例子；
图28是用于观察相邻对线之间串扰的高频脉冲的波形图；
图29示出了特性曲线，表示用具有图28所示的波形的高频脉冲的输入测量相邻对线之间串扰的结果，其中图29A示出了根据图27A的垂直布线所得的特性曲线和图29B示出了根据图27B的正交布线所得的特性曲线；
图30示出了电场的散布，它的截面形成圆形，以便于解释为何相邻对线之间出现串扰，其中图30A示出了对于相邻对线的排列的正交的电场(在平行场相邻对线的排列)和图30B示出了在相邻对线的排列的方向上散布的电场；
图31示出了用于较少串扰的对线排列的结构例子，其中图31A示出了对线的基本排列，图31B示出了用于正交场的对线排列，图31C示出了用于平行场的对线排列，图31D示出了用于正交场的对线排列，图31E示出了用于多级正交场的对线排列和图31F示出了用于正方正交场的对线排列；
图32示意地示出了连接器的分解图；
图33是图32中连接器的电介质基底的透视图，具有堆叠对线路，其与双绞线连接；
图34示出了差分传输线路和堆叠对线路之间的连接，其中图34A示出了参照接地线的差分传输线路和图34B示出了具有插入其自身和差分信号线路之间的接地线的线路；
图35示出了不具有接地线的堆叠对线路和参照接地线的差分传输线路之间的连接；
图36以透视图的形式示出了通过平面接地线形成的通孔(viahole)的结构例子，其中图36A示出了完整的平面接地线和图36B示出了通孔以及放大尺寸的通孔附近的部分；
图37示出了表示通孔传输系数的参数S21的频率响应的模拟结果；
图38示出了其间提供有不参照接地线的堆叠对线路传输线路的驱动器和接收器之间的连接；
图39示出了其间提供有单端传输线路的驱动器和接收器之间的连接；
图40以电路图形式示出了ESD保护电路的结构例子；和
图41示出了图40中形成ESD保护电路的半导体集成电路的部分。
具体实施方式
将通过结合有关实施例的参照附图详细描述本发明。
将在下面描述的在本发明的实施例中，通过其上通过差分传输常规的单端(single-ended)信号的简单结构的差分信号传输线路来彼此连接两个电路块，形成了图5所示的电路块间传输系统100。
电路块间传输系统100包括通过差分信号传输线路30和电源/地对传输线路40彼此连接的两个电路块10和20。每个电路块10和20包括从电源电路块1提供电源的功能电路块2，与功能块2分离的输入/输出电路块3，和在输入/输出电路块3的输入/输出端处提供的连接器7。与功能电路块2分离的输入/输出电路块3包括多个驱动器4和接收器5，以及电源/地对6。输入/输出电路块3可以被提供在连接器7的外壳内部。
从电路块10的连接器7引出差分信号传输线路30和电源/地对传输线路40并连接到电路块20。与电路块10类似构成的电路块20。
注意的是，电路块通常独立形成在基底上，其当然可以被应用在相同基底中的电路块间传输系统。
此外，在电路块彼此相距很长距离使得通过传输线路的信号能量衰减的情况下，包括驱动器和接收器的电路块可以形成为图6所示的结合电路50。由于电源/地对传输电路40在电路块间传输系统100中沿着信号传输线路30延伸，可以如上形成结合电路50。
下面，将详细描述包括在电路块间传输系统100的输入/输出电路块3中的驱动器和接收器。
图7，8，9，10和11示出了结合定向耦合器和容性耦合器的单端差分信号传输电路的结构示例。应该注意，单端差分信号传输电路实际上包括静电放电(ESD)保护电路，但出于简化示例和解释，后者没有示出在这些图中。在后面的详述中将示出和解释ESD保护电路。
首先，下面将结合参照图7，8，9和10解释单端差分信号传输电路。
出自具有常规结构形式的变换器的第一级中的驱动器的信号线路与接地线成对形成传输线路，以及当信号被发送时，互补信号将沿着信号线和地传播，如在引证的非专利文献1和2中所公开的。传输线路的阻抗通常是50-100欧姆。在变换器中，LSI基底的地提供参照地。从参照地延伸的接地线在传输期间耦合到信号线路，从而导致不同于参照地处的信号的互补信号。新的互补信号将独立的移动，其物理状态是任何集总元件电路所不能给产生的概念。在接收结尾端上，提供了能通过差分接收器接收的差分信号。
简言之，与差分接收器成对的MOS晶体管被包括在相同的阱结构中，并不连接到基底地。该结构由本发明的发明者已经在日本专利申请No.2002-22708中提出。
当传输电路是电磁闭合时，能够防止整个传输过程中发生任何噪声。如果有共模噪声的话，即使有在发送的信号上的共模噪声，以及信号偏移参照电势，在相同的阱结构中也能检测正确的电势差。因此，能独立于地正确地接收信号。然而，当需要防止由于大的振动造成的任何闭锁(latch-up)时，如图7，8，9和10的虚线所示，在接收器5A形成差分对的每个MOS晶体管Tn21和Tn22在其后栅极(back gate)上被连接到电流控制MOS晶体管Tn23的漏极。但是，当然在没有闭锁的结构中，比如SOI等，不需要这样做。
图11示出了不具有包括在常规LVDS差分电路中的参照地的单端差分电路，并且末端接到定向耦合器8或容性耦合器9。如图11所示，还提供接收器5B，而且该接收器5B当然可以是具有单端结构的接收器。此外，这里将示出和解释不具有ECL地的单端差分电路，但通过类推容易理解对这种电路能够进行类似的改进。
图7示出了具有在传输端处提供的单耦合器的信号传输系统100A的结构例子。如图所示，定向耦合器8被插在电路块10的驱动器4A和信号传输线路30之间，并且电路块20的接收器5A被直接连接到信号传输线路30。
信号传输线路30由以下对线形成，该对线具有引起不可忽略的RC延迟的长度，并从其发送端发送数字信号到接收端。
驱动器4A包括NMOS晶体管Tn11，Tn12和Tn13，以及电阻器R11和R12。形成差分对的NMOS晶体管Tn11和Tn12在它的漏极处分别经电阻器R11和R12连接到电源Vdd。此外，电流控制NMOS晶体管Tn13在它的漏极处分别连接到NMOS晶体管Tn11和Tn12的源极，并且NMOS晶体管Tn13在它的源极处连接到LSI芯片的基底地(参照地)。
NMOS晶体管Tn11和Tn12在它的栅极处被提供有驱动信号传输线路30的数字信号。驱动器4A的输出，即，NMOS晶体管Tn11和Tn12的漏极通过定向耦合器8连接到信号传输线路30的发送端。
电源/地对传输线路40设置为以从驱动器4A到电源Vdd的源极或附近的旁路电容延伸，并因此提供电源Vdd给驱动器4A。电源/地对线40在其电源一侧的线端中之一处经电阻器R11和R12被连接到驱动器4A的NMOS晶体管Tn11和Tn12的漏极，和在另一导线端处连接到电源Vdd的电源的电源侧端子或旁路电容。此外，电源/地对线40在它的两个接地一侧的线端处都连接到LSI芯片的基底地(参照地)，其位置分别是驱动器4A和主电源电路或旁路电容所在的位置。
接收器5A包括NMOS晶体管Tn21，Tn22和Tn23，以及电阻器R21和R22。彼此形成差分对的NMOS晶体管Tn21和Tn22在其漏极处经电阻器R21和R22连接到电源Vdd。提供NMOS晶体管S23以控制电流，并且在它的漏极处分别连接到NMOS晶体管Tn21和Tn22的源极。另外，NMOS晶体管Tn23在它的源极处连接到LSI芯片的基底地(参照地)。这样，在NMOS晶体管Tn21和Tn22的栅极处，直接从信号传输线路30给接收器5A提供数字信号。
定向耦合器8具有小而简单的结构，其具有能量输入对线81和能量-通过对线82，每个具有预定的长度，并且彼此邻近布设，而且在材料上彼此的介电常数不同。定向耦合器8截止输入数字信号的DC分量，同时允许数字信号的宽带AC分量通过。定向耦合器8的能量输入对线81在它的前端处连接到驱动器4A的输出，即，NMOS晶体管Tn21和Tn22的漏极，以及能量输入对线81的结尾端是浮置的开路端。定向耦合器8的能量-通过对线82在它的结尾端处连接到信号传输线路30的发送端，而且能量-通过对线82的前端也是浮置的开路端。
如图7所示，在其传输端配有单耦合器的信号传输系统100A具有最简单的电路结构。充电电流流过传输线路30。然而，在该传输线路30的情况下，耦合器的输入和输出都是开路。因此，要保持的DC电流将不会流过传输线路30。到达耦合器输出端的电能不能去任何地方，并因此能量将在那里被充电，就象在存储器中一样。对于短的定向耦合器8该电路是理想的。如果定向耦合器8是长的，该能量在其到达的一侧上在耦合器8中被反射，并返回到传输线路30。基于这种考虑，定向耦合器8在长度上将被限制到小于波长的1/40。因此，定向耦合器8最好形成在半导体芯片来中以实现具有发送端处提供的单耦合器的信号传输系统100A，如下面将详细描述的。
图8示出了具有在接收端的容性耦合的信号传输系统100B的结构例子。在信号传输系统100B中，附加串联连接耦合电容器9(91和92)代替前述的定向耦合器8，如图8所示。在耦合电容器9(91和92)是长的情况下，它最好在芯片上形成。由于图8所示的耦合电容器太长，耦合电容器9(91和92)应该是短的芯片电容器以实现在基底中的容性耦合。
在信号传输系统100B中，耦合电容器9(91和92)插在电路块10中的驱动器4B和信号传输线路30之间，并且另一电路块20的接收器5A被直接连接到信号传输线路30。
前述的驱动器4B是CMOS变换器，部件包括，提供在电源侧的PMOS晶体管Tp1和提供在地侧的NMOS晶体管Tn1。在PMOS晶体管Tp1和NMOS晶体管Tn1的栅极处提供驱动信号传输线路30的数字信号。驱动器4B的输出，也就是PMOS晶体管Tp1和NMOS晶体管Tn1的漏极，经耦合电容器9(91和92)被连接到信号传输线路30的发送端。此外，NMOS晶体管Tn1在它的源极处连接到LSI芯片的基底地(参照地)。
电源/地对线40设置为从驱动器4B延伸到电源Vdd或邻近的旁路电容，且电源/地对线40为驱动器4B提供电源Vdd。电源/地对线40在电源侧线端处连接到在驱动器4B的电源侧的PMOS晶体管Tp1的源极，并连接到电源Vdd的电源侧端子或邻近的旁路电容器。此外，电源/地对线40也可以在其两个接地侧线端处连接到LSI芯片的基底地(参照地)，其连接位置分别是驱动器4B和电源Vdd的源端或旁路电容器所在的位置。
图9示出了带有端接-电阻双耦合器的信号传输系统100C的结构示例图。信号传输系统100C包括定向耦合器8和11，分别设置在传输线路30的两端。每个定向耦合器8和11可以是耦合电容器。
在接收端的定向耦合器11具有一个小而简单的结构，其具有能量输入对线111和能量传递对线112，其中每个都具有预定的长度且其被彼此邻近的布设，并且采用彼此介电常数不同的材料。定向耦合器11会切断输入数字信号的DC分量来允许数字信号的宽带AC分量通过。定向耦合器11的能量输入对线111在它的前端处连接到信号传输线路30的接收端，且能量输入对线111的尾端是浮置的开路端。定向耦合器11的能量传递对线112在它的前端是浮置并且开路的，并且有连接到尾端的端接电阻器12。
定向耦合器8或耦合电容器只从驱动器4B的一个方向通过传输线路30传递迁移电磁能，并不把电荷充满传输线路30。在检测瞬时迁移能量时，对接收器5A进行操作。然而，由于迁移能量经过接收器5A，移动到定向耦合器11或耦合电容器9并由端接电阻器12吸收，不得不在接收器5A的下游另外提供一个锁存(latch)电路。这里只用迁移信号能量激活接收器5A，并且使接收器利用反射信号进行反向动作(back action)。
接收端侧定向耦合器11具有端接电阻器12，此电阻器被插入在其输出端，并且电荷会即刻释放，从而能量将不能反射回来。在耦合电容器被用于代替定向耦合器11的情况下，对于在接收器的差分端之间电阻耦合(主要用于放电)，端接电阻器12应该被调整为具有50Ω到1MΩ的阻值，以便在下一个时钟到来之前电荷被释放。
图10示出了在图9中作为信号传输系统100C的一个版本的信号传输系统100D，其中传输线路30是高速而高质量的。在信号传输系统100D中，没有提供在接收端的定向耦合器11而是把端接电阻器12直接连接到传输线路30的接收端。只有迁移能量分量通过传输线路30传播，接收器给能量一个响应，并且被端接电阻器12所吸收。在这种情况下，端接电阻器12与传输线路30的特性阻抗相匹配。
前述操作的理论将在后面被详细地描述。定向耦合器8和11中的每一个都是平滑的高通滤波器，其允许100MHz到几十GHz的高频通过。用定向耦合器8和11中的每一个代替的耦合电容器可以是10到1000pF的电容量。
图11示出了作为传统LVDS差分电路的改进版本的信号传输系统100E，其中在电路块10中的驱动器4C可以在它的输出端经由定向耦合器8或是耦合电容器连接到传输线路30，来经由传输线路30以不参照地的方式将数字信号传输到电路块20，并且接收器5B接收数字信号。为了只传输迁移能量，不得不在接收器5B的下游提供锁存电路。当然，信号传输系统100E可以是参照图7至10中所描述的任一其它传输线路结构并且接收器5B也可以被代替。
如图7至11所示的电源/地对线40，用于提供电源Vdd的线路与地是成对的。假定作为驱动器的变换器的晶体管导通电阻是500至1000Ω并且信号传输线路30的特性阻抗ZOs是50Ω，信号将具有下列幅值v：
v＝Vdd(50/550)至Vdd(50/1050)
因此，接收器是用来检测幅值水平的检测放大器，并应是如图7至11所示的差分电路。给定脉冲是10GHz，电压上升时间tf和衰减时间的最大值是35ps，其通常它们都比35ps要短。如果脉冲改变的如此快的话，那么利用DC截止滤波器功能，传输线路耦合器(定向耦合器8)能被用于传输数字信号，该数字信号包括宽带谐波。即使有包含很多使能或确认DC分量的控制信号，例如CAS，RAS，CS等，在通过定向耦合器8或耦合电容器之后的用于检测放大器的栅极(gate)充电的电荷量是充足的，因而数字信号能被跟着检测放大器的锁存电路接收和保存。应注意，如果端接电阻器12是串联的，具有很多DC分量的控制信号将一直消耗能量，从而这种安排不能很好的被芯片设备设计者们所接受，在这个技术领域中这些设计者主要是基于集总元件电路。由于在谐波的波长比表1中的线路的长度短的情况下防止反射是必要的，那么端接电阻器12是必要的，但是任何多余的DC分量会转化成热能。这就是要插入定向耦合器或耦合电容器9的原因。
由于以电磁波速率传送数字信号是必要的，尾端定向耦合器11和端接电阻器12都是由金属制成。不可以使用任何由多晶体半导体制成的电阻器和线路，因为当施加饱和场时，这种半导体具有大约5×104m/s的电荷迁移速度，这要少于电磁波速率三位数。当驱动器和尾端阻值的和在550到1050Ω之间时，电源/地对线40的特性阻抗Zop不可以为电阻载荷RL(与电源相关)而减少太多。即，为了通过电源/地对线提供电能到n信号驱动器，电阻载荷RL应该满足下面的不等式：
RL/n＞Zop                            (5)
此不等式(5)在前述引用的专利文档1和2中已经被定义。
参照图10所描述的信号传输系统100D，在信号传输线路30中的能量充电概念将通过参照图12在下面进行描述。
在图12中，作为驱动器4B的组件包含的PMOS晶体管Tp1和NMOS晶体管Tn1被示为的互补开关SWp和SWN及导通电阻器RonP和电阻器RonN的串联电路。此刻连接到驱动器的电源Vdd的PMOS晶体管Tp1导通，负载将发展为PMOS晶体管Tp1的电阻器RonP的阻值和信号传输线路30的特性阻抗ZOs之和。
i＝Vdd/RonP+ZOs                                        (6)
其中i为电流。
由等式(6)给出的电流i将通过传输线路在时间ton或在传输延迟的时间tpd上流动，其中晶体管在时间ton导通。电流i在时间ton或tpd中较短的一个上流动。
在时间tpd的流逝过后当信号能量到达端接电阻器12时，负载ZOs将从信号传输线路30中消失好就像水管里完全充满了水一样，并且端接电阻器12的电阻RL将取而代之。在这种情况下，由于ZOs＝RL，电流将保持不变，最终取决一个导通脉冲时间ton提供电荷量Q，并如下所示：
Q＝i×ton                         (7)
这里，假设考虑根据电磁波矢量的电流通过信号传输线路30流向端接电阻器12，即，连接地的晶体管在当电源被关时导通，即将输入信号转换到高状态。由于信号电平转换成地电平，i＝0。在水管中充满的水具有朝水管末端的动能。同样地，在信号传输线路30中的电荷将被全部原样传输并在端接电阻器12中转变成热能。之后，当没有电荷流动时，与地相连接的NMOS晶体管Tn1将被导通，其显然导致不能工作。
如上所述，在图12中所示的电路中，脉冲消失(pulse-off)信号不需要能量，从而在图12中的电路可以保存能量来与图4所示的传统的LVDS差分电路500相比较。可是，图12所示的电路在能量放面比如图3所示的传统的电路400要差，在这里只有负载承载电容CL是要求的电荷(能量)量Q＝CLVdd。
根据这个实施例，上述问题通过插入定向耦合器8或耦合电容器9来解决。
下面将对电源/地对线40的上述功能进行描述。
在图3中所示的传统差分电路400提供了电流开关。如果电流总是通过差分电路流动并由此传输线路可以在电源和接地之间切换而在切换中不作任何改进，则差分电路将被称为是用于传输需要很快传输的信号的理想电路。然而，对于切换来讲，电位的变化使晶体管的漏极和源极之间的所有电容以及漏极和基底地之间的电容反相，导致放电和充电，这将产生非常陡的尖峰电流。具有电感的旁路电容器将不能防止如此的尖峰电流。
对于为20GHz的脉冲，要求上升时间tr＝衰减时间tf＝17.5ps必须满足。例如，当源电压Vdd＝1V和Ron+RL＝950+50Ω，i＝1mA(幅值为0.1V)。即使旁路电容器的电感和LC＝100PH一样小，那么源电压Vdd的电压降Vdrop将是5.7mV，如下所示：
Vdrop＝LCdi/dt＝100pH×1mA/17.5ps＝5.7mV      (8)
这就意味着一电源线路不能供给10个驱动器，因为电源的电压降Vdrop是5.7mV。结合这个事件，电流开关的偏斜和如同在LVDS差分电路中的NMOS和PMOS晶体管之间的差别，如果有的话，将使事情变得更坏，从而在电源和接地间的任何不稳定的切换将是不可排除的。
信号传输系统被用于减少噪声和不必要的辐射，以减少传输线路的数量，并作为到液晶显示器、以及可折叠的网络集线器(stackable hub)等等的数字接口，其中并行信号被转换为低压差分串行信号以用于传输。
相反，根据本实施例的信号传输系统100利用没有太大的浮置电容和电感的传输线路来提供具有特性阻抗ZOp的电源/地对线40，如图12所示。
最大允许电流Imax由具有特性阻抗ZOp的电源/地对线40提供如下：
Imax＝Vdd/ZOp                          (9)
因此，假设电源Vdd＝1V且特性阻抗ZOp＝25Ω，电流Imax＝40mA在没有任何频率响应的情况下可以被立即提供。
不同于完全充满水管的水不能以一个速率立刻移走的现象，电磁波则以光速传输(1.5到3×108m/s)。当放电时，晶体管将以低于光速3位数的载流子速度(5×104m/s)进行充电。因此，上述的“瞬时电流供应”是可能的。
可是，瞬时电流供应将导致惯量。为了使此惯量达到可以忽略的程度，应该采取一种措施，其可以通过对水管/阀系统的类比方便地解释。即，供水系统由具有大的内径的用于长距离供水的主管道和基本不干扰通过主管道的水压的内径很小的家用取水管道组成。
假设如图12所示的信号传输系统中的作为驱动器的变换器的晶体管导通电阻是Ron和信号传输系统中的信号传输线路的特性阻抗是Ros。与电源相关的电阻负载RD被如下给出：
RD＝Ron+Ros                          (10)
因此，当电源电压Vdd＝1V和Ron+RL＝950+50Ω，电流i＝1mA(幅值为0.1V)。这样，10驱动器的驱动导致最大允许电流Imax的25％的消耗，此干扰是不能忽略的。然而，在这种情况下，没有任何问题产生，原因是以低于光速3位数的晶体管的载流子速度吸收干扰。下面将对其进行解释。在通过单个电源/地对线提供给n个信号驱动器电能的情况下，电源/地对线的特性阻抗满足上述不等式(5)就足够了。
下面参照图13对如上功能构成的定向耦合器8进行描述。
图13A是类型1的定向耦合器8A的透视图，图13B是类型2的定向耦合器8B的透视图，图13C是类型1和类型2结合的类型3的定向耦合器8C的透视图。
如图13所示，在信号能量的深处方向上的差分信号传输线路由在信号能量传输的方向上上下布设线对形成(其后将称作“堆叠对线路”)。由堆叠对线81A和81B形成的能量输入对线81和由堆叠对线82A和82B形成的能量传输对线82之间有个非常窄的间隙83，以便能量可以容易的从能量输入对线81传递到能量传输对线82。
另一个特性是由于绝缘体84A和84B彼此不同，该绝缘体84A和84B环绕一起形成能量输入对线81的上部布线81A和82B和一起形成能量传输对线82的下部布线81B和82B，在图13A中的类型1的定向耦合器8A中的上部布线81A和82A被空气空间所围绕，且下部布线81B和82B被二氧化硅SiO2所包围。同样，在图13B中所示的类型2的定向耦合器8B中，上部布线81A和82A被氧化铝所围绕，而下部布线81B和82B被二氧化硅SiO2所包围。
从图13C的平面图可以看到，提供“端口1”作为由驱动器延伸的输入端，也就是能量输入对线81的输入端，提供“端口2”作为接收端，在该接收端取出传传输到端口2旁的能量，即，能量传输对线82的输出端处的能量。其它端开路。
电磁空间可以类似地减少，由此三维示例如表格2所示。
表格2
    类似减少     1     1/100     1/1000
    L     1mm     10μm     1μm
    W     0.08mm     0.8μm     80nm
    GAP     0.01mm     0.1μm     10nm
    t     0.2mm     2μm     0.1μm
    D     0.08mm     0.8μm     80nm
在表格2中，“L”表示如图13所示的在定向耦合器8A和8B中的堆叠对布线81A和81B和堆叠对线82A和82B中每一个的信号传输方向的长度，“W”表示堆叠对线81A和81B和堆叠对线82A和82B中每一个的宽度，以及“GAP”表示导线之间的距离。同样，“t”表示上部布线81A和82A中的每一个的厚度，以及“D”表示上部布线81A和82A和下部布线81B和82B之间的绝缘体的厚度。同样，在图13中，“h1”表示在上部布线81A和82A上面的绝缘体的高度(例如，h1＝0.4mm)，和“h2”表示在下部布线81B和82B下面的绝缘体的高度(例如，h2＝0.68mm)。
此外，下面将对定向耦合器8和11的物理现象进行描述。
垂直于传播方向在空间上扩展的电力线或磁力线被称为“TEM(横向的部分电磁场)波”，以波导模式存在于传输线路中。在暴露在空气中的电磁波的部分中，波以如下所示的电磁波的速率Co传输。可是，在绝缘材料和绝缘体中，此波以特定的导磁率μr和特定的介电常数εr进行传输。
Co = 1 μoϵo = 3 × 10 8 m / s - - - ( 11 )
其中μo是真空中确定的导磁率和εo是真空中确定的介电常数。假设电磁波速率为v，此速率 v = Co μrϵr . 同样，假设εr＝4和μr＝1，v＝1.5×108m/s。在空气中，波在开始传输时为TEM波，且以绝缘体中两倍的电磁波速率传输，并且将会失去TEM模式。对于以下TEM波，耦合相应会减弱，该TEM波的电磁状态是在一个范围内，其中在堆叠对线路中的强耦合引起的线之间的串扰可以忽略，并且因此扩展更多有效的电磁空间，从而电磁能量能够传递到相邻的堆叠对线路。
图14和15示出了由三维电磁分析软件得到的类型1和2的定向耦合器8A和8B的参数S的模拟结果。
图14A示出了代表类型1的定向耦合器8A的导磁率系数的参数S21的频率响应模拟结果。如图所示，当间隙(GAP)改变成0.002、0.006、和0.01时，来自端口1和端口2传递的能量的频率响应是0至70GHz的正弦波。图14B示出了代表类型1的定向耦合器8A的反射系数的参数S11的频率响应的模拟结果。也就是在图14B中的曲线示出了反射回端口1的能量。从模拟的结果可以看出，能量应该在频率方面尽可能平滑地传递且有较少的反射，并且当间隙(GAP)为0.002时，能量可以得到最好的传输。
图15A示出了代表类型2的定向耦合器8B的导磁率系数的参数S21的频率响应模拟结果。如图所示，当间隙(GAP)改变成0.00、，0.006、和0.01时，来自端口1和端口2传递的能量的频率响应是0至70GHz的正弦波。图15B示出了代表类型2的定向耦合器8B的反射系数的参数S11的频率响应的模拟结果。也就是，在图14B中的曲线示出了反射回端口1的能量。从模拟的结果可以看出，能量应该在频率放面尽可能平滑地传递且有较少的反射，，并且当间隙(GAP)为0.002时可以得到能量被最好的传输。
注意图14A和14B及图15A和15B，当间隙(GAP)为0.006时频率响应由破折线来描绘，当间隙(GAP)为0.002时频率响应由实线来描绘，当间隙(GAP)为0.01时频率响应由虚线来描绘。
因此，类型2的定向耦合器8B被认为优于类型1的定向耦合器8B，由于它可以允许更低的频率通过并免除搜索(hunting)。由于基于参数S难于想象信号波的实际传输，所以分别利用2pF和1MΩ的元件，等效于对与类型2的定向耦合器8B端口2并联的接收器晶体管的负载，进行实验来测量信号波的传输。图16示出了提供的脉冲波的测量结果。
图16A示出了输入脉冲的波形，图16B示出了当提供输入脉冲时，在端口2上的输出电压波形，和图16C示出了当提供输入脉冲时在端口2上的输出电压波形。
从图16可以看到，当输入脉冲被提供时，类型2的定向耦合器8B能提供明确的输出波形。输入脉冲的上升时间和衰减时间是25ps，并且有效的脉冲频率有14GHz或相当的波形，而输出波形有小于50ps的上升时间。因此可以知道定向耦合器8B可以允许7GHz的频率通过。如图所示，由于没有DC能量被供应，所以输出波形在保持时间出现了微弱的衰减。该微弱的衰减对应于1MΩ的漏电流。
信号传输线路的尾端是定向耦合器的开路端，以便当所有的AC分量的能量经由定向耦合器耗散到相邻线路时DC电流不会被消耗，在定向耦合器中能量将被保存，并且所有的被传送能量将通过漏电阻被消耗。从而，定向耦合器的适当调整将导致没有能量的复反射且允许终止能量传输。并且，由于DC电流的功率消耗能被有利地抑制。另外，控制信号能以和源电压Vdd相同的电平被传输，此控制信号的幅值在长周期内被开启和关闭。
图17示出了假定信号传输线路被加载所得传输信号波形模式。
在图17中，输入信号Vin由细实线表示，并且作为对应于输入信号Vin的输出信号Vout的接收信号的变化由粗实线表示，后者分别在图9和图10的信号传输系统100C和100D中提供，其中提供了端接电阻器12。同样，分别由图7，8和11所示的信号传输系统100A，100B和100E提供的接收信号的变化由虚线表示，其中没有提供端接电阻器12。
当源电压Vdd被应用时，信号的幅值取决于晶体管导通电阻取一个小值。例如时钟信号的信号将原样保持它的波形，但是具有保持时间长的波形的信号将无法通过定向耦合器，并且已通过定向耦合器的谐波将使其能量通过电阻器来耗散。因为这两个方面，接收信号波形在按照定向耦合器的RC积分衰减曲线的衰减曲线中将为零。由于接收信号波形逐渐地衰减，因此它将不会下冲，从而接收器的差分放大器不被反转。当信号被切断时，其在负向偏转。在这种情况下，因为它不需要参考电位，所以接收器的差分检测放大器将被反相。在差分检测放大器下游提供的锁存电路，如果有的话，可以不依赖于信号的保持时间而检测到正确的信号。
如果传输线长，那么在上述的传输延迟时间tpd，DC电流流动。在如图9和图10所示的信号传输系统100C和100D中，电荷会被端接电阻器12吸收。在图7，8和11所示的信号传输系统100A，100B和100E中，在信号传输线30被充电后，电荷量相应于负载的DC电导系数而减少。在定向耦合器11布设在紧接接收器之前的情况下，电荷就停留在传输线30中并直到驱动器被反转才释放，由此在驱动器端上提供定向耦合器8以有利于抵制能量消耗。
在图8到10所示的信号传输系统100B到100D中，当在驱动器4B中的NMOS晶体管Tn1导通并与地相连时，电荷将流回并被释放到地。与图2的传统电路300中对负载电容放电不同，电荷的回流和释放将会发生，如同在传输延迟时间tpd的脉冲流。如果传输延迟时间tpd比时钟周期的一半还长，那么在放电完成之前就会开始充电，因此信号将被干扰就如同由多反射引起。因此，由下面的不等式(12)给定的条件下，在图7中的信号传输系统100A是可应用的。在传输线30是长的情况下，应在驱动器端提供定向耦合器8就是很重要的。
时钟周期的1/2＞tpd                                  (12)
作为在图8中所示的信号传输系统100B中的容性耦合器9的示例，所以在图18中示意了由一对长度为50毫米的线形成的容性耦合线路，并且其特性阻抗为50欧姆的模型，其在由玻璃环氧树脂制造的电介质基底(FR-4)上形成，其介电常数εr是4.8。
图18A是电容耦合线路模型的顶视图，图18B是放大比例的容性耦合线路端口1-侧的结构的透视图，和图18C是放大比例的容性耦合线端口2-侧的结构的透视图。
在容性耦合线路模型中，芯片电容器91和92布设在离特性阻抗为50欧姆的对线90的末端(端口1)3mm的地方。在端口1上提供差分信号，并且分别对由传送到设于通孔93和95内壁的内层导线94的末端(端口2)的信号进行模拟。
用0.1μF容量的芯片电容器91和92所得的参数S和信号波形的模拟结果分别如图19A和19B所示。
用具有电容量100pF和10pF的芯片电容器得到的信号波形模拟结果分别在图20A和20B中示出。
输入信号波的上升时间和衰减时间是25ps，并且有效频率是14GHz。电容器的寄生电导是0。图19A示出了在介电损失角中的tanδ＝0的线，在通孔的影响下其参数S与如图14和15所示的通过特性相比不是很好。可是，脉冲波形在50ps的时间里上升和衰减，示出了在多于100pF的电容中充足的转移特性。10pF的电容太小而不能准许充足的能量。因此，使用电容有些增加的芯片电容器是必要的。
图21A和21B示出了当在介电损失角tanδ＝0.015中的传输线路时参数S和脉冲波传输。脉冲波示出了由于下面的原因具有接近于等通过的特性。即，通过下面等式(13)所给的，频率f越高，损失的能量就越多。介电损失角tanδ仅在上升时影响高频分量。当上升变成缓和时，频率分量将变低，从而介电损失角tanδ将更少的影响高频分量和信号的幅值将差不多相同。
P = wl d w ϵ ′ ′ V dd 2 2 = wl d w ϵ ′ V dd 2 2 tan δ = wl d πf ϵ ′ V dd 2 tan δ = 2 πfC V dd 2 tan δ - - - ( 13 )
这里P表示功率损失，w表示线的宽度，d表示线的间隔，l表示线的长度，Vdd表示源电压，和C表示全部线的电容。
当介电损失角tanδ为零时，具有15GHz频率的正弦波表示了-2dB的衰减。当tanδ＝0.015时，衰减将是-3dB。衰减是2dB/100mm，其就是一个大衰减。
在图23A，23B和23C中示出了对图22所示的双绞线130进行的对每个介电损失角tanδ的传输特性的模拟的结果，说明了更坏的结果。
对于长距离线路来说，减少介电损失角tanδ是非常重要的事情。对于tanδ＝0.0001，几个GHz的信号(15GHz的正弦波)可以传输超过1米的距离，允许有衰减-3dB。
几个GHz的脉冲波信号(15GHz的正弦波)在介电损失角tanδ＝0.0001时传输超过10米的距离将会衰减-20dB并且保留初始的的1/10的能量。为了减少介电损失角tanδ，可以通过作为利用在US专利号为6,476,330等技术公开得到的例子来解决。然而，没有串扰和电磁辐射的高质量传输线路准许接收器以较少变形的信号波形检测信号电频。用于传输的信号电平将取决于通过可变电抗器和容性耦合器9的载流子数量和接收器的负载电容之间的关系。在2GHz的脉冲的情况下，假设只有在转移区域中的能量容许通过可变电抗器或容性耦合器9的情况下，上升时间tr＝衰减时间tf＝小于175ps的必要条件必须被满足。在上述计算的条件下，即，当源电压Vdd＝1V和Ron+RL＝950+50Ω，电流i＝1mA(幅值为0.1V)和电荷量Q＝175ps×1mA＝0.175pC。可以考虑衰减量为-20dB并且只有17.5fC被传输到接收器端。即使假设接收器的栅极电容被估计为15fF，该栅极电容比精确值要大一些，并且寄生电容量是100fF(能通过刚刚延伸到栅极之前的传输线路获得)，Q＝115fF×0.1V＝11.5fC，并且接收器具有其中增加到正常值的电压，以便有足够能量的载流子(carrier)能到达接收器，其准许传输线路在电源和地之间切换。
在传输线路中反射的能量并且串扰噪音之和应该低于反射能量的级别(17.5cfC)-20dB是很重要的。此之和不会引起任何问题。为了减少反射的能量到几乎为零，从驱动器延伸到接收器的互联导线的特性阻抗应该完全通过连接器和基底通孔被匹配。
首先，除了如图22所示的双绞线130，如图24A所示构造的一对共面线路130A、如图24B所示的其对端作为公共端使用的保护共面线130B、如图24C所示构造的堆叠对线路130C或如图24D所示的其上和底部作为公共端使用的保护堆叠对线路130D可以被用作传输线路。在图24所示的例子中，线路130A、130B、130C或130D每个以两对子布设在具有和线路相同的介电常数的同性质的绝缘体135中。每个这样的线路结构在芯片和基底上形成。
对于传输线路的结构，最重要的是此结构应被明确地限定为对线，并且线路被设置在与线路具有相同介电常数的绝缘体中，以便传播没有击穿(breakdown)TEM结构的信号是第二重要的。
这里假定如图24所示，满足由下面不等式(14)给定的要求的线路结构以作为具有上面明确定义的结构的对线路：
3.3wd＜ts                                    (14)
这里d是对线路相对面之间的间隔，w是相对面导体的宽度，t是相邻相对面导体的厚度，并且s是在相邻线路之间的间隔。
所述对线路的耦合力度是(1/wd)2，并且相邻线路的耦合力度是(1/ts)2。不等式(14)意味着所述对线路的耦合比相邻线路的耦合强10倍。信号能量的10％是串扰，它的出现是不能忽略的。然而，串扰不具有如同圆柱的各向同性，而是具有相当大的各向异性，其被相对面耦合决定，因此这是小于能量的5％的串扰。
下面，解释说明与晶体管的连接。
在图7中所示的信号传输系统100A中的驱动器4A的平面结构以图25的平面图的形式示出。
首先，电源线40A和地线40B是彼此共面的，并且一起形成了电源/地对传输线路40。这个电源/地对传输线40被布设为延伸到驱动器4A的NMOS晶体管Tn11和Tn12的正上方。栅极线gw11和gw12共同形成堆叠对线路以作为输入信号线路，它延伸到正好使栅极g11和g12。
驱动器4A具有由源极线sw11和sw12形成的形成的输出线路和地线。该输出线是差分堆叠对线路并且直接和定向耦合器8的能量输入对线路81相连。与定向耦合器8的能量传递对线路82连接的堆叠对信号传输线30延伸到接收器5。
注意到电源线40A、接地线40B、漏极触点dc11和dc12、源极触点sc11和sc12、漏极导线dw11和dw12、源极导线sw11和sw12、栅极导线gw11和gw12、电源触点pc11和pc12、地触点gc11和gc12、定向耦合器8和信号传输线路30这些都由金属形成。
除了晶体管Tn11和Tn12的电极之外，所有的线形成上述信号传输线路是很重要的。因此，信号传输线路能传输几十GHz的脉冲信号。最好，栅极g11和g12也应该由金属形成。
图26示出驱动器4A的剖面结构的示例。
作为驱动器4A中的组件所包含的NMOS晶体管Tn11和Tn12功能作为可变电抗器。它们在形成在半导体基底的N型层或N型半导体基底中的P阱p1中形成，以便泵入或泵出电荷。可是，当参看图25时，也具有可变电抗器功能的NMOS晶体管Tn11和Tn12被纵向设置，但是当参看图26时其是横向设置。
上述也作为可变电抗器的NMOS晶体管Tn11和Tn12在其同样的P阱p1中形成n型漏极扩散区域d11和d12以及n型源极扩散区域s11和s12，其形成具有可变电抗器功能的NMOS晶体管Tn11和Tn12，并且漏极触点dc11和dc12与n型漏极扩散区域d11和d12相连接，源极触点sc11和sc12与栅极g11和g12连接到n型源极扩散区域s11和s12。漏极触点dc11和dc12经由漏极线dw11和dw12与电阻器R11和R12和定向耦合器8相连。电阻器R11和R12在其一端处与漏极线相连，并在其另一端处经由电源触点pc11和pc12与电源线40A相连。另外，电阻器R11和R12中的每一个都由钼电阻器形成。源极触点sc11和sc12与源极线sw11和sw12相连并且经由地触点gc11和gc12与接地线40B相连。另外，栅极g11和g12与栅极线gw11和gw12相连，即，与信号输入传输线相连。
虽然在本实施例中，上电源/地对传输线路40具有共面的结构，但它也可以具有其它任何结构。同样，栅极g11和g12可以由多晶硅形成，因为它们与传输线路的距离不远，但是当然希望它们由金属电极形成，以便更快传输载流子。在邻近栅极g11和g12的剖面几何结构中，绝缘层厚度、线宽度和厚度应该被设定为满足上述要求的3.3wd＜ts的关系。如已经描述的那样，电源/地对传输线路40的特性阻抗应该少于1/(输出信号传输线路30几倍的特性阻抗)。
在基底中的通孔113的结构也是重要的。如图18所描述和解释的那样，具有与共面传输线路相同的导线宽度的通孔连续延伸并贡献于传输线路的性能，以便使具有如图19所示的特性的几个GHz的脉冲信号能进行传输，即使传输线路包括53mm的线。
形成在平面地线110中和通过平面地线110的通孔113的结构示例以透视图的形式在图36A和36B的每一个中示出。图36A示出具有形成在其中的通孔的整个平面地线，并且图36B示出了放大尺寸的通孔部分。如图36A和36B所示，通过模拟当反通孔(anti-viahole)半径R被设定为0.25、0.3和0.35mm的每个时，通孔113将具有的表示传输系数的参数S21的频率响应，确定在平面接地线110中形成的通孔113的半径r(对长度50毫米的线为0.2毫米)和在平面接地线110中反通孔114的半径R之间的关系。图37中示出了模拟的结果。如从图37中所看到的，当半径比率R/r在2.0到2.5时，在通孔113和反通孔114之间半径的关系被发现是最优的。有了这种关系，就可以容许几个GHz的脉冲通过通孔。
另外，在传输线路中的反射能量和串扰噪声的和将是个问题。串扰将在下面进一步讨论。
在实验中，长度为50毫米截面面积为10μm的导体151以10μm的间隔布设在绝缘基底(FR-4)150上，该基底由具有介电常数εr为4.8的玻璃环氧树脂制成，并且相邻导体结合在一起作为一对，以便提供两种不同模式的布线，如图27A和27B所示。上升时间tr和衰弱时间tf都是5ps并且具有10GHz频率和如图28所示的波形的高频脉冲被提供给所述导体，并测量在相邻双导线之间的串扰。测量的结果在图29A和29B中示出。在实验中，提供的高频脉冲的方向与图的前面垂直，并且串扰在图的背面在输出1和2上被测量。应该考虑输出1和2离图的前部有50mm的距离。从试验的结果可以看出来自图29A所示的顶部-底部关系的对导体的串扰比图25B所示的直角关系的对导体的串扰要大。
对于根据本发明的信息传送系统，其特征在于相邻对导线存在3.3wd＜ts的关系，上述布线的实验结构当然能被用于解决串扰问题。
上述的原因将通过参照图30进行描述。
图30A和30B示出了具有圆形截面的电场的分布。电场E的方向用箭头表示，且绝缘材料的分界面BS由虚线表示。其中电场的方向与相邻的对线的方向垂直(如图30A所示)的场平行排列比电场和相邻对线是相同的方向(如图30B所示)时电场更容易泄漏到相邻的对线。即，场能将通过路径泄漏，如果有的话。磁场将不显示如此的现象，因为它在电流线上没有间断，如图29所示将看到串扰测量的结果。
只要满足3.3wd＜ts的要求，就不会出现严重的问题。为了得到进一步较小的串扰，最好是采用如图31A到31F所示的任何一个结构。
图31A说明了基本的场平行结构。具有厚度t和宽度w的导体151A和151B形成对线152。包括在对线152中的导体151A和151B以它们之间间隔d设置，并且对线152本身以它们之间间隔s设置。对线152与电场的方向垂直布设，以便提供平行场结构。在这种情况下，可以不严格地满足3.3wd＜ts的必要条件，但是在所要求的关系式中的系数应该大于2。
图31B示出了其中对线152与场方向彼此垂直布设的正交场结构。
图31C示出了另一平行场结构，其中对线152由考虑到产生传输线路的方便的线形成，并且所述线布设为满足t≈w的条件。通过改变尺寸d可以调整特性阻抗。这种结构能够提供一层或多于一层的对线。
图31D示出了正交场结构，其中对线152由能够高自由度布设的线形成，并且所述线以相互垂直的45度的方向放置。这种线路结构能被用于形成平面电缆。
图31E示出了多级正交场结构，其中在图31B中示出正交场结构被一个一个上堆叠起来。
图31F示出了多级正交场结构，其中导体151A和151B，如图31E所示，其各个具有正方形截面，它们堆叠布设成对线152。当然，在图31B的正交场结构由对线152形成，该对线包括方形导体151A和151B。
从所有的图31A到31F可以看到，自导体151A和151B的外表面，对线152被覆盖了具有厚度大于d的均匀绝缘层150。这个覆盖的绝缘层对保持电磁TEM传输模式是必要的。
下面，连接器7的结构将通过参照图32被描述。
图32示出了连接器7的结构，其利用对线的结构尽可能地防止特性阻抗的干扰。在该实施例中，双绞线130被用作信号传输线路30，并在通孔163处被连接器7连接到堆叠对线165，该堆叠对线165在具有在其顶部和地不提供的上和下绝缘层161的三层绝缘基底160中形成，如图33所示。在本实施例中，特性阻抗只是在箝位弹簧(clamping spring)处有点小。由于箝位弹簧大约是3毫米左右并且λ/40＝3mm，1.25GHz或更高的脉冲能没有任何问题地通过该线路的部分。因为特性阻抗的消耗是10％，12.5GHz的脉冲能没有任何问题地通过。图32示出的连接器7将装配在通孔中，但它也可以安装在表面。
另外，将解释和描述功能块2和输入/输出块3中的平面地与差分电路的连接。
在传统的差分传输电路中，如图4所示有意地形成地。在如图34A所示的差分传输线105中，在差分信号线路101和102之间的特性阻抗是100Ω，并且差分信号线路101和102与地110之间的特性阻抗是50Ω。如图34B所示，在作为本发明的实施例的信号传输系统100中，在差分信号线路111和112之间插入地110，并且差分传输线路115被使用，其中差分信号线路111和112与地110之间的特性阻抗是50Ω，并且在差分信号线路111和112之间的特性阻抗是100Ω，以便与传统的信号线路匹配。
差分传输线路115具有以Y型排列的差分信号线路111和112，其中较低的线，即，线路112，通过通孔113延伸到最高层，如图35所示，最后形成传统的传输线路105。在传统的传输线路105中，地110与地连接点107相连，但是差分传输线路115可以有也可以没有如在传统传输线路105连接的地110。
更具体地讲，在上述结构的差分传输线路115中，在由差分信号线路111和112形成的堆叠对线的连接点处的地110可以任意被切断，并且随意地与在LAN中的双绞线130连结，例如，经由连接器，如图35所示。在差分信号线路111和112的特性阻抗彼此相等的情况下，可以不提供端接电阻器(对地)。在具有上述结构的差分传输线路115中，由于电磁场对称的分布，并且地总是具有0V的电位，因此上述安排是可能的。
如图38所示，虽然驱动器4通过不参考地的堆叠对传输线路来传输输出信号，上述结构的差分传输线路115准许接收器5的电源系统完全独立，以及也允许去掉DC分量。为了防止在传输线路中的能量反射，所有的驱动器晶体管导通电阻对于传输在尾端处都是100Ω。当然，利用在很多情况下使用的阻尼电阻器进行调节是可能的。虽然在接受器的接收端上的差分信号的幅值减半，但是栅极电容是如此的小，以至于几乎它们都被反射。由于信号由此将具有双幅值，因此与差分信号电压相同的电压不参考0电平。
注意能够在单端驱动器4和接收器5之间采用上述的方案，如图39所示。并且具有上述结构的传输线路115能被用作信号传输线路30，该信号传输线路30提供在具有参考地的单端驱动器4和具有参考0电平的接收器5之间的连接。
另外，静电放电(ESD)保护电路的结构将通过参照图40和41进行描述。
在根据本实施例的信号传输系统100中，提供了一种在驱动器4和接收器5之间的如图40和41所示结构的ESD保护电路180。
如图40所示，ESD保护电路180是一个标准的ESD布设保护电路。如图所示，用于差分线路的保护电路彼此相邻成对地布设在与如在图41中的截面图所示的相同的导电结构中，以便以互补方式利用存储在漏极扩散层和基底之间的p-n结耗尽层中的载流子直到耗尽层的容量。
也就是说，在ESD保护电路180中，包括在差分电路的上拉保护电路中作为组件的pMOS晶体管181和182被成对相邻和彼此邻近设置在n阱185中，并且包括在下拉保护电路中作为组件的nMOS晶体管183和184被成对相邻和彼此邻近设置在p型基底186中。
包括在差分电路的上拉保护电路中的pMOS晶体管181和182被设置在同一个n阱185中，并且在n阱185中具有漏极和源极，其与和n+扩散区187一起形成的p型漏极扩散区181d和182d以及p型源极扩散区181s和182s相连，以及具有通过氧化膜与漏极和源极绝缘的栅极181g和182g。漏极和源极共同与Vdd连接，并且每个源极与差分信号传输线路相连。在如上所述的上拉保护电路中，当从差分信号传输线路提供给每个源极的差分信号开启和关闭时，围绕p型源极扩散区181s和182s形成的耗尽层181de和182de以互补方式改变厚度。
同样，包括在差分电路的下拉保护电路中的nMOS晶体管183和184被设置在同一个p型基底186中，并且其与和在p型基底186中的p+扩散区188一起形成的n型漏极扩散区183d和184d以及n型源极扩散区183s和184s相连，以及具有通过氧化膜与漏极和源极绝缘的栅极183g和184g。栅极和源极共同与Vdd连接，并且每个源极与差分信号传输线路相连。在如上所述的下拉保护电路中，当从差分信号传输线路提供给每个源极的差分信号开启和关闭时，围绕n型源极扩散区183s和184s形成的n型耗尽层183de和184de以互补方式改变厚度。
上述结构的ESD保护电路180将通过利用每次差分信号的开启和关闭来充分地消除ESD保护电路180的电容以防止信号减弱(dull)，耗尽层与电场结合增加厚度(电容增加以及电荷被释放)以及减少厚度(电容增加以及在0.6V的扩散电位处电荷被吸收)。它被有利地包含在差分传输线路中。
在前述中，通过参照附图的一定的优选实施例对本发明进行了详细的描述。可是，对于那些在本领域普通的技术人员来说可以理解，本发明不只限于实施例而是能以各种方式进行修改，可选择地构建或在不脱离由附加的权力要求所阐明的和限定的各种其他形式的实施。
例如，尽管图40示出了接收器5，但驱动器4可以在方便的情况下代替接收器5。
由于前面提及的传输线路结构将传送(串扰)到相邻线路的能量减到最少并准许高频分量通过定向耦合器8和耦合电容器9，能量反射可以被减到最少，从而热能衰减被限制为由于围绕中距离导线的绝缘材料的介电损失角tanδ和归于DC阻抗的那些。因此，可以实现没有任何电磁辐射的理想的传输系统。
作为本发明的实施例的上述信号传输系统100由各种元件结合而形成。然而，为传输几十GHz的信号的传输，对各种组件单元进行集成设计是必要的，并且为集成设计进行组件单元的选择也是重要的。
注意到对于本发明的实施例的信号传输系统100来说，定义为使用多传输线路。然而，单传输线路可以代替多传输线路使用，并且许多线路例如64位线、128位线等等可以以总线结构的形式平行布设。另外，包含气泡的绝缘材料(例如泡沫材料)可以被采用来限制介电损失角tanδ为0.0001的级别。
本申请要求于2003年7月28日提交的日本专利申请No.2003-281188的优先权，在此结合参照它的全部内容。

Claims (29)

1.一种经信号传输线在电路块之间传输数字信号的信号传输系统，
每个电路块基本包括功能电路、与功能电路分离形成的接收/发送电路、以及在接收/发送电路的接收端和发送端之间形成的阻抗匹配的传输线路；
参照地的差分线路，其从差分输出驱动器引出，并在电路块中相对于地电位形成对称布设的差分信号线路，
在信号传输线路中，只有不参照地的差分对线路直接从相对于地电位对称布置的差分信号线路延伸。
2.根据权利要求1所述的系统，其中包括在每个接收/发送电路中的所述驱动器和/或接收器在与其相同的导电区中形成ESD保护电路，和以互补的方式启动ESD保护晶体管，ESD保护电路对每个差分信号线路分别具有上拉保护电路和下拉保护电路。
3.根据权利要求1或2所述的系统，其中所述信号传输线路具有多芯电缆结构，其中设置了相邻的差分或单端对线，以便它们产生的电场矢量是并排的或直线的。
4.根据权利要求1或2所述的系统，其中包括电源/地对传输线路的所述接收/发送电路至少具有接收电路或发送电路中的一个，二者都包括在接收/发送电路中，嵌入在连接器中以从基底提供电源。
5.根据权利要求1的系统，其中：
所述接收/发送电路包括具有输出数字信号的差分变换器结构的驱动器；
所述接收/发送电路被延伸到主电源电路或接近旁路电容器，并具有DC绝缘结构，其中驱动器经由具有低特性阻抗的电源/地对线路提供电源，并且能够驱动驱动器的导通电阻和信号传输线路的特性阻抗的和，以及定向耦合器或者电容器至少正好插入驱动器之后或在接收端；和
在通过传输线路进一步扩展所述接收/发送电路的情况下，如果有的话，正好在定向耦合器或电容器之后或之前，通过差分接收器接收经由在定向耦合器或电容器的传播方向上端接的信号传输线路传输的数字信号，该差分接收器具有相应于到达信号的电平的Vth。
6.根据权利要求1所述的系统，其中在同一阱中提供与所述差分驱动器或接收器成对的晶体管，并且它具有浮置结构而不连接到基底地，以及前述所有的传输线路由金属形成。
7.根据权利要求1所述的系统，其中双向提供一组电源/地对线路、驱动器、信号传输线路和接收器。
8.根据权利要求1或2所述的系统，其中所述对线路的两端是浮置开路端，并且甚至正好在驱动器芯片之后和正好在接收器芯片之前或之后的定向耦合器或电容器的接地线不直与地相连。
9.根据权利要求5所述的系统，其中定向耦合器或电容器的能量传递侧线路具有插在其发送结尾端的多反射保护端接电阻器。
10.根据权利要求1所述的系统，其中在经由信号传输线路接收数字信号的接收器末端的差分线对之间插入电极，并把电极上的电势当作参照电压。
11.根据权利要求1所述的系统，其中：
在经由信号传输线路发送数字信号的电路块中的一个的接收/发送电路不具有电源的情况下，电源/地对传输线路并排排列；和
电源/地对传输线路的特性阻抗等于或小于被驱动的多个信号传输线路的并联阻抗。
12.一种经信号传输线路在电路块之间传输数字信号的信号传输系统，
每个电路块基本包括功能电路、与功能电路分离形成的接收/发送电路、以及在接收/发送电路的接收端和发送端之间形成的阻抗匹配的传输线路；和
每个接收/发送电路包括驱动器和/或接收器，它们在与其相同的导电区中形成ESD保护电路，并以互补的方式启动ESD保护晶体管，ESD保护电路对每个差分信号线路分别具有上拉保护电路和下拉保护电路。
13.根据权利要求12所述的系统，其中所述信号传输线路具有多芯电缆结构，其中布设相邻的差分或单端对线路，以便它们产生的电场矢量将是并排的或直线的。
14.根据权利要求12所述的系统，其中包括电源/地对传输线路的接收/发送电路至少具有接收电路或发送电路中的一个，二者都包括在接收/发送电路中，嵌入连接器中以从基底提供电源。
15.根据权利要求12所述的系统，其中：
所述接收/发送电路包括具有输出数字信号的差分变换器结构的驱动器；
所述接收/发送电路被延伸到主电源电路或接近旁路电容器，并具有DC绝缘结构，其中驱动器经具有低特性阻抗的电源/地对线路提供电源，并且能够驱动驱动器的导通电阻器和信号传输线路的特性阻抗的和，以及定向耦合器或者电容器至少正好插入驱动器之后或在接收端；和
在通过传输线路进一步扩展所述接收/发送电路的情况下，如果有的话，正好在定向耦合器或电容器之后或之前，通过差分接收器接收经由在定向耦合器或电容器的传播方向上端接的信号传输线路传输的数字信号，该差分接收器具有相应于到达信号的电平的Vth。
16.根据权利要求12所述的系统，其中在同一阱中提供与所述差分驱动器或接收器成对的晶体管，并且它具有浮置结构而不连接到基底地，前述所有的传输线路由金属形成。
17.根据权利要求12的系统，其中双向提供一组电源/地对线、驱动器、信号传输线路和接收器。
18.根据权利要求12的系统，其中所述对线的两端是浮置开路端，并且甚至正好在驱动器芯片之后和正好在接收器芯片之前或之后的定向耦合器或电容器的接地线不直接与地相连。
19.根据权利要求15的系统，其中定向耦合器或电容器的能量传递侧线路具有插在其传输结尾端的防止多反射的端接电阻器。
20.根据权利要求12的系统，其中：
在经由信号传输线路发送数字信号的电路块中的一个的接收/发送电路不具有电源的情况下，电源/地对传输线并排排列；和
电源/地对传输线路的特性阻抗等于或小于被驱动的多个信号传输线路的并联阻抗。
21.一种经信号传输线路在电路块之间传输数字信号的信号传输系统，
每个电路块基本包括功能电路、与功能电路分离形成的接收/发送电路、以及在接收/发送电路的接收端和发送端之间形成的阻抗匹配的传输线路；和
信号传输线路具有多芯电缆结构，其中布设了相邻差分或单端对线，以便它们产生的电场矢量将是并排的或直线的。
22.根据权利要求21所述的系统，其中包括电源/地对传输线路的所述接收/发送电路至少具有接收电路或发送电路中的一个，二者都包括在接收/发送电路中，嵌入在连接器中以从基底提供电源。
23.根据权利要求21所述的系统，其中：
所述接收/发送电路包括具有输出数字信号的差分变换器结构的驱动器；
所述接收/发送电路被延伸到主电源电路或接近旁路电容器，并具有DC绝缘结构，其中驱动器经具有低特性阻抗的电源/地对线路被提供电源，并且能够驱动驱动器的导通电阻器和信号传输线路的特性阻抗的和，以及定向耦合器或者电容器至少正好插入驱动器之后或在接收端；和
在通过传输线路进一步扩展所述接收/发送电路的情况下，如果有的话，正好在定向耦合器或电容器之后或之前，通过差分接收器接收经由在定向耦合器或电容器的传播方向上端接的信号传输线路传输的数字信号，该差分接收器具有相应于到达信号的电平的Vth。
24.根据权利要求21所述的系统，其中在同一阱提供与所述差分驱动器或接收器成对的晶体管，并且它具有浮置结构而不连接到基底地，以及前述所有的传输线路由金属形成。
25.根据权利要求21所述的系统，其中双向提供一组电源/地对线路、驱动器、信号传输线路和接收器。
26.根据权利要求21所述的系统，其中所述对线路的两端是浮置开路端，并且甚至正好在驱动器芯片之后和正好在接收器芯片之前或之后的定向耦合器或电容器的接地线不直接与地相连。
27.根据权利要求23所述的系统，其中定向耦合器或电容器的能量传递侧线路具有插在其传输结尾端的防止多反射的端接电阻器。
28.根据权利要求21所述的系统，其中：
在经由信号传输线路发送数字信号的电路块中的一个的接收/发送电路不具有电源的情况下，电源/地对传输线路并排排列；和
电源/地对传输线路的特性阻抗等于或小于被驱动的多个信号传输线路的并联阻抗。
29.一种用于提供电路块之间连接的信号传输线路，每个电路块包括功能电路、与功能电路分离形成的接收/发送电路、以及在接收/发送电路的接收端和发送端之间布设的阻抗匹配的传输线路，以便在电路块之间传输数字信号，
所述信号传输线路具有多芯电缆结构，其中布设了相邻差分或单端对线路，以便它们产生的电场矢量将是并排的或直线的。
CNB2004101023098A 2003-07-28 2004-07-28 信号传输系统和信号传输线路 Active CN100437539C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP281188/03 2003-07-28
JP2003281188A JP2005051496A (ja) 2003-07-28 2003-07-28 信号伝送システム及び信号伝送線路
JP281188/2003 2003-07-28

Publications (2)

Publication Number Publication Date
CN1617120A true CN1617120A (zh) 2005-05-18
CN100437539C CN100437539C (zh) 2008-11-26

Family

ID=34190845

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004101023098A Active CN100437539C (zh) 2003-07-28 2004-07-28 信号传输系统和信号传输线路

Country Status (5)

Country Link
US (1) US7190188B2 (zh)
JP (1) JP2005051496A (zh)
KR (1) KR101101651B1 (zh)
CN (1) CN100437539C (zh)
TW (1) TWI251399B (zh)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102215185A (zh) * 2010-04-12 2011-10-12 联发科技股份有限公司 信号传输电路以及信号传输方法
CN102884579A (zh) * 2010-04-15 2013-01-16 美光科技公司 信令系统、前置放大器、存储器装置及方法
CN101753490B (zh) * 2008-12-18 2013-03-27 株式会社电装 用于乘员保护系统的传感器设备
CN103094653A (zh) * 2011-11-04 2013-05-08 索尼公司 电子电路、电子电路的制造方法和安装部件
CN103138037A (zh) * 2011-12-05 2013-06-05 北京大学 一种基于标准cmos工艺的集成定向耦合器
CN104700957A (zh) * 2013-12-06 2015-06-10 日立金属株式会社 差动信号用电缆及其制造方法
US9123982B2 (en) 2011-12-05 2015-09-01 Peking University Directional coupler integrated by CMOS process
CN105790754A (zh) * 2015-11-06 2016-07-20 成都芯源系统有限公司 一种数字隔离电路及其控制方法
CN106062829A (zh) * 2014-03-06 2016-10-26 罗伯特·博世有限公司 用于车辆通信接口的电子单元
CN106443226A (zh) * 2015-06-17 2017-02-22 矽力杰半导体技术(杭州)有限公司 交流电力系统的层之间进行通信的方法
CN106464300A (zh) * 2014-06-25 2017-02-22 高通股份有限公司 用于三相通信的偏斜控制
CN106557445A (zh) * 2015-09-28 2017-04-05 恩智浦有限公司 具有未供电端的总线接口
CN106993149A (zh) * 2017-03-23 2017-07-28 深圳市金锐显数码科技有限公司 Lvds输出保护与防止带电插拔电路和lvds传输模块

Families Citing this family (54)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4162630B2 (ja) * 2004-06-08 2008-10-08 Ｔｄｋ株式会社 信号伝送回路並びに同回路を備えた電子機器及びケーブル
US20050278160A1 (en) * 2004-06-14 2005-12-15 Donnelly James M Reduction of settling time in dynamic simulations
JP4275583B2 (ja) * 2004-06-24 2009-06-10 ユーディナデバイス株式会社 電子モジュール
US7259949B2 (en) * 2004-09-29 2007-08-21 Sony Corporation Method and system for ESD protection of balanced circuit board lines
KR100691378B1 (ko) * 2005-06-21 2007-03-09 삼성전자주식회사 저전압 차동 신호용 송신기와 그를 이용한 반이중 송수신기
JP3954640B2 (ja) 2005-06-28 2007-08-08 松下電器産業株式会社 差動伝送線路
JP4766510B2 (ja) * 2005-07-08 2011-09-07 株式会社アドバンテスト 差動伝送システム
US7439773B2 (en) * 2005-10-11 2008-10-21 Casic Corporation Integrated circuit communication techniques
JP2007149805A (ja) * 2005-11-25 2007-06-14 Funai Electric Co Ltd プリント配線板
JP4073456B2 (ja) * 2006-01-30 2008-04-09 寛治 大塚 インピーダンス変換装置
JP5053579B2 (ja) 2006-06-28 2012-10-17 寛治 大塚 静電気放電保護回路
US8189692B2 (en) * 2006-09-19 2012-05-29 Panasonic Corporation Signal transmitter apparatus provided with signal correction circuit for suppressing radiation of electromagnetic waves between transmission lines
US20080252348A1 (en) * 2006-12-28 2008-10-16 Hannah Eric C Apparatus and method for high speed signals on a printed circuit board
DE102007007838A1 (de) * 2007-02-16 2008-08-21 Lear Corporation, Southfield System und Methode zur Datenübertragung zwischen einem Transmitter und einem Empfänger über eine Übertragungsleitung
JP4942811B2 (ja) 2007-02-27 2012-05-30 京セラ株式会社 配線基板、電気信号伝送システムおよび電子機器
JP4982252B2 (ja) 2007-05-30 2012-07-25 寛治 大塚 伝送線路開口型アンテナ装置
US8324508B2 (en) 2008-03-28 2012-12-04 Kyocera Corporation Composite circuit board
US8255196B2 (en) * 2008-08-25 2012-08-28 Fujitsu Limited Constructing a replica-based clock tree
EP2237419B1 (en) * 2009-03-31 2015-06-10 EqcoLogic N.V. Transceiver for single ended communication with low EMI
US7843225B2 (en) * 2009-04-14 2010-11-30 Via Technologies, Inc. Protocol-based bus termination for multi-core processors
US7767492B1 (en) * 2009-04-14 2010-08-03 Via Technologies, Inc. Location-based bus termination for multi-core/multi-package processor configurations
US8085062B2 (en) * 2009-04-14 2011-12-27 Via Technologies, Inc. Configurable bus termination for multi-core/multi-package processor configurations
US8242802B2 (en) * 2009-04-14 2012-08-14 Via Technologies, Inc. Location-based bus termination for multi-core processors
US8116048B1 (en) * 2009-10-12 2012-02-14 Altera Corporation ESD protection for differential output pairs
US8294490B1 (en) 2010-10-01 2012-10-23 Xilinx, Inc. Integrated circuit and method of asynchronously routing data in an integrated circuit
US8358148B1 (en) * 2010-10-01 2013-01-22 Xilinx, Inc. Programmable integrated circuit and method of asynchronously routing data in an integrated circuit
US8913601B1 (en) 2010-10-01 2014-12-16 Xilinx, Inc. Programmable integrated circuit and method of asynchronously routing data in a circuit block of an integrated circuit
JP5234374B2 (ja) * 2011-03-02 2013-07-10 日本電気株式会社 差動信号伝送回路、ディスクアレイコントローラ及び差動信号伝送ケーブル
JP5433614B2 (ja) * 2011-03-23 2014-03-05 株式会社東芝 半導体集積回路および受信装置
JP5859219B2 (ja) * 2011-04-22 2016-02-10 日本オクラロ株式会社 差動伝送線路、及び通信装置
CN102169472B (zh) * 2011-05-17 2013-10-09 福建省万华电子科技有限公司 一种rs485总线接口电路
US20190109049A1 (en) * 2011-06-28 2019-04-11 Monolithic 3D Inc. 3d semiconductor device and system
CN102544665B (zh) * 2011-12-21 2015-01-21 中国科学院苏州纳米技术与纳米仿生研究所 一种等效介电常数能够调节的传输线
CN104380676B (zh) * 2013-04-26 2017-10-24 松下知识产权经营株式会社 信号传输装置、信号传输系统、信号传输方法以及计算机装置
TWI496021B (zh) * 2013-08-05 2015-08-11 Wistron Corp 串擾分析方法
JP6211392B2 (ja) * 2013-10-31 2017-10-11 Ｎｇｋエレクトロデバイス株式会社 光モジュール
EP3355111B1 (en) * 2013-11-25 2023-05-17 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Electro-optical modulator devices
CN105993122B (zh) 2013-11-29 2018-05-18 日产自动车株式会社 开关装置
US10026729B2 (en) * 2014-03-12 2018-07-17 Mediatek Inc. Surge-protection circuit and surge-protection method
US9582454B2 (en) 2014-03-18 2017-02-28 Intel Corporation Reconfigurable transmitter
JP6246326B2 (ja) 2014-03-20 2017-12-13 三菱電機株式会社 処理回路及び信号補正方法
US9571155B2 (en) * 2014-08-25 2017-02-14 Samsung Display Co., Ltd. Method of startup sequence for a panel interface
KR101593873B1 (ko) * 2015-02-11 2016-02-16 성균관대학교산학협력단 차동 스큐와 차동 비대칭성을 최소화한 고속 저전압 차동 신호 전송 송신기 및 이를 포함하는 전자 회로 장치
JP6359988B2 (ja) * 2015-02-24 2018-07-18 ファナック株式会社 ノイズ検出装置
US9728957B2 (en) * 2015-05-04 2017-08-08 Globalfoundries Singapore Pte. Ltd. One quarter wavelength transmission line based electrostatic discharge (ESD) protection for integrated circuits
US9673773B2 (en) 2015-06-23 2017-06-06 Qualcomm Incorporated Signal interconnect with high pass filter
JP6397811B2 (ja) * 2015-12-18 2018-09-26 株式会社東芝 半導体集積回路及び高周波アンテナスイッチ
JP6921085B2 (ja) * 2015-12-22 2021-08-18 サーマツール コーポレイション ワークピース加熱用の微調整された出力を有する高周波電源システム
US10886228B2 (en) 2015-12-23 2021-01-05 Intel Corporation Improving size and efficiency of dies
US11005477B2 (en) * 2016-10-12 2021-05-11 Sony Semiconductor Solutions Corporation Driver circuit and control method therefor, and transmission/reception system
US10120406B1 (en) * 2017-04-27 2018-11-06 Microchip Technology Incorporated Adaptive common mode dimmer
CN109684706B (zh) * 2018-12-18 2022-02-18 郑州云海信息技术有限公司 一种改善pcb板上信号线间串扰测量的设计方法和系统
TWI770488B (zh) * 2020-03-26 2022-07-11 創意電子股份有限公司 訊號傳輸裝置
TWI736477B (zh) * 2020-11-20 2021-08-11 英業達股份有限公司 串聯式雜訊吸收電路

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SE511827C2 (sv) * 1998-03-02 1999-12-06 Ericsson Telefon Ab L M Differentiell linjedrivenhet
JP3522692B2 (ja) * 1999-04-06 2004-04-26 三菱電機株式会社 平衡不平衡変換回路
JP3423267B2 (ja) * 2000-01-27 2003-07-07 寛治 大塚 ドライバ回路、レシーバ回路、および信号伝送バスシステム
JP3615126B2 (ja) * 2000-07-11 2005-01-26 寛治 大塚 半導体回路装置
JP2003018224A (ja) * 2001-07-02 2003-01-17 Canon Inc 差動信号伝送方式および差動信号伝送における送信および受信に使用するｉｃ
US6504397B1 (en) * 2001-09-07 2003-01-07 Infineon Technologies North America Corp. Output controlled line driver with programmable common mode control
JP4142992B2 (ja) * 2003-05-15 2008-09-03 株式会社フジクラ ＧＨｚ帯伝送の伝送線路構造およびＧＨｚ帯伝送に用いるコネクタ

Cited By (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101753490B (zh) * 2008-12-18 2013-03-27 株式会社电装 用于乘员保护系统的传感器设备
CN102215185A (zh) * 2010-04-12 2011-10-12 联发科技股份有限公司 信号传输电路以及信号传输方法
CN102215185B (zh) * 2010-04-12 2014-12-24 联发科技股份有限公司 信号传输电路以及信号传输方法
CN102884579A (zh) * 2010-04-15 2013-01-16 美光科技公司 信令系统、前置放大器、存储器装置及方法
CN103094653A (zh) * 2011-11-04 2013-05-08 索尼公司 电子电路、电子电路的制造方法和安装部件
CN103094653B (zh) * 2011-11-04 2017-09-22 索尼半导体解决方案公司 电子电路、电子电路的制造方法和安装部件
CN103138037A (zh) * 2011-12-05 2013-06-05 北京大学 一种基于标准cmos工艺的集成定向耦合器
WO2013082911A1 (zh) * 2011-12-05 2013-06-13 北京大学 一种cmos工艺集成定向耦合器
CN103138037B (zh) * 2011-12-05 2015-07-29 北京大学 一种基于标准cmos工艺的集成定向耦合器
US9123982B2 (en) 2011-12-05 2015-09-01 Peking University Directional coupler integrated by CMOS process
CN104700957B (zh) * 2013-12-06 2017-07-07 日立金属株式会社 差动信号用电缆及其制造方法
CN104700957A (zh) * 2013-12-06 2015-06-10 日立金属株式会社 差动信号用电缆及其制造方法
CN106062829A (zh) * 2014-03-06 2016-10-26 罗伯特·博世有限公司 用于车辆通信接口的电子单元
US10438423B2 (en) 2014-03-06 2019-10-08 Robert Bosch Gmbh Electronic unit for a vehicle communication interface for bidirectional communication
CN106464300A (zh) * 2014-06-25 2017-02-22 高通股份有限公司 用于三相通信的偏斜控制
CN106464300B (zh) * 2014-06-25 2019-06-14 高通股份有限公司 用于三相通信的偏斜控制
CN106443226A (zh) * 2015-06-17 2017-02-22 矽力杰半导体技术(杭州)有限公司 交流电力系统的层之间进行通信的方法
CN106557445A (zh) * 2015-09-28 2017-04-05 恩智浦有限公司 具有未供电端的总线接口
CN106557445B (zh) * 2015-09-28 2021-06-08 恩智浦有限公司 具有未供电端的总线接口
CN105790754A (zh) * 2015-11-06 2016-07-20 成都芯源系统有限公司 一种数字隔离电路及其控制方法
CN105790754B (zh) * 2015-11-06 2018-08-28 成都芯源系统有限公司 一种数字隔离电路及其控制方法
CN106993149A (zh) * 2017-03-23 2017-07-28 深圳市金锐显数码科技有限公司 Lvds输出保护与防止带电插拔电路和lvds传输模块
CN106993149B (zh) * 2017-03-23 2019-08-13 深圳市金锐显数码科技有限公司 Lvds输出保护与防止带电插拔电路和lvds传输模块

Also Published As

Publication number Publication date
TWI251399B (en) 2006-03-11
US7190188B2 (en) 2007-03-13
KR101101651B1 (ko) 2011-12-30
TW200509524A (en) 2005-03-01
JP2005051496A (ja) 2005-02-24
CN100437539C (zh) 2008-11-26
US20050040846A1 (en) 2005-02-24
KR20050013501A (ko) 2005-02-04

Similar Documents

Publication Publication Date Title
CN1617120A (zh) 信号传输系统和信号传输线路
CN1523842A (zh) 信号传输装置与互连结构
CN1290181C (zh) 集成电路用送电系统及其他系统
CN1292533C (zh) 平衡高频器件，平衡特性的改进方法和采用此类器件的平衡高频电路
CN1280981C (zh) 功率放大器、功率放大方法和无线电通信装置
EP2237419B1 (en) Transceiver for single ended communication with low EMI
CN1434539A (zh) 带定向耦合器的滤波器及通信装置
US9431177B2 (en) Interface for communication between voltage domains
CN1784881A (zh) 信号环路测试的方法和布置
CN1754330A (zh) 通信系统
CN100336225C (zh) 电子电路装置
CN1168198C (zh) 倍频电路
CN1472843A (zh) 单极天线装置、通信系统和移动通信系统
US9461418B2 (en) Compensation network using an orthogonal compensation network
CN1110096C (zh) Ｌｃ元件，半导体装置及ｌｃ元件的制作方法
CN1776830A (zh) 信号传输电缆及信号传输电缆的制造方法
CN1695408A (zh) 多层印刷电路板、电子设备、安装方法
CN1310313C (zh) 半导体装置的设计方法和半导体装置
CN1783708A (zh) 浪涌吸收电路
Yee et al. Techniques of impedance matching for minimal PCB channel loss at 40 GBPS signal transmission
CN1301050C (zh) 能量通道装置
CN105634416A (zh) 一种内匹配功率管
CN1497768A (zh) 双工器以及使用该双工器的层叠型高频装置及通信设备
CN1146071C (zh) 高频低损失电极
CN1198358C (zh) 非互易电路元件及其安装基底

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20090313

Address after: Tokyo, Japan

Co-patentee after: Usami Tamotsu

Patentee after: Otsuka Kanji

Co-patentee after: FUJITSU MICROELECTRONICS Ltd.

Co-patentee after: Rohm Co.,Ltd.

Co-patentee after: Sony Corp.

Co-patentee after: Oki Electric Industry Co.,Ltd.

Co-patentee after: Sanyo Electric Co.,Ltd.

Co-patentee after: Toshiba Corp.

Co-patentee after: NEC Corp.

Co-patentee after: Sharp Corp.

Co-patentee after: Renesas Technology Corp.

Co-patentee after: Matsushita Electric Industrial Co.,Ltd.

Address before: Tokyo, Japan

Co-patentee before: Usami Tamotsu

Patentee before: Otsuka Kanji

Co-patentee before: FUJITSU Ltd.

Co-patentee before: Rohm Co.,Ltd.

Co-patentee before: Sony Corp.

Co-patentee before: Oki Electric Industry Co.,Ltd.

Co-patentee before: Sanyo Electric Co.,Ltd.

Co-patentee before: Toshiba Corp.

Co-patentee before: NEC Corp.

Co-patentee before: Sharp Corp.

Co-patentee before: Renesas Technology Corp.

Co-patentee before: Matsushita Electric Industrial Co.,Ltd.

C56 Change in the name or address of the patentee
CP01 Change in the name or title of a patent holder

Address after: Tokyo, Japan

Co-patentee after: Usami Tamotsu

Patentee after: Otsuka Kanji

Co-patentee after: FUJITSU MICROELECTRONICS Ltd.

Co-patentee after: Rohm Co.,Ltd.

Co-patentee after: Sony Corp.

Co-patentee after: Oki Electric Industry Co.,Ltd.

Co-patentee after: Sanyo Electric Co.,Ltd.

Co-patentee after: Toshiba Corp.

Co-patentee after: NEC Corp.

Co-patentee after: Sharp Corp.

Co-patentee after: Renesas Technology Corp.

Co-patentee after: Matsushita Electric Industrial Co.,Ltd.

Address before: Tokyo, Japan

Co-patentee before: Usami Tamotsu

Patentee before: Otsuka Kanji

Co-patentee before: FUJITSU MICROELECTRONICS Ltd.

Co-patentee before: Rohm Co.,Ltd.

Co-patentee before: Sony Corp.

Co-patentee before: Oki Electric Industry Co.,Ltd.

Co-patentee before: Sanyo Electric Co.,Ltd.

Co-patentee before: Toshiba Corp.

Co-patentee before: NEC Corp.

Co-patentee before: Sharp Corp.

Co-patentee before: Renesas Technology Corp.

Co-patentee before: Matsushita Electric Industrial Co.,Ltd.

C56 Change in the name or address of the patentee
CP01 Change in the name or title of a patent holder

Address after: Tokyo, Japan

Patentee after: Otsuka Kanji

Patentee after: Matsushita Electric Industrial Co.,Ltd.

Patentee after: FUJITSU MICROELECTRONICS Ltd.

Patentee after: Rohm Co.,Ltd.

Patentee after: Usami Tamotsu

Patentee after: Sony Corp.

Patentee after: Oki Electric Industry Co.,Ltd.

Patentee after: Sanyo Electric Co.,Ltd.

Patentee after: Toshiba Corp.

Patentee after: NEC Corp.

Patentee after: Sharp Corp.

Patentee after: Renesas Electronics Corp.

Address before: Tokyo, Japan

Patentee before: Otsuka Kanji

Patentee before: Matsushita Electric Industrial Co.,Ltd.

Patentee before: FUJITSU MICROELECTRONICS Ltd.

Patentee before: Rohm Co.,Ltd.

Patentee before: Usami Tamotsu

Patentee before: Sony Corp.

Patentee before: Oki Electric Industry Co.,Ltd.

Patentee before: Sanyo Electric Co.,Ltd.

Patentee before: Toshiba Corp.

Patentee before: NEC Corp.

Patentee before: Sharp Corp.

Patentee before: NEC electronics Kabushiki Kaisha

Address after: Tokyo, Japan

Patentee after: Otsuka Kanji

Patentee after: Matsushita Electric Industrial Co.,Ltd.

Patentee after: FUJITSU MICROELECTRONICS Ltd.

Patentee after: Rohm Co.,Ltd.

Patentee after: Usami Tamotsu

Patentee after: Sony Corp.

Patentee after: Oki Electric Industry Co.,Ltd.

Patentee after: Sanyo Electric Co.,Ltd.

Patentee after: Toshiba Corp.

Patentee after: NEC Corp.

Patentee after: Sharp Corp.

Patentee after: NEC electronics Kabushiki Kaisha

Address before: Tokyo, Japan

Patentee before: Otsuka Kanji

Patentee before: Matsushita Electric Industrial Co.,Ltd.

Patentee before: FUJITSU MICROELECTRONICS Ltd.

Patentee before: Rohm Co.,Ltd.

Patentee before: Usami Tamotsu

Patentee before: Sony Corp.

Patentee before: Oki Electric Industry Co.,Ltd.

Patentee before: Sanyo Electric Co.,Ltd.

Patentee before: Toshiba Corp.

Patentee before: NEC Corp.

Patentee before: Sharp Corp.

Patentee before: Renesas Technology Corp.