TWI736477B - 串聯式雜訊吸收電路 - Google Patents

Abstract

一種串聯式雜訊吸收電路，包含：差動訊號傳輸線以及阻抗匹配電路。差動訊號傳輸線電性連接於二訊號饋入線，差動訊號傳輸線具有第一傳輸線及第二傳輸線，第一傳輸線及第二傳輸線用以接收來自二訊號饋入線的差動輸入電訊號。阻抗匹配電路串聯於第二傳輸線，阻抗匹配電路用以接收來自雜訊反射電路的反射電訊號，並匹配對應串聯式雜訊吸收電路的輸入阻抗與對應二訊號饋入線的共模特徵阻抗，其中阻抗匹配電路與雜訊反射電路之間具有最小電氣長度，且最小電氣長度關聯於阻抗匹配電路的匹配阻抗的實部以及虛部。

Description

串聯式雜訊吸收電路

本發明係關於一種串聯式雜訊吸收電路，特別係關於一種可以增加雜訊吸收電路的設計參數的串聯式雜訊吸收電路。

差動訊號是由兩個大小相同但相位相反的訊號組成，且被廣泛地應用於高速數位電路中。然而，共模雜訊（common noise）則是因電路的輸出訊號不對稱，且電路板上非對稱的走線方式，進而發生共模雜訊對訊號傳輸產生干擾的問題。共模雜訊濾波器（common-mode noise filter）常見用於抑制共模雜訊，而共模雜訊濾波器又可分為反射型共模雜訊濾波器（reflective common-mode noise filter，R-CMF）與吸收型共模雜訊濾波器（absorptive common-mode noise filter，A-CMF）。

吸收型共模雜訊濾波器通常是使用蘑菇型（mushroom）的架構，此架構係在雜訊吸收端使用了三層電路板架構，其中阻抗匹配電路（matching circuit）並聯於反射型共模雜訊濾波器，而阻抗匹配電路係用以吸收雙頻段的共模雜訊。阻抗匹配電路的設計參數可是依據例如為蜿蜒傳輸線的差動訊號傳輸線、吸收型共模雜訊濾波器中的電感性傳輸線以及平板電容器的各一個參數取得，以實現阻抗匹配，進而達到吸收雙頻段的共模雜訊的效果。然而，此設計方式不僅因要使用較多層的電路板而增加設置成本之外，更增加了吸收型共模雜訊濾波器的整體體積。

鑒於上述，本發明提供一種以滿足上述需求的串聯式雜訊吸收電路。

依據本發明一實施例的一種串聯式雜訊吸收電路，係電性連接於二訊號饋入線，該串聯式雜訊吸收電路包含：一差動訊號傳輸線，電性連接於該二訊號饋入線，該差動訊號傳輸線具有一第一傳輸線及一第二傳輸線，該第一傳輸線及該第二傳輸線用以從該二訊號饋入線接收一差動輸入電訊號；以及一阻抗匹配電路，串聯於該第二傳輸線，該阻抗匹配電路用以接收來自一雜訊反射電路的一反射電訊號，並匹配對應該串聯式雜訊吸收電路的一輸入阻抗與對應該二訊號饋入線的一共模特徵阻抗，其中該阻抗匹配電路與該雜訊反射電路之間具有一最小電氣長度，且該最小電氣長度關聯於該阻抗匹配電路的一匹配阻抗的一實部以及一虛部。

以上之關於本揭露內容之說明及以下之實施方式之說明係用以示範與解釋本發明之精神與原理，並且提供本發明之專利申請範圍更進一步之解釋。

以下在實施方式中詳細敘述本發明之詳細特徵以及優點，其內容足以使任何熟習相關技藝者了解本發明之技術內容並據以實施，且根據本說明書所揭露之內容、申請專利範圍及圖式，任何熟習相關技藝者可輕易地理解本發明相關之目的及優點。以下之實施例係進一步詳細說明本發明之觀點，但非以任何觀點限制本發明之範疇。

請參考圖1，圖1係依據本發明一實施例所繪示的串聯式雜訊吸收電路的等效電路示意圖。其中，本發明的串聯式雜訊吸收電路係可應用於伺服器的電路佈局或車載電子產品的電路佈局中，但並不以此為限。

本發明的串聯式雜訊吸收電路包含二訊號饋入線FL、一差動訊號傳輸線DL以及一阻抗匹配電路MC，其中差動訊號傳輸線DTL具有一第一傳輸線TL1及一第二傳輸線TL2，且圖1所示的差動訊號傳輸線DL以及阻抗匹配電路MC的架構即為共模雜訊吸收電路（absorptive common-mode filter，A-CMF）。

二訊號饋入線FL透過第一埠P1電性連接於差動訊號傳輸線DL的第一傳輸線TL1及第二傳輸線TL2，以將一差動輸入電訊號傳輸至第一傳輸線TL1及第二傳輸線TL2，且第一傳輸線TL1電性連接於一雜訊反射電路R-CMF，以接收來自雜訊反射電路R-CMF的一反射電訊號。

詳言之，二訊號饋入線FL透過第一埠P1將差動輸入電訊號傳輸至差動訊號傳輸線DL的第一傳輸線TL1，第一傳輸線TL1並將差動輸入電訊號傳輸至電性連接於其的雜訊反射電路R-CMF，雜訊反射電路R-CMF透過第二埠P2將差動輸入電訊號傳輸至其後端的電路，並透過另一第二埠P2從其後端電路接收對應該差動輸入電訊號的一反射電訊號。

雜訊反射電路R-CMF將反射電訊號傳輸至第二傳輸線TL2，以進一步將反射電訊號傳輸至串聯於第二傳輸線TL2的阻抗匹配電路MC，以藉由阻抗匹配電路MC串聯於第二傳輸線TL2的結構吸收反射電訊號中的雜訊。

據此，相較於習知的蘑菇型（mushroom）結構，本發明所示的串聯式雜訊吸收電路可以實現於兩層的電路板架構，大幅降低了雜訊吸收電路的設置成本以及整體體積。

請先參考圖2，圖2係依據本發明一實施例所繪示的串聯式雜訊吸收電路的結構示意圖。

本發明的串聯式雜訊吸收電路的結構可以如圖2所示。具體而言，雜訊反射電路R-CMF可以設置在基板SUB上，差動訊號傳輸線DL電性連接於雜訊反射電路R-CMF，且差動訊號傳輸線DL的第一埠P1及雜訊反射電路R-CMF的第二埠P2接於基板SUB，其中差動訊號傳輸線DL更與一接地層GND彼此間隔設置。

而阻抗匹配電路MC串聯於第二傳輸線TL2，且阻抗匹配電路MC與雜訊反射電路R-CMF之間的電氣長度為一最小電氣長度d。

詳言之，阻抗匹配電路MC匹配對應該串聯式雜訊吸收電路的一輸入阻抗與對應二訊號饋入線FL的一共模特徵阻抗，其中阻抗匹配電路MC與雜訊反射電路R-CMF之間的電氣長度關聯於阻抗匹配電路MC的一匹配阻抗的一實部以及一虛部，以使所述的電氣長度為一最小電氣長度d，其中最小電氣長度d可以透過二訊號饋入線FL的共模特徵阻抗相等於串聯式雜訊吸收電路的輸入阻抗的阻抗匹配公式而判得。

為了更詳細說明上述的最小電氣長度d，請參考圖3，其中圖3係依據圖1所繪示的串聯式雜訊吸收電路的等效電路圖，即差動訊號傳輸線DL、阻抗匹配電路MC及雜訊反射電路R-CMF被配置為如圖3所示的T型等效電路。

串聯式雜訊吸收電路的輸入阻抗𝑍 _in相等於二訊號饋入線FL的共模特徵阻抗𝑍 _0e，而輸入阻抗𝑍 _in的阻抗值又關聯於T型等效電路的阻抗值，以藉由阻抗匹配公式基於T型等效電路的阻抗值取得最小電氣長度d與阻抗匹配電路MC之間的關係。

詳言之，阻抗匹配公式包含如下的公式（1）到公式（5）。

串聯式雜訊吸收電路的輸入阻抗𝑍 _in相等於二訊號饋入線FL共模特徵阻抗𝑍 _0e係為公式（1）： 𝑍 _in= 𝑍 _0e－公式（1）

而所述的輸入阻抗𝑍 _in的阻抗值關聯於T型等效電路的阻抗值係為公式（2）： 𝑍 _in=(𝑍 ₁₁−𝑍 ₁₂)+[(𝑍 ₂₂−𝑍 ₁₂+𝑍 _𝑅)//𝑍 ₁₂]+1/𝑌 _𝑚－公式（2）， 其中𝑍 ₁₁、𝑍 ₁₂及𝑍 ₂₂係二埠網絡的一開路阻抗矩陣的參數；𝑍 _𝑅係雜訊反射電路R-CMF的一反射電路阻抗（共模輸入阻抗）；1/𝑌 _𝑚係阻抗匹配電路MC的匹配阻抗的倒數，即匹配阻抗的導納（admittance）。

換言之，輸入阻抗𝑍 _in的阻抗值可以依據T型等效電路的架構計算而得。並且，因如公式（1）所示，𝑍 _in= 𝑍 _0e，故將公式（1）代入公式（2）可以得到下列的公式（3）： 1/𝑌 _𝑚= 𝑍 _0e−(𝑍 ₁₁−𝑍 ₁₂)+[(𝑍 ₂₂−𝑍 ₁₂+𝑍 _𝑅)//𝑍 ₁₂] －公式（3）

另外，所述的開路阻抗矩陣的參數𝑍 ₁₁、𝑍 ₁₂及𝑍 ₂₂可以為如下的公式（4）及公式（5）： 其中𝑍 ₁₁= 𝑍 ₂₂=−𝑗𝑍 _{0 𝑒}cot(𝜃∙𝑓) －公式（4）； 𝑍 ₁₂=−𝑗𝑍 _{0 𝑒}csc(𝜃∙𝑓) －公式（5）， 其中𝜃為阻抗匹配電路MC及雜訊反射電路R-CMF之間的電氣長度（單位為度）；𝑓係一傳播常數。

將公式（4）及公式（5）代入公式（3），即可得到阻抗匹配電路MC及雜訊反射電路R-CMF之間的電氣長度𝜃與阻抗匹配電路MC的匹配阻抗𝑌𝑚之間的關係。

請先參考圖4，圖4係依據本發明一實施例所繪示的電器長度與匹配阻抗的關係圖，即圖4係繪示阻抗匹配電路MC及雜訊反射電路R-CMF之間的電氣長度𝜃與阻抗匹配電路MC的匹配阻抗𝑌𝑚之間的關係，其中實線表示匹配阻抗的實部；虛線表示匹配阻抗的虛部。

當阻抗匹配電路MC包含一電阻元件、一電容元件及一電感元件，且電阻元件的電阻值例如係關聯於最小電氣長度d所對應的匹配阻抗的實部（Re）；電容元件的電容值及電感元件的電感值例如係關聯於最小電氣長度d所對應的匹配阻抗的虛部（Im），且電阻元件、電容元件及電感元件係為一RLC電路時（此RLC電路可以例如是在LC 串聯電路中再串接電阻R 所形成之RLC 串聯電路），則所述的阻抗匹配電路MC與雜訊反射電路R-CMF之間的電氣長度關聯於阻抗匹配電路MC的匹配阻抗的實部（Re）以及虛部（Im）例如為如下的公式（6）以及公式（7）：

r=1/(2*Re{𝑌𝑚})－公式（6）；以及

Im{𝑌𝑚}=jω(0.5*c)+(1/ jω2*l) －公式（7），

其中r係該電阻元件的電阻值；c係該電容元件的電容值；l係該電感元件的電感值。

舉例而言，當電阻元件的電阻值r係為已知時，則可以透過公式（6）得到匹配阻抗𝑌𝑚的實部（Re），並以圖4中𝑌𝑚的實部（Re）對應到的電氣長度𝜃作為阻抗匹配電路MC及雜訊反射電路R-CMF之間的最小電氣長度d。

換言之，當阻抗匹配電路MC的電阻元件為預先設置時，則可以依據圖4中𝑌𝑚的實部（Re）對應到的電氣長度𝜃，判知在電阻元件的電阻值r為已知的情況下阻抗匹配電路MC及雜訊反射電路R-CMF之間可達成的最小電氣長度d為何。

相似地，當電容元件及電感元件為預先設置時，則可以依據圖4中𝑌𝑚的虛部（Im）對應到的電氣長度𝜃，判知在電容元件的電容值c及電感元件的電感值l為已知的情況下阻抗匹配電路MC及雜訊反射電路R-CMF之間可達成的最小電氣長度d為何。

例如，當電阻元件的電阻值r為已知時，即可基於公式（6）判知匹配阻抗𝑌𝑚的實部（Re），而匹配阻抗𝑌𝑚的實部（Re）例如為0.7，故依據圖4即可得到在此情況下電氣長度𝜃至少為25度。

相似地，當電容元件的電容值c及電感元件的電感值l為已知時，即可基於公式（7）判知匹配阻抗𝑌𝑚的虛部（Im），而匹配阻抗𝑌𝑚的虛部（Im）例如為2.54，故依據圖4即可得到在此情況下電氣長度𝜃至少為25度。

請繼續參考圖4，此外，當對電氣長度𝜃有一期望長度時，則亦可以依據圖4中電氣長度𝜃對應到的匹配阻抗𝑌𝑚的實部（Re）及虛部（Im），判知在電氣長度𝜃為期望長度的情況下，需設置的電阻元件的電阻值r、電容元件的電容值c及電感元件的電感值l分別為何。

舉例而言，當期望的電氣長度𝜃為100度時，則可以依據圖4得到在此情況下的匹配阻抗𝑌𝑚的實部（Re）為0.4及虛部（Im）為2.07，進而推導出當期望的電氣長度𝜃為100度時，需設置的電阻元件的電阻值r、電容元件的電容值c及電感元件的電感值l分別為何。

據此，可以在電阻值r相同的情況下，達到在雜訊的不同頻段皆有雜訊吸收的效果。

此外，阻抗匹配電路MC及雜訊反射電路R-CMF之間的電氣長度𝜃與阻抗匹配電路MC的匹配阻抗𝑌𝑚之間的關係亦可以是以預先建立的表格呈現。亦即，當取得如圖4所示的關係圖後，每一電氣長度𝜃對應到的匹配阻抗𝑌𝑚的實部（Re）及虛部（Im）可以是以表格呈現。據此，當在設計阻抗匹配電路MC時，即可以查表的方式判知電氣長度𝜃或是電阻元件的電阻值r、電容元件的電容值c及電感元件的電感值l等的設計參數。

阻抗匹配電路MC除了以RLC電路實現之外，亦可以是以傳輸線佈置（layout）的方式實現。

在本發明的一實施例中，應用本發明之串聯式雜訊吸收電路的伺服器係可用於人工智慧（英語：Artificial Intelligence，簡稱AI）運算、邊緣運算（edge computing），亦可當作5G伺服器、雲端伺服器或車聯網伺服器使用。

在本發明的一實施例中，應用本發明之串聯式雜訊吸收電路的車載電子產品係可應用於車載裝置，例如自駕車、電動車或半自駕車等等。

綜上所述，依據本發明一或多個實施例所示的串聯式雜訊吸收電路，相較於習知的三層電路板的結構，本發明可以僅以雙層電路板的結構實現，不僅可以降低製造成本，更可以降低雜訊吸收電路的整體體積。此外，依據本發明一或多個實施例所示的串聯式雜訊吸收電路，可以增加雜訊吸收電路的設計參數，以降低阻抗匹配電路對差動訊號傳輸線的長度的依賴，進而降低雜訊吸收電路的整體體積。

雖然本發明以前述之實施例揭露如上，然其並非用以限定本發明。在不脫離本發明之精神和範圍內，所為之更動與潤飾，均屬本發明之專利保護範圍。關於本發明所界定之保護範圍請參考所附之申請專利範圍。

FL:訊號饋入線 DL:差動訊號傳輸線 TL1:第一傳輸線 TL2:第二傳輸線 MC:阻抗匹配電路 P1:第一埠 P2:第二埠 R-CMF:雜訊反射電路 SUB:基板 GND:接地層 d:最小電氣長度 𝑍_in:輸入阻抗 𝑍_0e:共模特徵阻抗 𝑍₁₁、𝑍₁₂、𝑍₂₂:開路阻抗矩陣的參數 𝑌_𝑚:匹配阻抗

圖1係依據本發明一實施例所繪示的串聯式雜訊吸收電路的等效電路示意圖。 圖2係依據本發明一實施例所繪示的串聯式雜訊吸收電路的結構示意圖。 圖3係依據圖1所繪示的串聯式雜訊吸收電路的等效電路圖。 圖4係依據本發明一實施例所繪示的電器長度與匹配阻抗的關係圖。

FL:訊號饋入線

DL:差動訊號傳輸線

TL1:第一傳輸線

TL2:第二傳輸線

MC:阻抗匹配電路

P1:第一埠

P2:第二埠

R-CMF:雜訊反射電路

Z _in:輸入阻抗

Z _0e:共模特徵阻抗

Y _m :匹配阻抗

Claims (7)

1. 一種串聯式雜訊吸收電路，係電性連接於二訊號饋入線，該串聯式雜訊吸收電路包含：一差動訊號傳輸線，電性連接於該二訊號饋入線，該差動訊號傳輸線具有一第一傳輸線及一第二傳輸線，該第一傳輸線及該第二傳輸線用以從該二訊號饋入線接收一差動輸入電訊號；以及一阻抗匹配電路，串聯於該第二傳輸線，該阻抗匹配電路用以接收來自一雜訊反射電路的一反射電訊號，並匹配對應該串聯式雜訊吸收電路的一輸入阻抗與對應該二訊號饋入線的一共模特徵阻抗，其中該阻抗匹配電路與該雜訊反射電路之間具有一最小電氣長度，且該最小電氣長度關聯於該阻抗匹配電路的一匹配阻抗的一實部以及一虛部，且該差動訊號傳輸線、該阻抗匹配電路及該雜訊反射電路係配置為一T型等效電路，該阻抗匹配公式包含：Z _in=Z _0e；Z _in=(Z ₁₁-Z ₁₂)+[(Z ₂₂-Z ₁₂+Z _R )//Z ₁₂]+1/Y _m ；以及1/Y _m =Z _0e-(Z ₁₁-Z ₁₂)+[(Z ₂₂-Z ₁₂+Z _R )//Z ₁₂]， 其中Z ₁₁=Z ₂₂=-jZ _0e cot(θ．f)；Z ₁₂=-jZ _0e csc(θ．f)，其中Z _in係該輸入阻抗；Z _0e係該共模特徵阻抗；Z ₁₁、Z ₁₂及Z ₂₂係二埠網絡的一開路阻抗矩陣的參數；Z _R 係該雜訊反射電路的一反射電路阻抗；1/Y _m 係該匹配阻抗的倒數；θ係該最小電氣長度；f係一傳播常數。
2. 如請求項1所述的串聯式雜訊吸收電路，其中該最小電氣長度係透過一阻抗匹配公式而得，該阻抗匹配公式係該共模特徵阻抗相等於該阻抗匹配電路的該匹配阻抗。
3. 如請求項1所述的串聯式雜訊吸收電路，其中該阻抗匹配電路包含一電阻元件，該電阻元件的一電阻值關聯於該最小電氣長度所對應的該匹配阻抗的該實部。
4. 如請求項1所述的串聯式雜訊吸收電路，其中該阻抗匹配電路包含一電容元件以及一電感元件，該電容元件的一電容值及該電感元件的一電感值關聯於該最小電氣長度所對應的該匹配阻抗的該虛部。
5. 如請求項3所述的串聯式雜訊吸收電路，其中該電阻元件的該電阻值關聯於該最小電氣長度所對應的該匹配阻抗的該實部係： R=1/(2*Re{Y _m })，其中R係該電阻元件的該電阻值，Y _m 係該阻抗匹配電路的該匹配阻抗。
6. 如請求項4所述的串聯式雜訊吸收電路，其中該電容元件的該電容值及該電感元件的該電感值關聯於該最小電氣長度所對應的該匹配阻抗的該虛部係：Im{Y _m }=jω(0.5*C)+(1/jω2*L)，其中C係該電容元件的該電容值，L係該電感元件的該電感值，Y _m 係該阻抗匹配電路的該匹配阻抗。
7. 如請求項1所述的串聯式雜訊吸收電路，更包含一接地層，且該接地層與該差動訊號傳輸線係間隔設置。

Images