TWI496021B - 串擾分析方法 - Google Patents

串擾分析方法 Download PDF

Info

Publication number
TWI496021B
TWI496021B TW103124699A TW103124699A TWI496021B TW I496021 B TWI496021 B TW I496021B TW 103124699 A TW103124699 A TW 103124699A TW 103124699 A TW103124699 A TW 103124699A TW I496021 B TWI496021 B TW I496021B
Authority
TW
Taiwan
Prior art keywords
crosstalk
line segment
field
wiring
analysis method
Prior art date
Application number
TW103124699A
Other languages
English (en)
Other versions
TW201506660A (zh
Inventor
Wen Hsiang Lee
Wen Jui Kuo
Feng Ling Lin
Hsiao Ming Wang
Lung Ming Chan
Li Ting Hung
Original Assignee
Wistron Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US13/958,813 external-priority patent/US9092588B2/en
Priority claimed from US14/323,130 external-priority patent/US9015644B2/en
Application filed by Wistron Corp filed Critical Wistron Corp
Publication of TW201506660A publication Critical patent/TW201506660A/zh
Application granted granted Critical
Publication of TWI496021B publication Critical patent/TWI496021B/zh

Links

Landscapes

  • Design And Manufacture Of Integrated Circuits (AREA)

Description

串擾分析方法
本發明為一種串擾分析方法,特別是一種雙帶狀差動層的串擾分析方法。
現在的電子產品,設計越來越輕薄,功能越來越加複雜,故印刷電路板之設計,受限於機構與成本考量,電路板設計也走向厚度更薄,但是佈線層數卻增加的設計。此種設計卻使得高速訊號線的彼此干擾,引發的產品品質問題外,也更加難以檢測與預防。
本揭露所述之串擾分析方法可提供佈局建議。
本揭露提供一種串擾分析方法,由一電腦所執行,方法包括:根據一佈線電路,執行一佈線模擬程式;執行一串擾分析程式;串擾分析程式自佈線模擬程式的一佈線結果取得複數個參數;根據參數計算一串擾能量值;判斷串擾能量值是否大於一預定值;以及提供一介面,以顯示佈線電路的資訊以及調整佈線電路之複數線。
在一實施例中,介面更包括一第一區域用以顯示線的參數以及一第二區域用以顯示佈線電路,其中顯示於第二區域的佈線電路更用以在第二區域被使用者調整。第一區域包括一第一欄位以及一第二欄位,其中第一欄位係用以設定要在 第二欄位顯示的線。第一區域更包括一第三欄位用以顯示在第二欄位所選擇的線中之一者中之複數線段以及顯示線段所相應之資訊。第三欄位更包括一第四欄位以及一第五欄位,第四欄位更用以顯示具有大於一預定長度之一平行長度的線段,並且第五欄位更用以顯示具有小於預定長度之一平行線段的線段。第二區域更用以突顯顯示在第三欄位所選擇之線段。
在另一實施例中,串擾分析方法更包括當串擾能量值大於預定值時,提供一佈線建議表格。佈線建議表格包括串擾能量值大於預定值之一線段的至少一建議參數組,每一建議參數組包括複數個數值。每一建議參數組之複數個數值係用以提供使用者對線段重新佈線,以使得線段重新佈線後之串擾能量值小於預定值。每一建議參數組之複數個數值包括線段的一角度以及線段與一干擾信號源的一最小距離。串擾能量值為一干擾信號來源線段對線段所產生的串擾能量。參數包括干擾信號來源線段與第一線段之間的一水平位移、一垂直位移、一相對距離、第一線段所在的一佈線層以及第一線段的一寬度。
1‧‧‧第一層
12‧‧‧第二層
13‧‧‧粘合層
21‧‧‧信號線
22‧‧‧信號線
51、52、53、54‧‧‧區域
71、72、73、74、75、76、77、78、81、82、125、126、127、1271、1272、128‧‧‧欄位
101‧‧‧佈線模組
102‧‧‧串擾分析模組
103‧‧‧資料取得模組
104‧‧‧分析模組
110‧‧‧電腦
111‧‧‧處理器
112‧‧‧佈線程式
113‧‧‧串擾分析程式
120、130‧‧‧區域
V1‧‧‧線
A3‧‧‧干擾線
第1圖為一雙帶狀差動層的佈線示意圖。
第2圖為一雙帶狀差動層的佈線之另一示意圖。
第3圖為根據本發明之一計算串擾所需參數之資料庫中表格示意圖。
第4A圖為根據本發明之一串擾分析方法的一實施例的流程圖。
第4B圖為根據本發明之一串擾分析方法的另一實施例的流程圖。
第5圖為一串擾分析軟體的一實施例的界面示意圖。
第5A圖為根據本發明之一串擾分析軟體的另一實施例的界面示意圖。
第5B圖為根據本發明之一串擾分析軟體的另一實施例的界面示意圖。
第5C圖為根據本發明之一串擾分析軟體的另一實施例的界面示意圖。
第5D圖為根據本發明之一串擾分析軟體的另一實施例的界面示意圖。
第6圖為根據本發明之一串擾分析參數設定方法的一實施例的流程圖。
第7圖為一串擾分析軟體的另一實施例的界面示意圖。
第7A圖為根據本發明之一串擾分析軟體的另一實施例的界面示意圖。
第7B圖為根據本發明之一串擾分析軟體的另一實施例的界面示意圖。
第8圖為根據本發明之一走線建議的一實施例的示意圖。
第9圖為根據本發明之一串擾分析方法的一實施例的流程圖。
第10圖為根據本發明之一串擾分析裝置的一實施例的示意圖。
第11圖為使用本發明之串擾分析程式的一電腦的示意圖。
第12圖為一串擾分析軟體的另一實施例的介面示意圖。
第13圖為第12圖所示之介面的一欄位的示意圖。
第14A-14D圖顯示本發明線的安排方式之多個實施例中。
有關本發明之前述及其他技術內容、特點與功效,在以下配合參考圖式之一較佳實施例的詳細說明中,將可清楚的呈現。以下實施例中所提到的方向用語,例如:上、下、左、右、前或後等,僅是參考附加圖式的方向。因此,使用的方向用語是用來說明並非用來限制本發明。
在目前的電路設計中,雙帶狀差動層(Dual Stripeline difference layers)的設計,較易於信號傳輸十,於線路之間產生交互干擾,也就是所謂的串擾(crosstalk)。請參考第1圖。第1圖為一雙帶狀差動層的佈線示意圖。第1圖中的雙帶狀差動層的佈線包含了第一層11、第二層12以及一粘合層13。當第一層11中的第一信號線與第二層12中的第二信號線同時傳送信號時,第一信號線與第二信號線就容易產生串擾。
第2圖為一雙帶狀差動層的佈線之另一示意圖,用以說明與串擾大小相關之參數。在第2圖中,信號線21與信號線22之間有一平行位移(shift)以及一垂直間距(Thickness),信號線21與信號線22之間的一相對距離(relative distance)。相對距離可藉由下列公式求得:Relative Distance(mil)=(Shift^2+Thinkness^2)^0.5
此外,串擾亦與信號線21、信號線22的線寬(Trace Width)以及信號線21與信號線22的平行長度(parallel length) 有關。因此,為了能夠快速計算串擾的大小,因此可透過建立資料庫的方式,儲存佈線(layout)中每一線段的相關參數,以期能快速計算每一線段可能產生的串擾。請參考第3圖。第3圖為根據本發明之一計算串擾所需參數之資料庫中表格示意圖。在第3圖中,工作電壓與上升時間(Rising Time)由工程師所輸入,而線寬(Trace Width)、間層厚度(Thickness)、平行位移(Shift)以及線段的平行長度(parallel length)可由佈線軟體所提供,或是由本發明之串擾分析軟體向佈線軟體取得。在另一實施例中,可透過本發明提出之串擾分析軟體分析佈線所求得。舉例來說,當佈線軟體產生一佈線時,串擾分析軟體可以透過一座標系統對該佈線上的每一線段的長度以及線段與線段之間的距離進行估測,並將求得之結果寫入資料庫中。
第4A圖為根據本發明之一串擾分析方法的一實施例的流程圖。在步驟S41中,使用者先設定一串擾分析軟體所需的複數個參數。舉例來說,該等參數可能包含線寬、間距、平行線段的長度、線段的名稱、工作電壓、上升時間…等等。同時,在步驟S46中,建立參數資料庫,並儲存每一次串擾分析所使用的參數資料。在步驟S42中,使用者執行一佈線模擬程式。當使用者完成佈線時,使用者可能會對該次佈線進行編譯(compile),此時步驟S43被執行。在步驟S43中,一串擾分析軟體被執行,並根據步驟S41中所設定的參數,串擾分析軟體會向佈線軟體取得該等參數的數值。如果有需要使用者需入的參數部分,也會於此時產生一視窗供使用者輸入。
在步驟S44中,串擾分析軟體根據所得到的參數的數值,計算每一線段的串擾值。本發明提供一串擾估算公式如下:FXTLK(mV)=346+15.3*Relative
Distance(mil)-161*Relative Distance(mil)^0.5+7.21*Trace
Width(mil)-3.40*Rise(ps)^0.5+27.1*Work
Voltage(V)+1.07*Parallel Length(mil)^0.5
各個參數說明如下:FXTLK(mV):遠端串擾(mV)。一般來說,遠端串擾的大小對訊號品質才有較大的影響。
Relative Distance(mil):干擾信號線與受干擾信號線之間的間距(mil)。
Trace Width(mil):干擾信號線寬(mil)。
Parallel Length(mil):干擾信號線與受干擾信號線的平行長度(mil)。
Rise time(ps):干擾信號之上升時間(ps)。上升時間是指信號電壓,從最大輸出電壓的20%上升到最大輸出電壓的80%所需的時間。
Work Voltage(V):工作(輸出)電壓(V)。在此是指該訊號之最大輸出電壓。
在步驟S44被執行的同時,串擾分析軟體也會執行步驟S47,並將計算結果儲存在一串擾模擬資料庫。舉例來說,使用者本次設計的電路板的名稱為Project_1,則串擾模擬資料庫可以設定對應Project_1的資料庫,並儲存該電路板上的串擾 數據。在步驟S45,串擾分析軟體判斷計算的一電路線段的串擾值是否大於一預定值?如果沒有大於該預定值,則結束該電路線段的串擾分析。如果該電路線段的串擾值大於該預定值,則執行步驟S48。在步驟S48中,串擾分析軟體會顯示佈線結果中的每一電路線段的能量值,以提供給工程師調整佈線。在本實施例中,串擾分析軟體會與佈線軟體一同運作,因此串擾分析軟體可以傳送特定參數給佈線軟體,使得佈線軟體可以將串擾值超過預定值的電路線段以不同的顏色標示。在另一實施例中,串擾分析軟體只會顯示佈線結果中的有間題的電路線段的能量值。
第4B圖為根據本發明之一串擾分析方法的另一實施例的流程圖。在步驟S401中,使用者先設定Dual Stripeline的串擾模擬分析所需的複數個參數。舉例來說,該等參數可能包含線寬、間距、平行線段的長度、線段的名稱、工作電壓、上升時間…等等。同時,在步驟S407中,會建立一參數資料庫。舉例來說,使用者可以將一般常用的晶片組(chipset)的重要的信號線或是全部的信號線的串擾參數儲存在資料庫中。當下次使用者進行串擾分析時,使用者就可直接由資料庫中,手動或自動的載入這些晶片組的參數。在本實施例中,更可將其他控制器或電路元件的串擾參數,一併儲存在資料庫中。
在步驟S402中,使用者取得一串擾結果分析軟體,可用以分析串擾結果,並提供可以減少Dual Stripeline之串擾能量的走線建議。同時,在步驟S408中,使用者可將這些走線建議儲存在一走線建議資料庫中,作為走線或調整走線的 參考。在步驟S403中,使用者利用一模擬分析軟體與一佈線軟體對一佈線進行模擬分析。接著,在步驟S404中,使用者利用模擬分析軟體分析Dual Stripeline佈線結果的串擾能量。
同時,使用者更可建立Dual Stripeline走線之串擾模擬結果資料庫。如此一來,使用者就可以利用先前的串擾模擬結果做為本次串擾模擬結果的分析依據。舉例來說,若前一次模擬中,一信號線的串擾能量值為8%,而本次模擬的結果中,該信號線的串擾能量值為10%。使用者就可以判斷是否要在本次佈線中,調整該信號線的走線。
在步驟S40中,模擬分析軟體判斷佈線中的信號線的串擾能量是否小於10%或該信號線的串擾能量小於模擬結果資料庫之數值。如果是的話,則結束模擬分析。如果不是的話,則執行步驟S406。在步驟S406中,佈線工程師可以依據走線建議調整走線。
第5圖為一串擾分析軟體的一實施例的界面示意圖。在第5圖中,串擾分析軟體的界面主要分為5個部分。區域51主要是串擾分析軟體的分析結果呈現區域,只要是電路線段的串擾值大於一預定值,則該電路線段的相關資訊都會顯示在區域51。區域52則是設定欲分析的信號的相關資訊。區域53則是設定欲分析的信號以及干擾信號的參數。區域54則是串擾分析軟體的指令區域。為更清楚說明,請參考第5A至第5D圖。
第5A圖為根據本發明之一串擾分析軟體的另一實施例的界面示意圖。第5A圖用以說明區域51內的界面功能。第5A圖中的Victim Aggressor List用以顯示串擾值大於預定值 的信號線段,NR則是表示雜訊比(noise ratio)。使用者可以設定Victim Aggressor List中要顯示的雜訊比是小於5%、介於5%至10%之間、或是大於10%。當使用者選擇Victim Aggressor List中的信號名稱後,INFO欄位以及右方的資訊欄位則會顯示信號相關的資訊。
第5B圖為根據本發明之一串擾分析軟體的另一實施例的界面示意圖。第5B圖則是可供使用者用來選擇串擾分析軟體所要分析的信號。使用者可以選擇Check All Nets以分析所有的信號,或是在透過Exclude Net Name來排除部分信號不進行分析。或是使用者可以自行輸入想分析的信號或是想分析的信號群組(signal group)。使用者亦可以透過Edit/Creak來建立信號的群組。
第5C圖為根據本發明之一串擾分析軟體的另一實施例的界面示意圖。使用者可以透過Layer Pair 1與Layer Pair 2設定要分析的信號線所在的層以及可能產生干擾的信號線所在的層,並輸入各個層的厚度。使用者可以設定干擾信號線與受干擾信號線的平行長度的一第一預定值,且只有當干擾信號線與受干擾信號線的平行長度(Parallel Length)大於該第一預定值時才會進行串擾信號分析。使用者亦可以設定干擾信號線與受干擾信號線的一第二預定值,且當干擾信號線與受干擾信號線的平行位移(Shift value)小於該第二預定值時,串擾分析軟體才會對該信號線進行分析。使用者亦可以設定干擾信號線與受干擾信號線的一第三預定值,且當干擾信號線與受干擾信號線的垂直位移(Distance value)小於該第三預定值時, 串擾分析軟體才會對該信號線進行分析。
第5D圖為根據本發明之一串擾分析軟體的另一實施例的界面示意圖。第5D圖主要是串擾分析軟體運作的相關指令。使用者可以備份(BACK UP)串擾分析軟體的分析結果,或是透過載入(LOAD)的方式載入前一次的分析結果。當使用者完成串擾分析軟體所需要的參數設定後,使用者只要點選CHECK按鈕,即可開始進行分析。
第6圖為根據本發明之一串擾分析參數設定方法的一實施例的流程圖。在步驟S61中,執行一參數匹配功能,由串擾分析軟體根據使用者要分析的電路的名稱來執行該匹配功能。在步驟S62中,串擾分析軟體自一參數資料中查詢是否有相符的資料。如果有,則執行步驟S63,由串擾分析軟體根據資料庫的資料,自動設定參數。如果沒有,則執行步驟S64,執行一參數設定功能。在步驟S65中,使用者先選擇要設定的信號的名稱,接著在步驟S66中輸入對應的參數。輸入的參數可以參考第3圖中所列出之參數。接著在步驟S67中,把設定好的參數資料儲存在資料庫中。最後在步驟S68中,串擾分析軟體儲存使用者的設定參數。
第7圖為一串擾分析軟體的另一實施例的界面示意圖。因為圖示規定的關係,第7圖只能以一示意圖表示,詳細圖示內容請參考第7A至第7B圖。下面說明則以串擾分析軟體操作順序說明各主要欄位。首先,使用者透過欄位(Imo/Exo)71載入第6圖中所設定之參數設定檔。接著,使用者透過欄位72(Exclude Net Name)來排除不需要分析的信號名稱。接著, 使用者套過欄位73來設定要分析的信號所在的層別以及相關的參數。接著,在欄位74中,使用者設定或調整信號的參數。當參數設定完後,使用者點選第7B圖的CHECK按鈕,執行串擾分析。
在執行完串擾分析後,分析結果會顯示在第7A圖中。欄位75可讓使用者可以設定Victim Aggressor List中要顯示的雜訊比是小於5%、介於5%至10%之間、或是大於10%。當欄位75中的Failed NR選項被點選時,串擾分析軟體會過濾出模擬分析結果中,串擾值超過標準容許值的信號的名稱。欄位76中的Victim Aggressor List用以顯示串擾值大於預定值的信號線段,NR則是表示雜訊比(noise ratio)。欄位77中的Seg Length則是檢視干擾來源走線平行長度大於200mils的線段,並且在檢查後判斷是否需要更改走線。Y表示需要更改走線,而N表示不需要更改走線。欄位78中的INFO欄位以及右方的資訊欄位則會根據使用者於欄位76中所選擇的信號,顯示該信號相關的資訊。
第8圖為根據本發明之一走線建議的一實施例的示意圖。如第8圖所示,走線建議係為一走線建議表,用以在模擬分析軟體判斷佈線中的信號線的串擾能量大於一預定值(在步驟S406)時,提供給佈線工程師參考。走線建議表中包括欄位81、82、83、84。欄位81顯示的是要避免的走線方式或者目前不符合串擾能量值規範的走線。換言之,欄位81顯示相應於一線段之目前佈線參數,其中目前佈線參數包括其串擾能量值大於預定值的線段之一角度以及該線段與一干擾信號源的 一最小距離。欄位82根據串擾分析程式,顯示所建議的佈線或者走線方式。換言之,欄位82包括相應於欄位81中之線段的至少一佈線參數組。佈線參數組包括複數個佈線參數用以提供給使用者對相應的線段重新佈線,以使得該線段重新佈線後之串擾能量值小於該預定值。每一佈線參數組包括複數線段所相應之角度以及每一線段以及所相應之干擾信號源的最小距離。欄位83用不同線條顯示線段以及干擾信號源線,以表示其相應於佈線圖中之不同層。欄位84顯示不同層(layers),例如GND、S3、S4等,但本發明不限於此。走線方式包含了信號線的角度,以及信號線與干擾來源的信號線之間的最小距離的數值。
第9圖為根據本發明之一串擾分析方法的一實施例的流程圖。在步驟S91中,使用者先設定一串擾分析軟體所需的複數個參數。舉例來說,該等參數可能包含線寬、間距、平行線段的長度、線段的名稱、工作電壓、上升時間…等等。在步驟S92中,使用者執行一佈線模擬程式。當使用者完成佈線時,使用者可能會對該次佈線進行編譯(compile),此時步驟S93被執行。在步驟S93中,一串擾分析軟體被執行,並根據步驟S91中所設定的參數,串擾分析軟體會向佈線軟體取得該等參數的數值。如果有需要使用者需入的參數部分,也會於此時產生一視窗供使用者輸入。
在步驟S94中,串擾分析軟體根據所得到的參數的數值,計算每一線段的串擾值。在步驟S95,串擾分析軟體判斷計算的一電路線段的串擾值是否大於一預定值?如果沒有大於該預定值,則結束該電路線段的串擾分析。如果該電路線 段的串擾值大於該預定值,則執行步驟S96。串擾分析軟體先判斷該線段是否為被排除分析的電路線段。如果是的話,則結束該電路線段的串擾分析,如果不是的話執行步驟S97。在步驟S97中,串擾分析軟體會標示出該電路線段,並顯示佈線建議以及相關參數。在本實施例中,串擾分析軟體會與佈線軟體一同運作,因此串擾分析軟體可以傳送特定參數給佈線軟體,使得佈線軟體可以將串擾值超過預定值的電路線段以不同的顏色標示。
第10圖為根據本發明之一串擾分析裝置的一實施例的示意圖。串擾分析裝置包括一佈線模組101以及一串擾分析模組102。佈線模組101根據使用者的輸入資料產生一佈線結果,串擾分析模組102則根據該佈線結果進行串擾模擬分析。串擾分析模組102包括一資料取得模組103以及一分析模組104。資料取得模組103可以自佈線模組101產生的佈線結果中取得串擾分析所需的參數,並可以接受使用者輸入的參數,接著再將所得到的所有參數傳送給分析模組104,由分析模組104進行分析。
第11圖為使用本發明之串擾分析程式的一電腦的示意圖。電腦110包括一處理器111、一佈線程式112以及一串擾分析程式113。佈線程式112以及串擾分析程式113由處理器111所執行。當佈線程式112被編譯時,串擾分析程式113會被啟動,並且自佈線程式112產生的一佈線結果取得所需的參數以及接收使用者外部輸入的參數。最後根據所有的參數進行串擾模擬分析,並將有問題的走線方式顯示,並提供新的佈線建 議。
第12圖為一串擾分析軟體的另一實施例的介面示意圖。第12圖為第7A圖之另一實施例,詳細內容可參考第7A圖之說明。介面包括區域120以及130。區域120系用以顯示線段的參數。區域130系用以顯示佈線電路,其中區域120所顯示之線段為區域130所示之佈線電路中之線段。
區域120包括欄位125、126、127以及128。欄位125用以提供使用者設定欄位126中要顯示之線段(Victim Aggressor List)。使用者可設定欄位126(Victim Aggressor List)以顯示雜訊比(NR)小於5%、大於10%或者在5%到10%之間的線段。當欄位125中的”Failed NR”選項被點選時,串擾分析程式會過濾出模擬分析結果中,串擾值超過標準容許值的信號的名稱,例如5%。欄位126(Victim Aggressor List)包括受干擾的線V1~VN(Victim lines)以及所相應之干擾線A1~AN(Aggressor lines)以及相應受干擾的線的雜訊比N1~NN(NR)。另外,使用者可選擇欄位126中所顯示之其中一個受干擾的線以及所相應的干擾線,並且使用者在欄位126所選擇的線的資訊則會顯示在欄位127中。欄位127係用以顯示所選擇之線中的線段V3S1~V3SN以及V3SS1~V3SSN以及線段所相應之資訊。欄位127中之欄位1271係用以顯示具有一平行長度大於一預定長度的線段V3S1~V3SN,其中預訂長度可為200密耳(mil),但本發明不限於此。欄位127中之欄位1272係用以顯示具有一平行長度小於預定長度的線段V3SS1~V3SSN,其中預訂長度可為200密耳(mil),但本發明不限於此。NR為線段所相應的雜訊比 NS1~NSN以及NSS1~NSSN。OK係為一確認欄位,用以紀錄使用者是否已經確認過所相應的線段。Y表示需要更改走線。N表示不需要更改走線。欄位128中的INFO欄位以及右方的資訊欄位則會根據使用者於欄位126中所選擇的信號,顯示該信號相關的資訊。
Victim Aggressor List用以顯示串擾值大於預定值的信號線段,NR則是表示雜訊比(noise ratio)。使用者可以設定用以在Victim Aggressor List中所顯示之線的雜訊比臨界值。雜訊比可被設定為小於5%、介於5%至10%之間、或是大於10%。換言之,Victim Aggressor List係顯示雜訊比小於5%、介於5%至10%之間、或是大於10%的線。當使用者在Victim Aggressor List中選擇線V3,欄位INFOR及右方的資訊欄顯示關於所選擇之線V3的資訊,並且欄位127顯示所選擇之線V3中之線段V3S1~V3SN以及V3SS1~V3SSN以及線段V3S1~V3SN以及V3SS1~V3SSN的資訊。當使用者選擇線V3時,區域130顯示所選擇之線段的佈線,並且突顯(high light)所選擇之線段。因此,使用者可直接在區域130中移動線V3以做調整(重新佈線)。另外,使用者可放大或者縮小在區域130中所顯示之佈線電路以更方便的在區域130中調整線。
第13圖為第12突所示之介面中之一欄位的示意圖。第13圖中之欄位1272相似於第12圖,除了欄位NR係用以顯示標記“X”,其中標記X係用以表示所相應的線段可能有誤判。在一實施例中,誤判可由線段的安排方式所造成,但本發明不限於此。
第14A-14D圖顯示本發明線的安排方式之多個實施例中。第14A-14D圖顯示四種線段所安排的交叉(cross)方式。第14A-14D圖所示之線段的交叉方式可能造成誤判。詳細而言,走線規則的計算可能判斷第14A-14D圖所示之線段大於預定值,但第14A-14D圖所示之線段其實沒有超過預定值,故其係為一誤判。因此,當線段的安排方式係如第14A-14D圖所示時,第13圖中之欄位NR顯示標記“X”。
惟以上所述者,僅為本發明之較佳實施例而已,當不能以此限定本發明實施之範圍,即大凡依本發明申請專利範圍及發明說明內容所作之簡單的等效變化與修飾,皆仍屬本發明專利涵蓋之範圍內。另外本發明的任一實施例或申請專利範圍不須達成本發明所揭露之全部目的或優點或特點。此外,摘要部分和標題僅是用來輔助專利文件搜尋之用,並非用來限制本發明之權利範圍。
120、130‧‧‧區域
125、126、127、1271、1272、128‧‧‧欄位
V3‧‧‧線
A3‧‧‧干擾線

Claims (15)

  1. 一種串擾分析方法,由一電腦所執行,該方法包括:根據一佈線電路,執行一佈線模擬程式;執行一串擾分析程式;該串擾分析程式自該佈線模擬程式的一佈線結果取得複數個參數;根據該等參數計算一串擾能量值;判斷該串擾能量值是否大於一預定值;以及提供一介面,以顯示該佈線電路的資訊以及調整佈線電路之複數線,其中該介面更包括一第一區域用以顯示該等線的該等參數以及一第二區域用以顯示該佈線電路,其中顯示於該第二區域的該佈線電路更用以在第二區域被使用者調整,該第一區域包括一第一欄位以及一第二欄位,其中該第一欄位係用以設定要在該第二欄位顯示的線,以及該第一區域更包括一第三欄位用以顯示在第二欄位所選擇的該等線中之一者中之複數線段以及顯示該等線段所相應之資訊。
  2. 如申請專利範圍第1項所述之串擾分析方法,其中該第三欄位更包括一第四欄位以及一第五欄位,該第四欄位更用以顯示具有大於一預定長度之一平行長度的該等線段,並且該第五欄位更用以顯示具有小於該預定長度之一平行線段的該等線段。
  3. 如申請專利範圍第1項所述之串擾分析方法,其中該第二區域更用以突顯顯示在該第三欄位所選擇之線段。
  4. 如申請專利範圍第1項所述之串擾分析方法,更包括當該串擾能量值大於該預定值時,提供一佈線建議表格。
  5. 如申請專利範圍第4項所述之串擾分析方法,其中該佈線建議表格包括該串擾能量值大於該預定值之一線段的至少一建議參數組,每一該建議參數組包括複數個數值。
  6. 如申請專利範圍第5項所述之串擾分析方法,其中每一該建議參數組之該複數個數值係用以提供使用者對該線段重新佈線,以使得該線段重新佈線後之串擾能量值小於該預定值。
  7. 如申請專利範圍第6項所述之串擾分析方法,其中每一該建議參數組之該複數個數值包括該線段的一角度以及該線段與一干擾信號源的一最小距離。
  8. 如申請專利範圍第5項所述之串擾分析方法,其中該串擾能量值為一干擾信號來源線段對該線段所產生的串擾能量。
  9. 如申請專利範圍第8項所述之串擾分析方法,其中該等參數包括該干擾信號來源線段與該第一線段之間的一水平位移、一垂直位移、一相對距離、該第一線段所在的一佈線層以及該第一線段的一寬度。
  10. 如申請專利範圍第1項所述之串擾分析方法,更包括當該串擾能量值大於該預定值時,提供一佈線建議表格。
  11. 如申請專利範圍第10項所述之串擾分析方法,其中該佈線建議表格包括該串擾能量值大於該預定值之一線段的至少一建議參數組,每一該建議參數組包括複數個數值。
  12. 如申請專利範圍第11項所述之串擾分析方法,其中每一該 建議參數組之該複數個數值係用以提供使用者對該線段重新佈線,以使得該線段重新佈線後之串擾能量值小於該預定值。
  13. 如申請專利範圍第12項所述之串擾分析方法,其中每一該建議參數組之該複數個數值包括該線段的一角度以及該線段與一干擾信號源的一最小距離。
  14. 如申請專利範圍第11項所述之串擾分析方法,其中該串擾能量值為一干擾信號來源線段對該線段所產生的串擾能量。
  15. 如申請專利範圍第14項所述之串擾分析方法,其中該等參數包括該干擾信號來源線段與該第一線段之間的一水平位移、一垂直位移、一相對距離、該第一線段所在的一佈線層以及該第一線段的一寬度。
TW103124699A 2013-08-05 2014-07-18 串擾分析方法 TWI496021B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/958,813 US9092588B2 (en) 2012-08-06 2013-08-05 Crosstalk analysis method
US14/323,130 US9015644B2 (en) 2012-08-06 2014-07-03 Crosstalk analysis method

Publications (2)

Publication Number Publication Date
TW201506660A TW201506660A (zh) 2015-02-16
TWI496021B true TWI496021B (zh) 2015-08-11

Family

ID=52502083

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103124699A TWI496021B (zh) 2013-08-05 2014-07-18 串擾分析方法

Country Status (2)

Country Link
CN (1) CN104346494A (zh)
TW (1) TWI496021B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107690120B (zh) * 2017-07-18 2020-03-20 广州视源电子科技股份有限公司 音频串扰分析方法及系统
CN115828832B (zh) * 2023-02-16 2023-06-09 苏州浪潮智能科技有限公司 电路板的串扰预测方法、装置、电子设备及存储介质

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030227032A1 (en) * 2002-06-07 2003-12-11 Fujitsu Limited Wiring design method of integrated circuit device, system thereof, and program product thereof
TWI251399B (en) * 2003-07-28 2006-03-11 Sony Corp Signal transmitting system, and signal transmitting line
US7228509B1 (en) * 2004-08-20 2007-06-05 Altera Corporation Design tools for configurable serial communications protocols
US8078846B2 (en) * 2006-09-29 2011-12-13 Mips Technologies, Inc. Conditional move instruction formed into one decoded instruction to be graduated and another decoded instruction to be invalidated
US8181149B1 (en) * 2009-09-03 2012-05-15 Xilinx, Inc. Interface for managing multiple implementations of a functional block of a circuit design

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6507935B1 (en) * 2000-02-25 2003-01-14 Sun Microsystems, Inc. Method of analyzing crosstalk in a digital logic integrated circuit
JP2004172373A (ja) * 2002-11-20 2004-06-17 Matsushita Electric Ind Co Ltd クロストーク修正方法
CN1725221A (zh) * 2004-07-20 2006-01-25 鸿富锦精密工业(深圳)有限公司 布线干扰检查系统及方法
US20080148213A1 (en) * 2006-11-15 2008-06-19 Moussadek Belaidi Routing method for reducing coupling between wires of an electronic circuit
US8091055B2 (en) * 2009-01-26 2012-01-03 Synopsys, Inc. Method and apparatus for managing violations and error classifications during physical verification

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030227032A1 (en) * 2002-06-07 2003-12-11 Fujitsu Limited Wiring design method of integrated circuit device, system thereof, and program product thereof
TWI251399B (en) * 2003-07-28 2006-03-11 Sony Corp Signal transmitting system, and signal transmitting line
US7228509B1 (en) * 2004-08-20 2007-06-05 Altera Corporation Design tools for configurable serial communications protocols
US8078846B2 (en) * 2006-09-29 2011-12-13 Mips Technologies, Inc. Conditional move instruction formed into one decoded instruction to be graduated and another decoded instruction to be invalidated
US8181149B1 (en) * 2009-09-03 2012-05-15 Xilinx, Inc. Interface for managing multiple implementations of a functional block of a circuit design

Also Published As

Publication number Publication date
TW201506660A (zh) 2015-02-16
CN104346494A (zh) 2015-02-11

Similar Documents

Publication Publication Date Title
US9773089B2 (en) Integrated circuit design method and system with color-coded components
US8645900B2 (en) Tool for the type and form of a circuit production
US20130246900A1 (en) Synchronized three-dimensional display of connected documents
US9927903B2 (en) Vehicular input device
CN103455650B (zh) 印刷电路板的线路布局方法及电子装置
US20140223402A1 (en) Multi-Board Design Apparatus, Multi-Board Design Method, Program and Computer-Readable Recording Medium
US9983741B2 (en) Capacitive input device
TWI496021B (zh) 串擾分析方法
JP6030453B2 (ja) タッチ検出装置、これを備えるタッチ検出機能付き表示装置及び電子機器
CN103414829A (zh) 一种控制屏幕内容的方法、装置及终端设备
TWI502387B (zh) 串擾分析方法
US10198547B2 (en) Support apparatus, design support method, program, and memory medium
US10339257B2 (en) Information processing apparatus, method, and storage medium
CN103677713B (zh) 一种信息处理方法及电子设备
TWI684175B (zh) 液晶顯示模組、控制方法及電子設備
US9015644B2 (en) Crosstalk analysis method
US20110078643A1 (en) Printed circuit board layout system and method thereof
WO2015033599A1 (ja) 情報入力装置、制御方法、及びプログラム
JP4575326B2 (ja) 基板レイアウトチェックシステムおよび方法
JP6878992B2 (ja) 部品位置検出プログラム、部品位置検出方法および情報処理装置
JP2016218500A (ja) 波形検証プログラム、情報処理装置、および波形検証方法
US10310668B2 (en) Touch screen display system and a method for controlling a touch screen display system
US20070104029A1 (en) Method and computer program for spreading trace segments in an integrated circuit package design
JP6262321B2 (ja) ワンチップタッチパネル駆動装置、これを含むタッチパネル装置、及びその駆動方法
JP2021117623A (ja) クロストークチェック装置