CN1725221A - 布线干扰检查系统及方法 - Google Patents
布线干扰检查系统及方法 Download PDFInfo
- Publication number
- CN1725221A CN1725221A CN 200410050820 CN200410050820A CN1725221A CN 1725221 A CN1725221 A CN 1725221A CN 200410050820 CN200410050820 CN 200410050820 CN 200410050820 A CN200410050820 A CN 200410050820A CN 1725221 A CN1725221 A CN 1725221A
- Authority
- CN
- China
- Prior art keywords
- wiring
- line
- disturbed
- information
- interfering
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本发明提供一种布线干扰检查系统，该系统包括：一布线图计算机辅助设计(Computer Aid Design，CAD)软件，是用于载入待进行干扰规则检查的布线设计图档；一数据库，是用于储存印刷电路板布线设计图档及用户设定的布线干扰规则信息；一布线干扰检查装置，是用于检查载入的布线设计图档是否符合用户设定的布线干扰规则，如果有不符合用户设定的布线干扰规则，则在计算机显示屏上返回布线违规信息。本发明所提供的布线干扰检查系统及方法，可以大幅度减少印刷电路板布线设计人员的工作量，可以在布线设计的时候发现印刷电路板中存在的电磁性能隐患。
Description
【技术领域】
本发明涉及一种集成电路的布线图设计规则检查的系统及方法，特别涉及一种集成电路的布线图设计的布线干扰检查系统及方法。
【背景技术】
印刷电路板(Printed Circuit Board，PCB)几乎会出现在每一种电子设备当中，比如计算机的主机板，或是显示卡等等。如果在某样电子设备中有电子元件，那么它们都是镶嵌在大小各异的PCB上。除了固定各种小元件外，PCB的主要功能是提供在PCB上的各项元件的相互电气连接。因此，随着电子设备的越来越复杂，需要的元件越来越多，PCB上的线路与元件也越来越密集了。
为了将元件(Component)固定在PCB上面，需要将元件的引脚(Pin)直接焊接在布线(Net)上。PCB分为最基本的单面板PCB(Single-Sided PCB)、双面板PCB(Double-Sided PCB)、多层板PCB(Multi-Layer PCB)。在单面板PCB上，元件都集中在一面(元件面，Component Side)，由于布线都集中在另一面(焊接面，Solder Side)，所以布线不可以相互交错。在双面板PCB上，两面都有布线，上下两面的布线通过导孔(Via)完成相互的电气连接。双面板PCB的面积比单面板PCB大了一倍，而且布线可以相互交错(绕到另一面)，适合比单面板PCB更复杂的电路。
多层板PCB具有更大的布线面积，适合比双面板PCB更复杂的电路，比如计算机主机板采用的就是多层板PCB，目前的计算机主机板通常是4到8层的PCB，多层板PCB通常分为信号层(Signal)、电源层(Power)和地线层(Ground)，如图1所示，为4层计算机主机板的示意图。其中最上层为顶层(Top Layer)1100，主机板上的元件1110通常都镶嵌在该层，主机板上的各元件1110之间通过布线1120相互连接及通信，每个元件1110都有至少一个引脚(Pin)1130，为布线1120与元件1110的焊接点。主机板的最下层1400是为底层(Bottom Layer)可以用来固定元件1110或者用于布线，通常顶层1100和底层都为信号层(Signal)，如图所示的中间层分别为电源层(Power Layer)1200和地线层(GroundLayer)1300，主要用来接电源或者接地。在多层板PCB上可以在多个层面上进行布线，因此需采用导孔(Via)1140的技术，布线1120可以相互交错，导孔(Via)1140分为一般导孔(Via)可以实现主机板的所有层面的电气连接，埋孔(Buried Via)只连接内部的层面，而盲孔(Blind Via)是将内部的层面与表面层面进行连接。
PCB的制造过程是精密而且复杂的过程，是电子设计与纯熟技术的结合。PCB的布线图设计直接影响PCB的品质。在PCB的布线图设计过程中，首先需要对所选用的元件及各种插槽的规格、尺寸、面积等有完全的了解；对各元件的位置安排作合理的、仔细的考虑，主要是从电磁兼容性(Electro Magnetic Compatibility，EMC)、电磁干扰(Electro Magnetic Interference，EMI)的角度，走线短、交叉少，电源、接地及耦合等方面考虑。当各元件的位置确定后，就是按照电路图的布线设计连接有关引脚，关于布线图设计通常有两种完成方法，传统的手工设计方法主要针对简单的电路，另一种是借助计算机辅助设计(Computer Aid Design，CAD)的软件工具，可以用来完成复杂电路的布线图设计。
借助CAD软件可以很形象的仿真(Simulate)出实际的布线图的效果，如图2所示，为借助CAD软件设计的部分布线图，为了保证布线图设计的品质，需要考量众多因素，比如，布线(Net)1120的长度、宽度1124、如何分段(Segment)1121、各分段(Segment)1121之间的角度1122(一般情况都采用45度或者135度，有时也会采用90度)以及布线之间的距离1123等，当完成布线图设计后需要进行设计规则检查(Design Rules Check，DRC)的工作，一方面检查布线设计是否符合设计者所设定的规则，另一方面还需要确认所设定的规则是否符合PCB生产工艺的需求。
设计规则检查(DRC)是一个精密、复杂的过程，几乎不可能完全由人工完成。因此有必要提供一种可由计算机自动执行的DRC工具，布线图设计人员只需要设定一定规则标准，计算机可以自动地完成对印刷电路板布线图设计规则检查(DRC)，从而在设计阶段发现布线图设计的缺陷，避免印刷电路板电磁性能的隐患以及可能发生的制造浪费。
【发明内容】
本发明的主要目的在于，提供一种布线干扰规则检查(DesignRules Check，DRC)系统及方法，其可以根据布线设计人员所设定的布线线距及线长信息，自动完成对印刷电路板布线图中的布线干扰规则检查，并返回布线干扰检查的违规信息。
本发明提供一种印刷电路板布线干扰检查系统，其可对通过印刷电路板布线图计算机辅助设计软件完成的印刷电路板布线设计图档进行布线干扰检查，该印刷电路板布线干扰检查系统包含一数据库、一连接、一印刷电路板布线图计算机辅助设计软件及一布线干扰检查装置，其中：所述的布线图计算机辅助设计软件，是用于载入布线设计图档。
所述的布线干扰检查装置，是用于：提供图形用户界面，用以选择干扰线类别与被干扰线类别，筛选不需要进行检查的布线，以及设定布线干扰规则信息；计算经选择及筛选后的干扰线及被干扰线的实际线长及实际线距信息；将计算出的实际线长及实际线距与用户设定的布线干扰规则信息比较，判断实际线长及实际线距是否符合用户设定的布线干扰规则；记录布线干扰检查的违规信息，并显示在计算机显示屏上。
所述的数据库，是用于储存布线设计图档以及用户设定的布线干扰规则信息。
所述的连接，是用于布线图计算机辅助设计软件从数据库中载入布线设计图档的传输媒介。
本发明还提供一种印刷电路板布线干扰检查方法，可对印刷电路板布线设计图档进行布线干扰检查，该方法包括如下步骤：载入一待进行布线干扰检查的布线设计图档；选择及筛选干扰线及被干扰线，并设定布线干扰规则；载入经过选择及筛选的所有干扰线及被干扰线的布线信息；读取每一条干扰线的布线信息；读取每一条被干扰线的布线信息；计算经选择及筛选后的干扰线及被干扰线的实际线长及实际线距；将计算出的实际线长及实际线距与用户设定的布线干扰规则信息比较，判断实际线长及实际线距是否符合用户设定的布线干扰规则；将所记录的布线违规信息显示在计算机显示屏上。
利用本发明所提供的印刷电路板布线干扰检查系统及方法，印刷电路板布线图设计人员只需要通过图形用户界面，设定布线线距及线长信息，计算机可以自动地完成对印刷电路板布线图干扰规则检查(DRC)，从而在设计阶段发现布线图设计的缺陷，避免了可能出现的印刷电路板制造浪费。
【附图说明】
图1是4层计算机主机板的示意图。
图2是借助CAD软件设计的部分布线图。
图3是本发明的系统架构示意图。
图4是本发明的布线干扰检查方法的流程图。
【具体实施方式】
如图3所示，为本发明的系统架构示意图。本发明的布线干扰检查系统包括一计算机3100，通过一连接3200访问一数据库3300中所储存的各类资料。该计算机3100可以是个人计算机(PersonalComputer)，笔记本计算机(NoteBook Computer)或者是平板计算机(Tablet Computer)，其安装了集成电路布线设计的计算机辅助设计(Computer Aid Design，CAD)软件3110，布线设计人员可以通过布线设计的CAD软件3110进行布线设计，并可将所设计的布线设计图档保存到数据库3300中。本发明中的数据库3300，包括一用户设定的布线干扰规则信息储存区3310及一布线设计图档储存区3320，其中用户设定的布线干扰规则信息储存区3310是用于储存布线设计人员所设定的布线干扰规则信息，布线设计图档储存区3320是用于储存布线设计人员所设计的布线设计信息。在计算机3100中，包括有一布线干扰检查装置3120，是用于提供图形用户界面(Graphic User Interface，GUI)给布线设计人员进行布线干扰规则的设定，并且根据布线设计人员所设定的布线干扰规则信息自动执行布线干扰检查，在检查完毕后返回布线干扰违规信息。用户通过GUI选择要进行干扰检查的两种布线类别，本实施例中用户可以选择的布线类别可以为：时钟信号线(Clock Traces)、输入输出信号线(IO Traces)、高频率信号线(High Speed Traces)，本领域技术人员可以根据需要添加可选的布线类别。假设用户选择时钟信号线(Clock Traces)与输入输出信号线(IO Traces)，则布线干扰检查装置3120将检查Clock Traces与IO Traces之间是否产生电磁干扰。用户选定要检查的布线类别后，布线干扰检查装置3120从数据库3300的布线设计图档储存区3320中获取用户选定类别的布线的名称，线长及线距等信息，并通过GUI显示给用户，用户可对所有选定的两种类别布线的线长及线距进行修改设定。两条相邻近的布线1120会产生电磁干扰，干扰的强度与两条线之间的线距及两条线的线长有关系，只有电磁干扰小于一定的标准才能符合电路设计的品质要求。布线干扰检查装置3120将根据用户选择的布线类别以及所设定的线长及线距信息，对选定的两种布线类别的所有布线，检查每两条布线之间是否会产生电磁干扰。所述的连接3200，为计算机3100可以藉之访问数据库3300的传输媒介，可以是计算机3100与硬盘之间的数据传输线，也可以是网络传输线，或者是无线通讯的连接。
本发明的布线干扰规则检查系统通过布线设计的CAD软件3110经由连接3200从数据库3300中的布线设计图档储存区3320中载入一布线设计图档，该布线设计图档包含了详细的集成电路布线设计信息，这些信息主要是PCB的分层结构、层面命名，PCB上的组件1110命名、规格及位置，布线1120的命名、线长、宽度，布线的分段1121(Segment)信息，布线1120之间的线距，以及其它的布线设计信息。
如图4所示，为本发明的布线干扰检查方法的流程图。首先，在计算机3100上启动布线设计的CAD软件3100(步骤S501)，此时可以从数据库3300的布线设计图档储存区3320中载入一个保存的布线设计图档(步骤S502)，通过布线干扰检查装置3120进行布线干扰规则检查，或者是通过布线设计的CAD软件3100新建一个布线设计图档，编辑完成后保存至数据库3300的布线设计图档储存区3320中，再通过布线干扰检查装置3120进行布线干扰规则检查。
启动布线干扰检查装置3120(步骤S503)，布线干扰检查装置3120提供一图形用户界面(Graphic User Interface，GUI)，用户通过GUI选择待检查干扰线类别与被干扰线类别(步骤S504)，则布线干扰检查装置3120在GUI上显示被选中的两种类别的所有布线(Net)1120的基本信息，该基本信息包括：Net1120的名称、默认线长大小、实际线长大小以及每两条Net1120之间的线距。
对于以上所述的实际线长大小，为布线干扰检查装置3120从布线设计图档储存区3320中所储存的布线设计图档中读取相关信息由布线干扰检查装置3120计算而来。具体计算过程及方法为：读取Net1120的各转折点在整个布线图上的二维坐标(x，y)，所述转折点为Net1120的各个分段(Segment)1121的起始点和终点，根据Segment1121的起始点及终点的坐标(x1，y1)和(x2，y2)计算出每个Segement1121的长度，将一条Net1120的所有Segment1121的长度加总，其加总和则为该Net1120的实际线长。
对于Net1120的默认线长大小及两条Net之间的线距是由用户设定，并由布线干扰检查装置3120将所设定的线长及线距信息储存在用户设定的布线干扰规则信息储存区3310(步骤S505)。
用户所选定的检查对象是两种类别的所有布线，用户还可以通过布线干扰检查装置3120提供的GUI，筛选不需要进行干扰检查的布线1120(步骤S506)。用户可以设定一些搜索条件对布线名称进行限制，搜索选择符合所搜索条件的布线进行布线干扰检查，筛选不符合所设定条件的布线。布线干扰检查装置3120提供的GUI将符合所设定条件的布线的布线设计信息显示给用户，该信息包括布线名称、所属层面、允许频率大小、所属布线类别等。用户还可以参考GUI显示的布线设计信息，筛选不需要进行干扰检查的布线。
用户筛选不需要检查的布线之后，布线干扰检查装置3120在计算机3100的内存(Memory)中建立一待检查的布线结构，用以储存所有经筛选后待检查布线1120之布线信息(步骤S507)。该布线结构可以为数组结构(Array Structure)或者其它类型可在计算机3100中实现的数据结构(Data Structure)，该布线结构中储存如下布线信息：每个Net1120在布线设计图档储存区3320中的唯一标识符(Net Database Identification，Net DBID)、每个Net1120的名称、每个Net1120所属的层面的名称以及每个Net1120所属的类别(Net_Type)，还包括某个Net1120的每个分段1121(Segment)的唯一标识符(Segment_DBID)、Segment1121的起始坐标(Segment_Start_Point )、Segment1121的终点坐标(Segment_End_Point)、Segment1121的宽度(Segment_Width)以及Segment1121所属的类别(Segment_Type)。
首先，布线干扰检查装置3120从布线结构中读取一条干扰线之布线信息(步骤S508)。根据从布线结构中读取的某条Net1120之布线信息，从布线结构中读取一条被干扰线之布线信息(步骤S509)，根据读取到的干扰线之布线信息及被干扰线之布线信息中所有布线分段的起始坐标及终点坐标，计算干扰线及被干扰线的实际线长以及干扰线与被干扰线之间的线距(步骤S510)。从用户设定的布线干扰规则信息储存区3310中读取用户所设定的布线干扰规则信息，即是用户设定的默认线长及线距，将被检查的干扰线与被干扰线的实际线长及线距信息与用户设定的默认线长及线距进行比较，从而判断实际线长及线距是否符合用户设定的干扰规则(步骤S511)。如果实际线长及线距符合用户设定的干扰规则，则判断布线结构中是否还有下一条待检查之被干扰线(步骤S513)；如果实际线长及线距不符合用户设定的干扰规则，则布线干扰检查装置3120记录该干扰违规信息(步骤S512)，然后判断布线结构中是否还有下一条待检查之被干扰线(步骤S513)。
如果布线结构中还有下一条待检查之被干扰线，则返回到步骤S509；如果布线结构中没有下一条待检查之被干扰线，则判断在布线结构中是否还有下一条待检查之干扰线(步骤S514)。
如果还有下一条待检查的干扰线，则返回到步骤S508。直到布线结构中的所有干扰线与所有被干扰线之间都检查完毕，布线干扰检查装置3120将检查过程中记录的所有布线干扰违规信息，通过GUI显示在计算机显示屏上。
Claims (9)
1.一印刷电路板布线干扰检查系统，其可对通过印刷电路板布线图计算机辅助设计软件完成的印刷电路板布线设计图档进行布线干扰检查，该印刷电路板布线干扰检查系统包含一数据库、一连接、一印刷电路板布线图计算机辅助设计软件，其特征在于，该印刷电路板布线干扰检查系统还包括：
一布线干扰检查装置，是用于：
提供图形用户界面，用以选择及筛选干扰线及被干扰线，以及设定布线干扰规则信息；
计算经选择及筛选后的干扰线及被干扰线的实际线长及实际线距信息；
将计算出的实际线长及实际线距与用户设定的布线干扰规则信息比较，判断实际线长及实际线距是否符合用户设定的布线干扰规则；
记录布线干扰检查的违规信息，并显示在计算机显示屏上；所述的数据库，是用于储存布线设计图档以及设定的布线干扰规则信息；
所述的布线图计算机辅助设计软件，是用于载入布线设计图档；
所述的连接，是用于布线图计算机辅助设计软件藉之从数据库中载入布线设计图档的传输媒介。
2.如权利要求1所述的印刷电路板布线干扰检查系统，其特征在于，其中选择及筛选干扰线及被干扰线，是分别选择干扰线的类别及被干扰线的类别。
3.如权利要求1所述的印刷电路板布线干扰检查系统，其特征在于，其中设定布线干扰规则信息，是设定干扰线及被干扰线的默认线长及线距。
4.如权利要求1所述的印刷电路板布线干扰检查系统，其特征在于，其中计算经选择及筛选后的干扰线及被干扰线的实际线长及实际线距信息，是从数据库中读取干扰线之布线信息及被干扰线之布线信息中各布线分段的起始坐标及终点坐标，根据干扰线及被干扰线各布线分段的起始坐标及终点坐标计算该干扰线及被干扰线所有分段的实际长度，一条布线所有分段的长度的加总和即是该条布线的实际线长大小，以及根据干扰线及被干扰线各布线分段的起始坐标及终点坐标计算这两条布线之间的线距。
5.一种印刷电路板布线干扰检查方法，可对印刷电路板布线设计图档进行布线干扰检查，其特征在于，该方法包括如下步骤：
载入一待进行布线干扰检查的布线设计图档；
选择及筛选干扰线及被干扰线，并设定布线干扰规则；
载入经过选择及筛选的所有干扰线及被干扰线的布线信息；
读取每一条干扰线的布线信息；
读取每一条被干扰线的布线信息；
计算经选择及筛选后的干扰线及被干扰线的实际线长及实际线距；
将计算出的实际线长及实际线距与用户设定的布线干扰规则信息比较，判断实际线长及实际线距是否符合用户设定的布线干扰规则；
将所记录的布线违规信息显示在计算机显示屏上。
6.如权利要求5所述的印刷电路板布线干扰检查方法，其特征在于，在步骤载入经过选择及筛选的所有干扰线及被干扰线的布线信息之后，还包括步骤：建立待检查布线结构，用以储存待检查布线信息。
7.如权利要求5项或6所述的印刷电路板布线干扰检查方法，其特征在于，还包括步骤：如果实际线长及实际线距不符合用户设定的布线干扰规则，记录布线违规信息。
8.如权利要求5所述的印刷电路板布线干扰检查方法，其特征在于，其中计算经选择及筛选后的干扰线及被干扰线的实际线长及实际线距是为：
从数据库中读取干扰线之布线信息及被干扰线之布线信息中各布线分段的起始坐标及终点坐标，根据干扰线及被干扰线各布线分段的起始坐标及终点坐标计算该干扰线及被干扰线所有分段的实际长度，一条布线所有分段的长度的加总和即是该条布线的实际线长大小，以及根据干扰线及被干扰线各布线分段的起始坐标及终点坐标计算这两条布线之间的线距。
9.如权利要求5所述的印刷电路板布线干扰检查方法，其特征在于，其中设定布线干扰规则，为设定干扰线及被干扰线的默认线长及线距。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 200410050820 CN1725221A (zh) | 2004-07-20 | 2004-07-20 | 布线干扰检查系统及方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 200410050820 CN1725221A (zh) | 2004-07-20 | 2004-07-20 | 布线干扰检查系统及方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN1725221A true CN1725221A (zh) | 2006-01-25 |
Family
ID=35924692
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 200410050820 Pending CN1725221A (zh) | 2004-07-20 | 2004-07-20 | 布线干扰检查系统及方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN1725221A (zh) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101996268A (zh) * | 2009-08-20 | 2011-03-30 | 鸿富锦精密工业（深圳）有限公司 | 电路布线系统及方法 |
| CN102346787A (zh) * | 2010-07-29 | 2012-02-08 | 鸿富锦精密工业（深圳）有限公司 | 信号线串扰信息检查系统及方法 |
| CN102346786A (zh) * | 2010-07-29 | 2012-02-08 | 鸿富锦精密工业（深圳）有限公司 | 信号线检查系统及方法 |
| CN102651037A (zh) * | 2011-02-25 | 2012-08-29 | 鸿富锦精密工业（深圳）有限公司 | 电子线路筛选系统及方法 |
| CN102760175A (zh) * | 2011-04-29 | 2012-10-31 | 鸿富锦精密工业（深圳）有限公司 | 自动化布线检查系统及方法 |
| CN102841955A (zh) * | 2011-06-24 | 2012-12-26 | 鸿富锦精密工业（深圳）有限公司 | 信号线长度检查系统及方法 |
| CN103116662A (zh) * | 2011-11-16 | 2013-05-22 | 鸿富锦精密工业（深圳）有限公司 | 布线自动化检查系统及方法 |
| CN104346494A (zh) * | 2013-08-05 | 2015-02-11 | 纬创资通股份有限公司 | 串扰分析方法 |
| CN104732018A (zh) * | 2015-03-06 | 2015-06-24 | 小米科技有限责任公司 | Pcb布线处理方法及装置 |
| CN108846176A (zh) * | 2018-05-30 | 2018-11-20 | 郑州云海信息技术有限公司 | 一种印刷电路板布线的检查方法、装置及电子设备 |
-
2004
- 2004-07-20 CN CN 200410050820 patent/CN1725221A/zh active Pending
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101996268A (zh) * | 2009-08-20 | 2011-03-30 | 鸿富锦精密工业（深圳）有限公司 | 电路布线系统及方法 |
| CN102346787A (zh) * | 2010-07-29 | 2012-02-08 | 鸿富锦精密工业（深圳）有限公司 | 信号线串扰信息检查系统及方法 |
| CN102346786A (zh) * | 2010-07-29 | 2012-02-08 | 鸿富锦精密工业（深圳）有限公司 | 信号线检查系统及方法 |
| CN102346787B (zh) * | 2010-07-29 | 2015-04-08 | 中山市云创知识产权服务有限公司 | 信号线串扰信息检查系统及方法 |
| CN102651037A (zh) * | 2011-02-25 | 2012-08-29 | 鸿富锦精密工业（深圳）有限公司 | 电子线路筛选系统及方法 |
| CN102760175A (zh) * | 2011-04-29 | 2012-10-31 | 鸿富锦精密工业（深圳）有限公司 | 自动化布线检查系统及方法 |
| CN102841955A (zh) * | 2011-06-24 | 2012-12-26 | 鸿富锦精密工业（深圳）有限公司 | 信号线长度检查系统及方法 |
| CN103116662A (zh) * | 2011-11-16 | 2013-05-22 | 鸿富锦精密工业（深圳）有限公司 | 布线自动化检查系统及方法 |
| CN104346494A (zh) * | 2013-08-05 | 2015-02-11 | 纬创资通股份有限公司 | 串扰分析方法 |
| CN104732018A (zh) * | 2015-03-06 | 2015-06-24 | 小米科技有限责任公司 | Pcb布线处理方法及装置 |
| CN108846176A (zh) * | 2018-05-30 | 2018-11-20 | 郑州云海信息技术有限公司 | 一种印刷电路板布线的检查方法、装置及电子设备 |
| CN108846176B (zh) * | 2018-05-30 | 2022-05-06 | 郑州云海信息技术有限公司 | 一种印刷电路板布线的检查方法、装置及电子设备 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7398497B2 (en) | Electronic circuit designing method apparatus for designing an electronic circuit, and storage medium for storing an electronic circuit designing method | |
| US6769102B2 (en) | Verifying proximity of ground metal to signal traces in an integrated circuit | |
| JP3264806B2 (ja) | 回路シミュレーションモデル抽出方法及び装置 | |
| US8288657B2 (en) | Noise coupling reduction and impedance discontinuity control in high-speed ceramic modules | |
| CN1704942A (zh) | 布线宽度规则检查系统及方法 | |
| US9047435B2 (en) | Multi-board design apparatus, multi-board design method, program and computer-readable recording medium | |
| CN101963651B (zh) | 印刷电路板测试辅助设备和印刷电路板测试辅助方法 | |
| CN1725221A (zh) | 布线干扰检查系统及方法 | |
| US6922822B2 (en) | Verifying proximity of ground vias to signal vias in an integrated circuit | |
| US8683413B2 (en) | Method for making high-speed ceramic modules with hybrid referencing scheme for improved performance and reduced cost | |
| US20080109773A1 (en) | Analyzing Impedance Discontinuities In A Printed Circuit Board | |
| CN112235949A (zh) | 一种印刷电路板设计中差分过孔的挖洞方法、装置及设备 | |
| JP4136495B2 (ja) | 方向性結合器を含む回路の設計支援装置、その設計支援プログラム、及び回路の設計方法 | |
| CN101389183A (zh) | 一种差分信号线的贯孔区域设计系统及方法 | |
| US8015529B1 (en) | Methods and apparatus for diagonal route shielding | |
| US20080052020A1 (en) | System and method for checking a reference plane of a signal trace in a pcb | |
| JP3209597B2 (ja) | プリント配線基板の設計方法 | |
| TW200539763A (en) | Method and system for net-width checking in a layout | |
| CN1980532A (zh) | 弧形绕线系统及方法 | |
| US20090243121A1 (en) | Semiconductor integrated circuit and layout method for the same | |
| CN103324767A (zh) | 电路布线检查系统及方法 | |
| CN112861467A (zh) | 线宽补偿方法及装置、服务器和存储介质 | |
| JP3961786B2 (ja) | ノイズ解析方法及び装置、記憶媒体並びにコンピュータプログラム | |
| JP3181353B2 (ja) | 多層プリント配線板設計ｃａｄ装置 | |
| US6662132B2 (en) | Noise analyzing method and apparatus and storage medium |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |