TWI502387B - 串擾分析方法 - Google Patents

串擾分析方法 Download PDF

Info

Publication number
TWI502387B
TWI502387B TW101128189A TW101128189A TWI502387B TW I502387 B TWI502387 B TW I502387B TW 101128189 A TW101128189 A TW 101128189A TW 101128189 A TW101128189 A TW 101128189A TW I502387 B TWI502387 B TW I502387B
Authority
TW
Taiwan
Prior art keywords
crosstalk
line segment
wiring
crosstalk analysis
parameters
Prior art date
Application number
TW101128189A
Other languages
English (en)
Other versions
TW201407394A (zh
Inventor
Wen Hsiang Lee
Wen Jui Kuo
Feng Ling Lin
Hsiao Ming Wang
Lung Ming Chan
Li Ting Hung
Original Assignee
Wistron Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wistron Corp filed Critical Wistron Corp
Priority to TW101128189A priority Critical patent/TWI502387B/zh
Priority to CN201210298750.2A priority patent/CN103577622A/zh
Priority to US13/958,813 priority patent/US9092588B2/en
Publication of TW201407394A publication Critical patent/TW201407394A/zh
Priority to US14/278,176 priority patent/US9032349B2/en
Priority to US14/323,130 priority patent/US9015644B2/en
Application granted granted Critical
Publication of TWI502387B publication Critical patent/TWI502387B/zh

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/39Circuit design at the physical level
    • G06F30/398Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/36Circuit design at the analogue level
    • G06F30/367Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/39Circuit design at the physical level
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/39Circuit design at the physical level
    • G06F30/392Floor-planning or layout, e.g. partitioning or placement
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/39Circuit design at the physical level
    • G06F30/394Routing
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2119/00Details relating to the type or aim of the analysis or the optimisation
    • G06F2119/10Noise analysis or noise optimisation
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/32Circuit design at the digital level
    • G06F30/33Design verification, e.g. functional simulation or model checking
    • G06F30/3308Design verification, e.g. functional simulation or model checking using simulation
    • G06F30/3312Timing analysis

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Architecture (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Description

串擾分析方法
本發明為一種串擾分析方法,特別是一種雙帶狀差動層的串擾分析方法。
現在的電子產品,設計越來越輕薄,功能越來越加複雜,故印刷電路板之設計,受限於機構與成本考量,電路板設計也走向厚度更薄,但是佈線層數卻增加的設計。此種設計卻使得高速訊號線的彼此干擾,引發的產品品質問題外,也更加難以檢測與預防。
本發明的一實施例提供一種串擾分析方法,由一電腦所執行。該方法包括:執行一佈線模擬程式;執行一串擾分析程式;該串擾分析程式自該佈線模擬程式的一佈線結果取得複數個參數;根據該等參數計算一串擾能量值;判斷該串擾能量值是否大於一預定值;當該串擾能量值大於該預定值時,產生一佈線建議。
本發明的另一實施例提供一種串擾分析方法,由一電腦所執行。該方法包括:執行一佈線模擬程式;執行一串擾分析程式;設定複數個參數;選擇一第一線段;取得對應該第一線段的複數個參數的複數個數值;根據該等數值計算該第一線段的一串擾能量值;判斷該串擾能量值是否大於一預定值;當該串擾能量值大於該預定值時,產生一佈線建議。
有關本發明之前述及其他技術內容、特點與功效,在以下配合參考圖式之一較佳實施例的詳細說明中,將可清楚的呈現。以下實施例中所提到的方向用語,例如:上、下、左、右、前或後等,僅是參考附加圖式的方向。因此,使用的方向用語是用來說明並非用來限制本發明。
在目前的電路設計中,雙帶狀差動層(Dual Stripeline difference layers)的設計,較易於信號傳輸十,於線路之間產生交互干擾,也就是所謂的串擾(crosstalk)。請參考第1圖。第1圖為一雙帶狀差動層的佈線示意圖。第1圖中的雙帶狀差動層的佈線包含了第一層11、第二層12以及一粘合層13。當第一層11中的第一信號線與第二層12中的第二信號線同時傳送信號時,第一信號線與第二信號線就容易產生串擾。
第2圖為一雙帶狀差動層的佈線之另一示意圖,用以說明與串擾大小相關之參數。在第2圖中,信號線21與信號線22之間有一平行位移(shift)以及一垂直間距(Thickness),信號線21與信號線22之間的一相對距離(relative distance)。相對距離可藉由下列公式求得:Relative Distance(mil)=(Shift^2+Thinkness^2)^0.5
此外,串擾亦與信號線21、信號線22的線寬(Trace Width)以及信號線21與信號線22的平行長度(parallel length)有關。因此,為了能夠快速計算串擾的大小,因此可透過建立資料庫的方式,儲存佈線(layout)中每一線段的相關參數,以期能快速計算每一線段可能產生的串擾。請參考第3圖。第3圖為根據本發明之一計算串擾所需參 數之資料庫中表格示意圖。在第3圖中,工作電壓與上升時間(Rising Time)由工程師所輸入,而線寬(Trace Width)、間層厚度(Thickness)、平行位移(Shift)以及線段的平行長度(parallel length)可由佈線軟體所提供,或是由本發明之串擾分析軟體向佈線軟體取得。在另一實施例中,可透過本發明提出之串擾分析軟體分析佈線所求得。舉例來說,當佈線軟體產生一佈線時,串擾分析軟體可以透過一座標系統對該佈線上的每一線段的長度以及線段與線段之間的距離進行估測,並將求得之結果寫入資料庫中。
第4A圖為根據本發明之一串擾分析方法的一實施例的流程圖。在步驟S41中,使用者先設定一串擾分析軟體所需的複數個參數。舉例來說,該等參數可能包含線寬、間距、平行線段的長度、線段的名稱、工作電壓、上升時間…等等。同時,在步驟S46中,建立參數資料庫,並儲存每一次串擾分析所使用的參數資料。在步驟S42中,使用者執行一佈線模擬程式。當使用者完成佈線時,使用者可能會對該次佈線進行編譯(compile),此時步驟S43被執行。在步驟S43中,一串擾分析軟體被執行,並根據步驟S41中所設定的參數,串擾分析軟體會向佈線軟體取得該等參數的數值。如果有需要使用者需入的參數部分,也會於此時產生一視窗供使用者輸入。
在步驟S44中,串擾分析軟體根據所得到的參數的數值,計算每一線段的串擾值。本發明提供一串擾估算公式如下: FXTLK(mV)=346+15.3*Relative Distance(mil)-161*Relative Distance(mil)^0.5+7.21*Trace Width(mil)-3.40*Rise(ps)^0.5+27.1*Work Voltage(V)+1.07*Parallel Length(mil)^0.5
各個參數說明如下:
FXTLK(mV):遠端串擾(mV)。一般來說,遠端串擾的大小對訊號品質才有較大的影響。
Relative Distance(mil):干擾信號線與受干擾信號線之間的間距(mil)。
Trace Width(mil):干擾信號線寬(mil)。
Parallel Length(mil):干擾信號線與受干擾信號線的平行長度(mil)。
Rise time(ps):干擾信號之上升時間(ps)。上升時間是指信號電壓,從最大輸出電壓的20%上升到最大輸出電壓的80%所需的時間。
Work Voltage(V):工作(輸出)電壓(V)。在此是指該訊號之最大輸出電壓。
在步驟S44被執行的同時,串擾分析軟體也會執行步驟S47,並將計算結果儲存在一串擾模擬資料庫。舉例來說,使用者本次設計的電路板的名稱為Project_1,則串擾模擬資料庫可以設定對應Project_1的資料庫,並儲存該電路板上的串擾數據。在步驟S45,串擾分析軟體判斷計算的一電路線段的串擾值是否大於一預定值?如果沒有大於該預定值,則結束該電路線段的串擾分析。如果該電路線段的串擾值大於該預定值,則執行步驟S48。在步驟S48 中,串擾分析軟體會顯示佈線結果中的每一電路線段的能量值,以提供給工程師調整佈線。在本實施例中,串擾分析軟體會與佈線軟體一同運作,因此串擾分析軟體可以傳送特定參數給佈線軟體,使得佈線軟體可以將串擾值超過預定值的電路線段以不同的顏色標示。在另一實施例中,串擾分析軟體只會顯示佈線結果中的有問題的電路線段的能量值。
第4B圖為根據本發明之一串擾分析方法的另一實施例的流程圖。在步驟S401中,使用者先設定Dual Stripeline的串擾模擬分析所需的複數個參數。舉例來說,該等參數可能包含線寬、間距、平行線段的長度、線段的名稱、工作電壓、上升時間…等等。同時,在步驟S407中,會建立一參數資料庫。舉例來說,使用者可以將一般常用的晶片組(chipset)的重要的信號線或是全部的信號線的串擾參數儲存在資料庫中。當下次使用者進行串擾分析時,使用者就可直接由資料庫中,手動或自動的載入這些晶片組的參數。在本實施例中,更可將其他控制器或電路元件的串擾參數,一併儲存在資料庫中。
在步驟S402中,使用者取得一串擾結果分析軟體,可用以分析串擾結果,並提供可以減少Dual Stripeline之串擾能量的走線建議。同時,在步驟S408中,使用者可將這些走線建議儲存在一走線建議資料庫中,作為走線或調整走線的參考。在步驟S403中,使用者利用一模擬分析軟體與一佈線軟體對一佈線進行模擬分析。接著,在步驟S404中,使用者利用模擬分析軟體分析Dual Stripeline佈線結 果的串擾能量。
同時,使用者更可建立Dual Stripeline走線之串擾模擬結果資料庫。如此一來,使用者就可以利用先前的串擾模擬結果做為本次串擾模擬結果的分析依據。舉例來說,若前一次模擬中,一信號線的串擾能量值為8%,而本次模擬的結果中,該信號線的串擾能量值為10%。使用者就可以判斷是否要在本次佈線中,調整該信號線的走線。
在步驟S40中,模擬分析軟體判斷佈線中的信號線的串擾能量是否小於10%或該信號線的串擾能量小於模擬結果資料庫之數值。如果是的話,則結束模擬分析。如果不是的話,則執行步驟S406。在步驟S406中,佈線工程師可以依據走線建議調整走線。
第5圖為一串擾分析軟體的一實施例的界面示意圖。在第5圖中,串擾分析軟體的界面主要分為5個部分。區域51主要是串擾分析軟體的分析結果呈現區域,只要是電路線段的串擾值大於一預定值,則該電路線段的相關資訊都會顯示在區域51。區域52則是設定欲分析的信號的相關資訊。區域53則是設定欲分析的信號以及干擾信號的參數。區域54則是串擾分析軟體的指令區域。為更清楚說明,請參考第5A至第5D圖。
第5A圖為根據本發明之一串擾分析軟體的另一實施例的界面示意圖。第5A圖用以說明區域51內的界面功能。第5A圖中的Victim Aggressor List用以顯示串擾值大於預定值的信號線段,NR則是表示雜訊比(noise ratio)。使用者可以設定Victim Aggressor List中要顯示的雜訊比 是小於5%、介於5%至10%之間、或是大於10%。當使用者選擇Victim Aggressor List中的信號名稱後,INFO欄位以及右方的資訊欄位則會顯示信號相關的資訊。
第5B圖為根據本發明之一串擾分析軟體的另一實施例的界面示意圖。第5B圖則是可供使用者用來選擇串擾分析軟體所要分析的信號。使用者可以選擇Check All Nets以分析所有的信號,或是在透過Exclude Net Name來排除部分信號不進行分析。或是使用者可以自行輸入想分析的信號或是想分析的信號群組(signal group)。使用者亦可以透過Edit/Creak來建立信號的群組。
第5C圖為根據本發明之一串擾分析軟體的另一實施例的界面示意圖。使用者可以透過Layer Pair 1與Layer Pair 2設定要分析的信號線所在的層以及可能產生干擾的信號線所在的層,並輸入各個層的厚度。使用者可以設定干擾信號線與受干擾信號線的平行長度的一第一預定值,且只有當干擾信號線與受干擾信號線的平行長度(Parallel Length)大於該第一預定值時才會進行串擾信號分析。使用者亦可以設定干擾信號線與受干擾信號線的一第二預定值,且當干擾信號線與受干擾信號線的平行位移(Shift value)小於該第二預定值時,串擾分析軟體才會對該信號線進行分析。使用者亦可以設定干擾信號線與受干擾信號線的一第三預定值,且當干擾信號線與受干擾信號線的垂直位移(Distance value)小於該第三預定值時,串擾分析軟體才會對該信號線進行分析。
第5D圖為根據本發明之一串擾分析軟體的另一實施 例的界面示意圖。第5D圖主要是串擾分析軟體運作的相關指令。使用者可以備份(BACK UP)串擾分析軟體的分析結果,或是透過載入(LOAD)的方式載入前一次的分析結果。當使用者完成串擾分析軟體所需要的參數設定後,使用者只要點選CHECK按鈕,即可開始進行分析。
第6圖為根據本發明之一串擾分析參數設定方法的一實施例的流程圖。在步驟S61中,執行一參數匹配功能,由串擾分析軟體根據使用者要分析的電路的名稱來執行該匹配功能。在步驟S62中,串擾分析軟體自一參數資料中查詢是否有相符的資料。如果有,則執行步驟S63,由串擾分析軟體根據資料庫的資料,自動設定參數。如果沒有,則執行步驟S64,執行一參數設定功能。在步驟S65中,使用者先選擇要設定的信號的名稱,接著在步驟S66中輸入對應的參數。輸入的參數可以參考第3圖中所列出之參數。接著在步驟S67中,把設定好的參數資料儲存在資料庫中。最後在步驟S68中,串擾分析軟體儲存使用者的設定參數。
第7圖為一串擾分析軟體的另一實施例的界面示意圖。因為圖示規定的關係,第7圖只能以一示意圖表示,詳細圖示內容請參考第7A至第7B圖。下面說明則以串擾分析軟體操作順序說明各主要欄位。首先,使用者透過欄位(Imo/Exo)71載入第6圖中所設定之參數設定檔。接著,使用者透過欄位72(Exclude Net Name)來排除不需要分析祇信號名稱。接著,使用者套過欄位73來設定要分析的信號所在的層別以及相關的參數。接著,在欄位74 中,使用者設定或調整信號的參數。當參數設定完後,使用者點選第7B圖的CHECK按鈕,執行串擾分析。
在執行完串擾分析後,分析結果會顯示在第7A圖中。欄位75可讓使用者可以設定Victim Aggressor List中要顯示的雜訊比是小於5%、介於5%至10%之間、或是大於10%。當欄位75中的Failed NR選項被點選時,串擾分析軟體會過濾出模擬分析結果中,串擾值超過標準容許值的信號的名稱。欄位76中的Victim Aggressor List用以顯示串擾值大於預定值的信號線段,NR則是表示雜訊比(noise ratio)。欄位77中的Seg Length則是檢視干擾來源走線平行長度大於200mils的線段,並且在檢查後判斷是否需要更改走線。Y表示需要更改走線,而N表示不需要更改走線。欄位78中的INFO欄位以及右方的資訊欄位則會根據使用者于欄位76中所選擇的信號,顯示該信號相關的資訊。
第8圖為根據本發明之一走線建議的一實施例的示意圖。欄位81顯示的是要避免的走線方式,而欄位82則是由串擾分析軟體建議的走線方式。走線方式包含了信號線的角度,以及信號線與干擾來源的信號線之間的最小距離的數值。
第9圖為根據本發明之一串擾分析方法的一實施例的流程圖。在步驟S91中,使用者先設定一串擾分析軟體所需的複數個參數。舉例來說,該等參數可能包含線寬、間距、平行線段的長度、線段的名稱、工作電壓、上升時間…等等。在步驟S92中,使用者執行一佈線模擬程式。當使 用者完成佈線時,使用者可能會對該次佈線進行編譯(compile),此時步驟S93被執行。在步驟S93中,一串擾分析軟體被執行,並根據步驟S91中所設定的參數,串擾分析軟體會向佈線軟體取得該等參數的數值。如果有需要使用者需入的參數部分,也會於此時產生一視窗供使用者輸入。
在步驟S94中,串擾分析軟體根據所得到的參數的數值,計算每一線段的串擾值。在步驟S95,串擾分析軟體判斷計算的一電路線段的串擾值是否大於一預定值?如果沒有大於該預定值,則結束該電路線段的串擾分析。如果該電路線段的串擾值大於該預定值,則執行步驟S96。串擾分析軟體先判斷該線段是否為被排除分析的電路線段。如果是的話,則結束該電路線段的串擾分析,如果不是的話執行步驟S97。在步驟S97中,串擾分析軟體會標示出該電路線段,並顯示佈線建議以及相關參數。在本實施例中,串擾分析軟體會與佈線軟體一同運作,因此串擾分析軟體可以傳送特定參數給佈線軟體,使得佈線軟體可以將串擾值超過預定值的電路線段以不同的顏色標示。
第10圖為根據本發明之一串擾分析裝置的一實施例的示意圖。串擾分析裝置包括一佈線模組101以及一串擾分析模組102。佈線模組101根據使用者的輸入資料產生一佈線結果,串擾分析模組102則根據該佈線結果進行串擾模擬分析。串擾分析模組102包括一資料取得模組103以及一分析模組104。資料取得模組103可以自佈線模組101產生的佈線結果中取得串擾分析所需的參數,並可以 接受使用者輸入的參數,接著再將所得到的所有參數傳送給分析模組104,由分析模組104進行分析。
第11圖為使用本發明之串擾分析程式的一電腦的示意圖。電腦110包括一處理器111、一佈線程式112以及一串擾分析程式113。佈線程式112以及串擾分析程式113由處理器111所執行。當佈線程式112被編譯時,串擾分析程式113會被啟動,並且自佈線程式112產生的一佈線結果取得所需的參數以及接收使用者外部輸入的參數。最後根據所有的參數進行串擾模擬分析,並將有問題的走線方式顯示,並提供新的佈線建議。
惟以上所述者,僅為本發明之較佳實施例而已,當不能以此限定本發明實施之範圍,即大凡依本發明申請專利範圍及發明說明內容所作之簡單的等效變化與修飾,皆仍屬本發明專利涵蓋之範圍內。另外本發明的任一實施例或申請專利範圍不須達成本發明所揭露之全部目的或優點或特點。此外,摘要部分和標題僅是用來輔助專利文件搜尋之用,並非用來限制本發明之權利範圍。
11‧‧‧第一層
12‧‧‧第二層
13‧‧‧粘合層
21‧‧‧信號線
22‧‧‧信號線
51、52、53、54‧‧‧區域
71、72、73、74、75、76、77、78、81、82‧‧‧欄位
101‧‧‧佈線模組
102‧‧‧串擾分析模組
103‧‧‧資料取得模組
104‧‧‧分析模組
110‧‧‧電腦
111‧‧‧處理器
112‧‧‧佈線程式
113‧‧‧串擾分析程式
第1圖為一雙帶狀差動層的佈線示意圖。
第2圖為一雙帶狀差動層的佈線之另一示意圖。
第3圖為根據本發明之一計算串擾所需參數之資料庫中表格示意圖。
第4A圖為根據本發明之一串擾分析方法的一實施例的流程圖。
第4B圖為根據本發明之一串擾分析方法的另一實施 例的流程圖。
第5圖為一串擾分析軟體的一實施例的界面示意圖。
第5A圖為根據本發明之一串擾分析軟體的另一實施例的界面示意圖。
第5B圖為根據本發明之一串擾分析軟體的另一實施例的界面示意圖。
第5C圖為根據本發明之一串擾分析軟體的另一實施例的界面示意圖。
第5D圖為根據本發明之一串擾分析軟體的另一實施例的界面示意圖。
第6圖為根據本發明之一串擾分析參數設定方法的一實施例的流程圖。
第7圖為一串擾分析軟體的另一實施例的界面示意圖。
第7A圖為根據本發明之一串擾分析軟體的另一實施例的界面示意圖。
第7B圖為根據本發明之一串擾分析軟體的另一實施例的界面示意圖。
第8圖為根據本發明之一走線建議的一實施例的示意圖。
第9圖為根據本發明之一串擾分析方法的一實施例的流程圖。
第10圖為根據本發明之一串擾分析裝置的一實施例的示意圖。
第11圖為使用本發明之串擾分析程式的一電腦的示 意圖。

Claims (12)

  1. 一種串擾分析方法,由一電腦所執行,該方法包括:執行一佈線模擬程式;執行一串擾分析程式;該串擾分析程式自該佈線模擬程式的一佈線結果取得複數個參數;根據該等參數建立一參數資料庫;根據該等參數計算一串擾能量值;判斷該串擾能量值是否大於一預定值;以及當該串擾能量值大於該預定值時,產生一佈線建議,其中該串擾能量值為該佈局結果中的一線段的串擾能量值,該佈線建議包過該線段的一角度以及該線段與一干擾信號源的一最小距離。
  2. 如申請專利範圍第1項所述之串擾分析方法,更包括:其中當計算該串擾能量值所需的一第一參數無法由該佈線結果中取得時,由一使用者透過該串擾分析程式輸入。
  3. 如申請專利範圍第1項所述之串擾分析方法,其中更包括:顯示對應該線段的複數個參數。
  4. 如申請專利範圍第3項所述之串擾分析方法,其中該串擾能量值為一干擾信號來源線段對一第一線段所產生的串擾能量。
  5. 如申請專利範圍第4項所述之串擾分析方法,其中該等參數包括該干擾信號來源線段與該第一線段之間的一 水平位移、一垂直位移、一相對距離、該第一線段所在的一佈線層以及該第一線段的一寬度。
  6. 如申請專利範圍第1項所述之串擾分析方法,其中該佈線結果被產生時,該串擾分析程式被執行。
  7. 一種串擾分析方法,由一電腦所執行,該方法包括:執行一佈線模擬程式;執行一串擾分析程式;設定複數個參數;選擇一第一線段;取得對應該第一線段的複數個參數的複數個數值;根據該等數值計算該第一線段的一串擾能量值;判斷該串擾能量值是否大於一預定值;以及當該串擾能量值大於該預定值時,產生一佈線建議,其中該佈線建議包括該第一線段的一角度以及該第一線段與一干擾信號源的一最小距離。
  8. 如申請專利範圍第7項所述之串擾分析方法,更包括:當該第一線段的一名稱位於一排除名單上時,停止計算該第一線段的該串擾能量值。
  9. 如申請專利範圍第7項所述之串擾分析方法,更包括:其中當計算該串擾能量值所需的一第一參數無法由該佈線結果中取得時,由一使用者透過該串擾分析程式輸入。
  10. 如申請專利範圍第7項所述之串擾分析方法,其中更包括: 顯示對應該第一線段該等參數以及至少一個地模擬分析結果。
  11. 如申請專利範圍第7項所述之串擾分析方法,其中該等參數包括一干擾信號來源線段與該第一線段之間的一水平位移、一垂直位移、一相對距離、該第一線段所在的一佈線層以及該第一線段的一寬度。
  12. 如申請專利範圍第7項所述之串擾分析方法,其中該佈線結果被產生時,該串擾分析程式被執行。
TW101128189A 2012-08-06 2012-08-06 串擾分析方法 TWI502387B (zh)

Priority Applications (5)

Application Number Priority Date Filing Date Title
TW101128189A TWI502387B (zh) 2012-08-06 2012-08-06 串擾分析方法
CN201210298750.2A CN103577622A (zh) 2012-08-06 2012-08-21 串扰分析方法
US13/958,813 US9092588B2 (en) 2012-08-06 2013-08-05 Crosstalk analysis method
US14/278,176 US9032349B2 (en) 2012-08-06 2014-05-15 Crosstalk analysis method
US14/323,130 US9015644B2 (en) 2012-08-06 2014-07-03 Crosstalk analysis method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW101128189A TWI502387B (zh) 2012-08-06 2012-08-06 串擾分析方法

Publications (2)

Publication Number Publication Date
TW201407394A TW201407394A (zh) 2014-02-16
TWI502387B true TWI502387B (zh) 2015-10-01

Family

ID=50026819

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101128189A TWI502387B (zh) 2012-08-06 2012-08-06 串擾分析方法

Country Status (3)

Country Link
US (2) US9092588B2 (zh)
CN (1) CN103577622A (zh)
TW (1) TWI502387B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107426044B (zh) * 2016-05-23 2022-06-07 中兴通讯股份有限公司 一种串线检测方法、装置及操作维护服务器

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030227032A1 (en) * 2002-06-07 2003-12-11 Fujitsu Limited Wiring design method of integrated circuit device, system thereof, and program product thereof
TW200718293A (en) * 2005-10-21 2007-05-01 Hon Hai Prec Ind Co Ltd A layout and method for ruducing crosstalk between parallel signal lines
US20100192113A1 (en) * 2009-01-26 2010-07-29 Synopsys, Inc. Method and apparatus for managing violations and error classifications during physical verification
TW201228356A (en) * 2010-11-04 2012-07-01 3M Innovative Properties Co Methods of zero-d dimming and reducing perceived image crosstalk in a multiview display

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5459829A (en) * 1991-02-13 1995-10-17 Kabushiki Kaisha Toshiba Presentation support system
US5481695A (en) * 1993-10-26 1996-01-02 Cadence Design Systems, Inc. System and method for estimating crosstalk between signal lines in a circuit
WO2001095161A2 (en) * 2000-06-02 2001-12-13 Virtio Corporation Method and system for virtual prototyping
KR100745959B1 (ko) * 2002-04-17 2007-08-02 후지쯔 가부시끼가이샤 집적 회로의 개발 방법 및 집적 회로의 개발 방법을 기록한 프로그램 기록 매체
WO2003091914A1 (en) * 2002-04-25 2003-11-06 Arc International Apparatus and method for managing integrated circuit designs
US7103434B2 (en) * 2003-10-14 2006-09-05 Chernyak Alex H PLM-supportive CAD-CAM tool for interoperative electrical and mechanical design for hardware electrical systems
TWI249225B (en) * 2004-03-10 2006-02-11 Taiwan Semiconductor Mfg Interconnection routing method
US7340696B1 (en) * 2004-07-19 2008-03-04 Archpro Design Automation, Inc. Automated design process and chip description system
US7062737B2 (en) * 2004-07-28 2006-06-13 Lsi Logic Corporation Method of automated repair of crosstalk violations and timing violations in an integrated circuit design
US7271472B2 (en) 2004-08-27 2007-09-18 Infineon Technologies Ag Circuit board and method for producing a circuit board
US7418683B1 (en) * 2005-09-21 2008-08-26 Cadence Design Systems, Inc Constraint assistant for circuit design
US7590951B1 (en) * 2006-08-08 2009-09-15 Xilinx, Inc. Plug-in component-based dependency management for partitions within an incremental implementation flow
US7454731B2 (en) * 2006-09-22 2008-11-18 Synopsys, Inc. Generation of engineering change order (ECO) constraints for use in selecting ECO repair techniques
JP5067619B2 (ja) * 2007-09-28 2012-11-07 マツダ株式会社 部品干渉チェック装置及び方法
JP4959518B2 (ja) * 2007-11-16 2012-06-27 株式会社Nykシステムズ 3次元cgオブジェクト干渉チェックプログラム
US7882469B2 (en) 2007-11-27 2011-02-01 International Business Machines Corporation Automatic verification of adequate conductive return-current paths
JP5570190B2 (ja) * 2009-11-30 2014-08-13 キヤノン株式会社 形状簡略化装置、形状簡略化方法及びプログラム
US8205181B1 (en) * 2010-03-05 2012-06-19 Applied Micro Circuits Corporation Victim net crosstalk reduction
CN102238810B (zh) * 2010-05-05 2015-12-09 鸿富锦精密工业(深圳)有限公司 印刷电路板及其布线方法
CN102346787B (zh) * 2010-07-29 2015-04-08 中山市云创知识产权服务有限公司 信号线串扰信息检查系统及方法
US8906320B1 (en) * 2012-04-16 2014-12-09 Illumina, Inc. Biosensors for biological or chemical analysis and systems and methods for same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030227032A1 (en) * 2002-06-07 2003-12-11 Fujitsu Limited Wiring design method of integrated circuit device, system thereof, and program product thereof
TW200718293A (en) * 2005-10-21 2007-05-01 Hon Hai Prec Ind Co Ltd A layout and method for ruducing crosstalk between parallel signal lines
US20100192113A1 (en) * 2009-01-26 2010-07-29 Synopsys, Inc. Method and apparatus for managing violations and error classifications during physical verification
TW201228356A (en) * 2010-11-04 2012-07-01 3M Innovative Properties Co Methods of zero-d dimming and reducing perceived image crosstalk in a multiview display

Also Published As

Publication number Publication date
US20140250415A1 (en) 2014-09-04
US9032349B2 (en) 2015-05-12
US20140040846A1 (en) 2014-02-06
TW201407394A (zh) 2014-02-16
US9092588B2 (en) 2015-07-28
CN103577622A (zh) 2014-02-12

Similar Documents

Publication Publication Date Title
US8065623B2 (en) Method for designing a customized work area
US9927903B2 (en) Vehicular input device
CN103455650A (zh) 印刷电路板的线路布局方法及电子装置
CN106527915A (zh) 一种信息处理方法及电子设备
CN103414829A (zh) 一种控制屏幕内容的方法、装置及终端设备
TWI496021B (zh) 串擾分析方法
US10606974B1 (en) System and method for dynamic visual guidance of mutually paired components in a circuit design editor
TWI502387B (zh) 串擾分析方法
CN104881236A (zh) 一种基于usb接口电容触摸屏的划线检测系统及检测方法
JP6234483B2 (ja) 設計支援装置、設計支援方法、プログラムおよびメモリ媒体
US9483173B2 (en) Information processor input button display that prevents selection of undesired button
CN103677713B (zh) 一种信息处理方法及电子设备
US20110099530A1 (en) Spine selection mode for layout editing
US8245181B2 (en) Printed circuit board layout system and method thereof
JPWO2015033599A1 (ja) 情報入力装置、制御方法、及びプログラム
US20140317585A1 (en) Crosstalk analysis method
CN106650110B (zh) 一种对模拟波形进行分组测量的方法
WO2020086118A1 (en) Assistive visual layout selection
TWI419011B (zh) 觸控點之追蹤方法及追蹤系統
US10310668B2 (en) Touch screen display system and a method for controlling a touch screen display system
CN104598156A (zh) 一种触控方法及电子设备
JP2018163576A (ja) 部品位置検出プログラム、部品位置検出方法および情報処理装置
KR101235911B1 (ko) 줄자툴 모듈을 이용한 인테리어 시뮬레이션 시스템
US9117048B2 (en) Semiconductor integrating circuit layout pattern generating apparatus and method
CN101963854B (zh) 轨迹输入装置的可用感应区域调整方法及其装置