CN103094653A - 电子电路、电子电路的制造方法和安装部件 - Google Patents

电子电路、电子电路的制造方法和安装部件 Download PDF

Info

Publication number
CN103094653A
CN103094653A CN2012104133319A CN201210413331A CN103094653A CN 103094653 A CN103094653 A CN 103094653A CN 2012104133319 A CN2012104133319 A CN 2012104133319A CN 201210413331 A CN201210413331 A CN 201210413331A CN 103094653 A CN103094653 A CN 103094653A
Authority
CN
China
Prior art keywords
ended
pad
transmission path
electronic circuit
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012104133319A
Other languages
English (en)
Other versions
CN103094653B (zh
Inventor
板垣智有
川崎研一
安仲健太郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of CN103094653A publication Critical patent/CN103094653A/zh
Application granted granted Critical
Publication of CN103094653B publication Critical patent/CN103094653B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P5/00—Coupling devices of the waveguide type
    • H01P5/02—Coupling devices of the waveguide type with invariable factor of coupling
    • H01P5/022—Transitions between lines of the same kind and shape, but with different dimensions
    • H01P5/028—Transitions between lines of the same kind and shape, but with different dimensions between strip lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6611—Wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6627—Waveguides, e.g. microstrip line, strip line, coplanar line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6638—Differential pair signal lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1903—Structure including wave guides
    • H01L2924/19033—Structure including wave guides being a coplanar line type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1903—Structure including wave guides
    • H01L2924/19038—Structure including wave guides being a hybrid line type
    • H01L2924/19039—Structure including wave guides being a hybrid line type impedance transition between different types of wave guides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/024—Dielectric details, e.g. changing the dielectric material around a transmission line
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0243—Printed circuits associated with mounted high frequency components
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Structure Of Printed Boards (AREA)
  • Near-Field Transmission Systems (AREA)

Abstract

本发明公开了电子电路、电子电路的制造方法和安装部件。所述电子电路包括：半导体芯片，所述半导体芯片设置有包含交换单端信号的焊盘的单端I/F；以及安装部，所述安装部上形成有传输差分信号的差分传输路径，并且所述半导体芯片安装在所述安装部上使得所述单端I/F的所述焊盘与构成所述差分传输路径的导体直接电连接。所述安装部件包括差分传输路径和电介质。根据本发明，能够在抑制电路尺寸增大的同时进行高质量数据传输。

Description

电子电路、电子电路的制造方法和安装部件
相关申请的交叉参考
本申请包含与2011年11月4日向日本专利局提交的日本优先权专利申请JP 2011-241943所公开的内容相关的主题，因此将该日本优先权申请的全部内容以引用的方式并入本文。
技术领域
本发明涉及电子电路、该电子电路的制造方法和安装部件，特别地涉及例如能够在抑制电路尺寸增大的同时进行质量良好的数据传输的电子电路、该电子电路的制造方法和安装部件。
背景技术
例如，在诸如电视机、摄像机和录音机等各种电子设备中，在它们的壳体中包含有这样的基板：在该基板上布置有集成电路(IntegratedCircuit，IC)(包括大规模集成电路(Large-Scale Integration，LSI))，以作为进行各种信号处理的电子电路。
另外，为了在布置于同一基板上的IC间或者布置于不同基板上的IC间进行数据(包括诸如图像和声音等实际数据和控制数据)交换，在IC间和基板间布置有配线。
顺便提及地，近年来，借助IC，对诸如3D(3维)图像或高分辨率图像等大容量数据进行信号处理，并且大容量数据可以在IC间高速交换。
此外，为了交换大容量数据，IC间和基板间的配线的导线数量增大，从而配线可能难以处理高频。
因此，已经提出了以无线方式进行IC间的数据交换。
也即是，例如，在非专利文献″A Millimeter-Wave Intra-ConnectSolution″(Kenichi，Kawasaki et.al.，IEEE J.Solid-State Circuits，vol.45，no.12，即.2655-2666，Dec.2010)和非专利文献″A 60-GHz 38-pJ/bit 3.5-Gb/s90-nm CMOS OOK Digital Radio″(Eric Juntunen et.al.，IEEE Trans.Microwave Theory Tech.，vol.58，no.2，Feb.2010)中披露了用于高速地交换数据的互补型金属氧化物半导体(Complementary Metal OxideSemiconductor，CMOS)电路(IC)，该CMOS电路将数据调制成毫米波段信号(毫米波)并且传送该数据。
顺便提及地，对于在非专利文献″A Millimeter-Wave Intra-ConnectSolution″(Kenichi，Kawasaki et.al.，IEEE J.Solid-State Circuits，vol.45，no.12，pp.2655-2666，Dec.2010)和非专利文献″A 60-GHz 38-pJ/bit 3.5-Gb/s90-nm CMOS OOK Digital Radio″(Eric Juntunen et.al.，IEEE Trans.Microwave Theory Tech.，vol.58，no.2，Feb.2010)等中披露的将数据调制为射频(Radio Frequency，RF)信号并且传送该数据的互补型金属氧化物半导体(Complementary Metal Oxide Semiconductor，CMOS)电路，用于处理RF信号的RF部的接口是用于交换单端信号的单端I/F(接口)。
也即是，将单端I/F用作RF部的理由在于：例如，这样的RF部输出的RF信号易于测量(用于测量毫米波的测量设备的探针与单端信号相兼容)，CMOS的电路结构得到简化以及降低了能耗。
另一方面，由单端信号实现的数据传输的质量低于由差分信号实现的数据传输的质量。
也即是，虽然在传输单端信号的情况下，例如，当在CMOS电路(其上安装有RF部)、转接器(interposer)或印刷基板(PCB(印刷电路板))等上形成有微带印刷线(micro strip track)的情况下，理想地使用无限大的接地导体(unlimited grounded conductor)，但是难以提供无限大的接地导体，因此数据传输的质量劣化。
此外，对于使用单端信号的数据传输，由于与用于使用差分信号的数据传输相比，存在着更多的不必要的辐射，并且对来自外部(用于传输单端信号的传输路径的外部)的噪声的抗噪性弱，所以数据传输的质量劣化。
因此，存在着如下进行高质量数据传输的方法，该方法将单端信号转换为差分信号并且用该差分信号进行数据传输。
单端信号与差分信号之间的转换被称为平衡-不平衡转换，并且进行平衡-不平衡转换的电路被称为平衡-不平衡变换器(balun)。
例如，在日本专利申请特开2004-104651号公报中披露了如下平衡-不平衡变换器，该平衡-不平衡变换器将共面印刷线(coplanar track)上的单端信号(不平衡输入)转换为差分信号(平衡输出)，并且从共面带状印刷线(coplanar strip track)输出转换后的信号。
通过使用平衡-不平衡变换器将RF部的单端信号转换为差分信号能够进行高质量的数据传输。
然而，当使用平衡-不平衡变换器将RF部的单端信号转换为差分信号时，在CMOS电路等中设置有平衡-不平衡变换器，这增大了电路尺寸。
发明内容
期望在抑制电路尺寸增大的同时进行高质量数据传输。
本发明第一实施形式的电子电路包括：半导体芯片，所述半导体芯片设置有单端I/F，所述单端I/F包括用于交换单端信号的焊盘；以及安装部，所述安装部上形成有用于传输差分信号的差分传输路径，并且所述半导体芯片安装在所述安装部上，使得所述单端I/F的所述焊盘与用于构成所述差分传输路径的导体直接电连接。
本发明第二实施形式的电子电路的制造方法包括：当将设置有单端I/F的半导体芯片安装到上面形成有用于传输差分信号的差分传输路径的安装部上时，将所述单端I/F包括的焊盘直接电连接到用于构成所述差分传输路径的导体。
根据本发明第二实施形式，在所述半导体芯片上可以设置包含用于交换单端信号的焊盘的单端I/F，并且在所述安装部上可以形成用于传输差分信号的差分传输路径。此外，所述半导体芯片安装在所述安装部上，使得所述单端I/F的所述焊盘与用于构成所述差分传输路径的导体直接电连接。
根据本发明第三实施形式的安装部件，在所述安装部件上形成有传输差分信号的差分传输路径；在所述差分传输路径上布置有电介质，并且在所述安装部件上安装设有包含用于交换单端信号的焊盘的单端I/F的半导体芯片。
根据本发明第三实施形式，用于传输差分信号的差分传输路径可以形成在安装半导体芯片的安装部件上，在所述半导体芯片上设置有包含用于交换单端信号的焊盘的单端I/F。此外，在所述差分传输路径上布置有电介质。
根据本发明实施例，能够在抑制电路尺寸增大的同时进行高质量数据传输。
附图说明
图1表示用于交换单端信号毫米波的毫米波传输系统的结构示例；
图2表示用于交换单端信号毫米波的毫米波传输系统的另一结构示例；
图3是表示在安装部是转接器的情况下转接器的结构示例的平面图；
图4是表示采用了本发明实施形式的电子电路的第一实施例的结构示例的立体图；
图5是表示采用了本发明实施形式的电子电路的第一实施例的结构示例的横截面图；
图6是表示采用了本发明实施形式的电子电路的第二实施例的结构示例立体图；
图7是表示采用了本发明实施形式的电子电路的第二实施例的结构示例的横截面图；
图8是表示差分传输路径的横截面图；
图9是表示作为差分传输路径的共面带状印刷线的立体图和横截面图；
图10是表示采用了本发明实施形式的电子电路的第三实施例的结构示例的立体图；
图11A至图11C表示在共面带状印刷线上布置电介质的布置图案；
图12表示为了降低共面带状印刷线的阻抗进行调整的方法；
图13表示为了降低共面带状印刷线的阻抗进行调整的另一方法；
图14是表示采用了本发明实施形式的电子电路的第四实施例的结构示例的立体图；
图15是表示采用了本发明实施形式的电子电路的第四实施例的结构示例的横截面图；
图16是表示采用了本发明实施形式的电子电路的第五实施例的结构示例的立体图；
图17表示模拟结果；
图18是表示采用了本发明实施形式的电子电路的第六实施例的结构示例的立体图；
图19是表示采用了本发明实施形式的电子电路的第六实施例的结构示例的横截面图；
图20是表示采用了本发明实施形式的电子电路的第七实施例的结构示例的俯视图和横截面图；
图21表示模拟结果；
图22是表示采用了本发明实施形式的电子电路的第八实施例的结构示例的俯视图和横截面图；
图23表示模拟结果。
具体实施方式
下面，在说明本发明实施例之前，将首先说明用于交换单端信号毫米波的毫米波传输系统，以作为前阶段的准备。
用于交换单端信号毫米波的毫米波传输系统
图1表示用于交换单端信号毫米波的毫米波传输系统的结构示例。
在图1中，毫米波传输系统包括例如均是IC的电子电路10和电子电路40。
电子电路10具有利用毫米波发送数据的功能，电子电路40具有利用毫米波接收数据的功能。
电子电路10包括安装部11和毫米波传输芯片20。
安装部11是例如其上安装有半导体芯片的转接器或印刷基板等中的部件(安装部件)，并且具有平板形状。
毫米波传输芯片20(其是半导体芯片)安装在平板状安装部11的正面(即平板状安装部11的一个表面)上，金属薄膜状接地金属12(作为接地线)设置在平板状安装部11的背面(即平板状安装部11的另一表面)的全部区域或几乎全部区域上。
此外，在安装部11的正面上形成有连通孔131和132、微带印刷线14和天线15。
连通孔131和132与安装部11的背面上的接地金属12连接。
微带印刷线14是不平衡传输路径，并且以带状形式形成在安装部11上。带状的微带印刷线14的一端连接至天线15。
天线15例如由大约1mm的键合线(bonding wire)构成。
毫米波传输芯片20由例如CMOS等构成，并且包括单端I/F 21和发送部22等。
单端I/F 21包括三个焊盘211、212和213，焊盘211、212和213是用于交换单端信号(不平衡信号)的端子。
这三个焊盘211、212和213中的两个焊盘211和213是发送部22的接地(GND)端子(接地焊盘)，并且分别通过键合线与连通孔131和132连接。因此，焊盘211和213通过连通孔131和132分别与位于安装部11的背面的接地金属12连接。
这三个焊盘211、212和213中的剩余焊盘212是用于交换信号的信号端子(信号焊盘)，并且发送部22(的放大器34)的输出被提供至焊盘212。焊盘212通过键合线与微带印刷线14的另一端(即不与天线15连接的端部)连接。
发送部22进行毫米波段信号(毫米波)的传输。
这里，毫米波是频率大约为30～300GHz(即波长大约为1～10mm)的信号。由于毫米波段信号具有高的频率，所以能够以高速数据速率(high-speed data rate)进行数据传输，并且除了有线通信之外，还能够进行使用小型天线的无线通信(无线传输)。
发送部22包括放大器31、振荡器32、混频器33和放大器34。
传输目标的传输数据从信号处理电路(未图示)被提供至放大器31。放大器31调整所提供的传输数据的电平，并且将该传输数据提供至混频器33。
这里，对于传输数据，例如能够采用最大具有11Gbps的数据速率的数据。
振荡器32生成例如56GHz等的毫米波段载波(carrier)，并且将载波提供至混频器33。
混频器33将来自放大器31的传输数据与来自振荡器32的载波进行混频(相乘)，从而根据传输数据来调制载波，并且将得到的经调制信号提供至放大器34。
这里，虽然根据传输数据来调制载波的调制方法没有特别地限制，但是为了简化说明，这里采用的是例如振幅调制(幅移键控(AmplitudeShift Keying，ASK))。
放大器33将来自混频器34的经调制信号放大，并且将放大后的经调制信号作为单端信号输出。作为放大器34输出的单端信号的经调制信号被供给至焊盘212。
如上所述，焊盘212通过键合线与微带印刷线14连接，因此，放大器34输出的经调制信号仍作为单端信号通过微带印刷线14，并且作为射频波从天线15发射。
电子电路40包括安装部41和毫米波传输芯片50。
与安装部11类似，安装部41是平板状转接器或印刷基板等的部件(安装部件)，并且毫米波传输芯片50(其是半导体芯片)安装在安装部41的正面(即安装部41的一个表面)上。
此外，类似于安装部11，金属薄膜状接地金属42(作为接地线)设置在平板状安装部41的背面(即平板状安装部41的另一表面)的全部区域或几乎全部区域上。
此外，在安装部41的正面上形成有连通孔431和432、微带印刷线44和天线45。
连通孔431和432与安装部41的背面上的接地金属42连接。
微带印刷线44是不平衡传输路径，并且以带状形式形成在安装部41上。带状的微带印刷线44的一端连接至天线45。
类似于天线15，天线45例如由大约1mm的键合线构成。
类似于毫米波传输芯片20，毫米波传输芯片50例如由CMOS等构成，并且包括单端I/F 51和接收部52等。
类似于单端I/F 21，单端I/F 51包括三个焊盘511、512和513，焊盘511、512和513是用于交换单端信号的端子。
这三个焊盘511、512和513中的两个焊盘511和513是接收部52的接地(GND)端子，并且分别通过键合线与连通孔431和432连接。因此，焊盘511和513分别通过连通孔431和连通孔432与位于安装部41的背面的接地金属42连接。
这三个焊盘511、512和513中的剩余的焊盘512是用于交换信号的信号端子，并且焊盘512与接收部52(的放大器61)的输入连接。焊盘512通过键合线与微带印刷线44的另一端(即不与天线45连接的端部)连接。
接收部52进行毫米波段信号(毫米波)的传输。
接收部52包括放大器61、振荡器62、混频器63和放大器64。
从微带印刷线44传输至焊盘512的经调制信号作为单端信号被提供至放大器61。
放大器61将来自焊盘512的经调制信号放大，并且将放大的经调制信号提供至振荡器62和混频器63。
振荡器62通过振荡生成与来自放大器61的经调制信号同步的载波(carrier)，并且将载波提供至混频器63。
混频器63将来自放大器61的经调制信号与来自振荡器62的载波进行混频(相乘)，从而将来自放大器61的经调制信号转换为基带信号，并且将基带信号提供至放大器64。
放大器64放大并输出来自混频器63的基带信号。
通过低通滤波器(LPF)(未图示)对放大器64输出的基带信号进行滤波，并由此过程中提取或获得传输数据(即对应于传输数据的频率分量)。将传输数据提供至信号处理电路(未图示)并进行处理。
在具有上述构造的毫米波传输系统中，在电子电路10中，发送部22从单端I/F 21的焊盘212输出毫米波经调制信号作为单端信号。
焊盘212通过键合线与微带印刷线14连接，并且从焊盘212输出的经调制信号在仍作为单端信号的状态下通过微带印刷线14，并且从天线15无线地发送。
从天线15发送的经调制信号被天线45接收，作为单端信号通过微带印刷线44，并且经由键合线到达单端I/F 51的焊盘512。
到达单端I/F 51的焊盘512的经调制信号被接收部52接收，并且被解调为基带信号。
这里，虽然在毫米波传输芯片20上设置了用于发送毫米波的发送部22而未设置用于接收毫米波的接收部，但是也能够在毫米波传输芯片20上设置发送部22和类似于接收部52构造的接收部。通过在毫米波传输芯片20上设置发送部22和类似于接收部52构造的接收部，毫米波传输芯片20能够发送并接收毫米波。
类似地，能够在毫米波传输芯片50上设置接收部52和类似于发送部22构造的发送部。
图2表示用于交换单端毫米波的毫米波传输系统的另一结构示例。
这里，在图2中，使用相同的附图标记来表示与图1相对应的部分，并且将适当地省略对它们的说明。
在图2中，除了毫米波传输芯片20之外，毫米波传输芯片50也安装在安装部11上。
此外，微带印刷线14的一端不连接至天线15而是通过键合线连接至单端I/F 51的焊盘512。
这里，在图2中，连通孔431和432形成在安装部11的正面上，并且连通孔431和432与安装部11的背面上的接地金属12连接。另外，单端I/F 51的焊盘511和513通过键合线分别与连通孔431和432连接。
在具有上述构造的毫米波传输系统中，发送部22从单端I/F 21的焊盘212输出作为单端信号的毫米波经调制信号。
焊盘212通过键合线与微带印刷线14连接，并且从焊盘212输出的经调制信号仍作为单端信号通过微带印刷线14，并且经由键合线到达单端I/F 51的焊盘512。
到达单端I/F 51的焊盘512的经调制信号被接收部52接收，并且被解调为基带信号。
在用于发送毫米波的发送部22和用于接收毫米波的接收部52中，采用单端I/F(单端I/F 21和单端I/F 51)作为用于交换毫米波的I/F的原因在于：例如，诸如经调制信号等RF信号易于测量(用于测量毫米波的测量装置的探针与单端信号相兼容)，CMOS电路的电路结构被简化，以及降低了能耗。
然而，由单端信号实现的数据传输的质量低于由差分信号实现的信号传输的质量。
也即是，虽然在诸如图1和图2所示的用于发送单端信号的微带印刷线14形成在诸如转接器或印刷基板等安装部11上的情况下，理想地使用无限大的接地导体，但是难以提供无限大的接地导体，因此数据传输的质量可能劣化。图1所示的微带印刷线44形成在安装部41上的情况也存在这样的问题。
此外，对于利用单端信号的数据传输，由于与利用差分信号的数据传输相比，存在着更多不必要的辐射，并且对来自外部(用于传输单端信号的微带印刷线14和微带印刷线44的外部)的噪声的抗噪性弱，所以数据传输的质量可能劣化。
这里，图3是表示在图1的安装部11是转接器的情况下转接器的结构示例的平面图。
在图3中，转接器包括由第一层70和第二层(GND层)80构成的两层。第一层70和第二层80具有平板形状，并且例如第二层80位于第一层70的下侧。
图1所示的连通孔131和132、微带印刷线14和天线15形成在第一层70上。
另外，在第一层70上形成有连接盘(land)71和毫米波传输芯片20的焊盘(未图示)，连接盘71和毫米波传输芯片20的焊盘由键合线连接。
在第二层80上形成有接地金属12，并且形成在第一层70上的连通孔131和132与接地金属12连接。
如图3所示，在转接器上，在用于发送单端信号的微带印刷线14形成在第一层70的情况下，在宽广区域上形成接地金属12是重要的。在图3中，接地金属12形成在第二层80的右侧的大致三分之二的区域上，并且在这样宽广的区域上形成的接地金属12对转接器上的布线造成了压力。
对于用于进行高质量数据传输的方法，存在有通过将单端信号转换为差分信号从而利用差分信号进行数据传输的方法。
然而，在单端信号与差分信号的转换中需要使用平衡-不平衡变换器，即使利用短波长的毫米波，仍需要使用比发送部22和接收部52更大的元件来构成平衡-不平衡变换器。因此，如果安装了平衡-不平衡变换器，则电路的尺寸增大。
因此，在本发明实施例中，能够在抑制电路的尺寸增大的同时进行高质量数据传输。
第一实施例
图4是表示采用了本发明实施形式的电子电路的第一实施例的结构示例的立体图，图5是图4的电子电路的单端I/F 111部分的横截面图。
在图4和5中，电子电路包括安装部101和毫米波传输芯片110。
与图1的安装部11类似，例如，安装部101是例如平板状转接器或印刷基板等的部件(安装部件)，并且在安装部101上安装有半导体芯片。
毫米波传输芯片110(其是半导体芯片)安装在平板状安装部101的正面(即平板状安装部101的一个表面)上。
这里，虽然金属薄膜状接地金属(作为接地线)设置在平板状安装部101的背面(即平板状安装部101的另一表面)，但是图中省略掉了。
在安装部101的正面上形成有连接盘1021和1022以及共面带状印刷线103。
连接盘1021和1022与共面带状印刷线103连接。
共面带状印刷线103是用于交换差分信号的平衡传输路径(差分传输路径)，其设置在安装部101上，且包含平行地形成的两个带状导体1031和1032。
导体1031的一端与连接盘1021连接，导体1032的一端与连接盘1022连接。
毫米波传输芯片110由例如CMOS等构成，并且包括单端I/F 111等。
这里，虽然毫米波传输芯片110包括类似于图1的发送部22或接收部52构造的RF部，但是在图中省略对它们的图示。
单端I/F 111包括三个焊盘1111、1112和1113，焊盘1111、1112和1113是RF部的用于交换单端信号(不平衡信号)的端子。
这里，在图4中，虽然从毫米波传输芯片110上看去连接盘1021和1022、焊盘1111至1113以及焊块(bump)实际上是隐藏(被遮挡)的，但是在图4中，假设毫米波传输芯片110是无色透明的，从而示出了连接盘1021和1022、焊盘1111至1113以及焊块。
三个焊盘1111至1113中的两个焊盘1111和1113是RF部的接地(GND)端子，而剩下的焊盘1112是用于交换信号(信号分量)的信号端子。因此，在RF部中，从焊盘1112输出作为单端信号的经调制信号，并且将提供至焊盘1112的信号视为单端信号。
在图4和5中，毫米波传输芯片110安装(例如，倒装安装)在安装部101上，从而使得单端I/F 111的焊盘1111和1112分别与用于构成共面带状印刷线103的导体1031和1032直接电连接(不通过用于进行平衡转换或不平衡转换的平衡-不平衡变换器)。
这里，如图5所示，毫米波传输芯片110是通过在硅121上形成氧化硅膜122而构成的。焊盘1111至1113形成在硅121上或者氧化硅膜122上。
在图4和5中，导体1031经由连接盘1021和焊块与焊盘1111直接电连接，导体1032经由连接盘1022和焊块与焊盘1112直接电连接。
这里，在图4和5中，虽然焊盘1113(其是单端I/F 111的接地端子)未进行任何连接，但是毫米波传输芯片110(的RF部)的其它接地端子(与焊盘1111和1113连接的接地端子(未图示))连接至设置在安装部101上的接地金属(未图示)。
这里，在图4和5中，焊盘1113(其是单端I/F 111的接地端子)能够被连接至设置在安装部101上的接地金属(未图示)。
此外，在图4和5中，三个焊盘1111至1113中的焊盘1111和1113都是接地端子，并且焊盘1113可以替代焊盘1111直接与导体1031电连接。
当将其上设置有单端I/F 111的毫米波传输芯片110设置在其上形成有共面带状印刷线103的安装部101上时，能够通过将单端I/F 111的焊盘1111和1112直接电连接至用于构成共面带状印刷线103的导体1031和1032来制造图4和图5的电子电路，也即是，经由连接盘1021和焊块直接电连接导体1031与焊盘1111，并且经由连接盘1022和焊块直接电连接导体1032与焊盘1112。
在具有上述构造的电子电路中，对于从单端I/F 111输出的信号，在共面带状印刷线103上，与导体1031连接的焊盘1111处呈现的信号(理想的接地电平)和与导体1032连接的焊盘1112处呈现的信号(单端信号)作为差分信号的低电位侧(负)信号和高电位侧(正)信号。
此外，对于从共面带状印刷线103传输至毫米波传输芯片110的差分信号，毫米波传输芯片110上的与导体1032相连接的焊盘1112处呈现的信号被视为单端信号。
如上所述，由于毫米波传输芯片110安装在安装部101上使得单端I/F 111的焊盘1111和1112分别与共面带状印刷线103的导体1031和导体1032直接电连接，所以能够在抑制电路尺寸增大的同时进行高质量数据传输。
也即是，由于在图4和5的电子电路上未设置平衡-不平衡变换器，所以相比于设置有平衡-不平衡变换器的情况，能够抑制电路尺寸的增大并且减少能耗。
此外，由于毫米波传输芯片110处理的单端信号在共面带状印刷线103上作为差分信号被发送，所以能够进行高质量的数据传输。
此外，由于在共面带状印刷线103上发送的是差分信号，所以能够消除电子电路中生成的共模噪声(共模信号)。
这里，由于单端信号从作为信号端子的焊盘1112输出并且单端I/F111包括作为从毫米波传输芯片110接地的端子的焊盘1111和焊盘1113这两个焊盘，所以还能够利用单端I/F的优点，诸如容易测量作为单端信号的RF信号(经调制信号)(用于测量毫米波的测量装置的探针与单端信号相兼容)，CMOS电路的结构得到简化，以及降低能耗。
第二实施例
图6是表示采用了本发明实施形式的电子电路的第二实施例的结构示例的立体图，图7是图6的电子电路的单端I/F 111部分的横截面图。
这里，在图6和7中，使用相同的附图标记来表示与图4和图5的第一实施例相对应的部分，并且在下文中适当地省略对它们的说明。
图6和7的第二实施例与图4和5的第一实施例的不同之处在于：单端I/F 111包括1111和1112这两个焊盘来代替1111、1112和1113这三个焊盘作为用于交换单端信号的RF部的端子。
在单端I/F 111包括焊盘1111和焊盘1112这两个焊盘的情况下，与包含有焊盘1111至1113这三个焊盘时的情况相似，毫米波传输芯片110处理的单端信号仍然在共面带状印刷线103上作为差分信号传输。
因此能够在抑制电路尺寸增大的同时进行高质量数据传输。
虽然通过如上所述地将毫米波传输芯片110安装在安装部101上使得单端I/F 111(的焊盘1111和1112)直接与共面带状印刷线103(共面带状印刷线103的导体1031和导体1032)电连接，能够在抑制电路尺寸增大的同时进行高质量的数据传输，但是在共面带状印刷线103(其是差分传输路径)与单端I/F 111(其是用于单端信号的I/F)直接连接的情况下，共面带状印刷线103与单端I/F 111间的阻抗匹配(共面带状印刷线103的阻抗与单端I/F 111的阻抗间的匹配)可能会成为问题。
也即是，差分传输路径的阻抗通常大于单端信号的I/F的阻抗，在差分传输路径的阻抗与单端信号的I/F的阻抗之间存在较大差异的情况下，由阻抗的不匹配导致的反射可能会阻碍高质量的数据传输。
因此，将对差分传输路径的阻抗(特性阻抗)进行说明。
这里，通常，差分传输路径的阻抗例如为大约120Ω，而单端信号的I/F的阻抗例如为大约50Ω。
差分传输路径的特性阻抗
图8是表示差分传输路径的横截面图。
在图8中，差分传输路径由两个平行地布置的被电介质包围的棒状导体构成。
这里，在图8中，用于构成差分传输路径的棒状导体的横截面是圆形的。
这里，d表示导体的圆形横截面的直径，并且s表示圆的中心之间的距离(中心距)。另外，s′(＝s-d)表示两个导体之间的不包括两个导体自身的距离(间隔距离)，ε表示用于构成差分传输路径的电介质的介电常数，μ表示磁导率。
公式1和2分别表示图8的差分传输路径的单位长度的电感L和电容C。
L = μ π cosh - 1 ( s d ) . . . ( 1 )
C = πϵ cosh - 1 ( s d ) . . . ( 2 )
这里，为了简化说明，假设差分传输路径是无损耗的，通过使用公式1中的电感L和公式2中的电容C，由公式3来表示图8的差分传输路径的阻抗(特性阻抗)Zc。
Z c = L C = 1 π μ ϵ cosh - 1 ( s d ) . . . ( 3 )
例如，这里如果假设单端I/F 111的阻抗为50Ω，为了与该单端I/F111进行阻抗匹配，那么由公式3表示的图8的差分传输路径的阻抗为大约50Ω是重要的。
这里，如果电介质的相对介电常数εr(＝ε/ε0(ε0是真空的介电常数))例如为2.5，为了使得由公式3表示的图8的差分传输路径的阻抗Zc为大约50Ω，s/d大约为1.23是重要的。
如果导体的横截面的圆的直径为例如50μm，为了使s/d为大约1.23，那么令圆的中心之间的距离(中心距)为61.5μm并且令圆之间的不包括导体自身的距离(间隔距离)s′(＝s-d)为11.5μm是重要的。
图9是表示作为差分传输路径的共面带状印刷线103的立体图和横截面图。
共面带状印刷线103的棒状导体1031和棒状导体1032的横截面基本为矩形。
这里，w表示导体1031和导体1032的横截面的长度(宽度)，s表示导体1031与导体1032(的横截面)间的不包括导体1031与导体1032自身的距离(间隔距离)。
此外，εr表示上面形成有导体1031和1032的作为电介质的安装部101的相对介电常数，并且h表示安装部101的厚度(正面与背面间的距离)。
由公式4表示共面带状印刷线103的阻抗(特性阻抗)Zc。
Zc = 120 π ϵ e K ( k ) K ( k , ) . . . ( 4 )
这里，由公式5表示公式4中的εe。
ϵ e = 1 + ϵ r - 1 2 K ( k , ) K ( k 1 ) K ( k ) K ( k , 1 ) . . . ( 5 )
此外，由公式6表示公式4和5中的k，由公式7表示公式5中的k1。
k＝a/b，a＝s/2，b＝s/2+w，…(6)
k1＝sinh(πa/2h)/sinh(πb/2h)…(7)
此外，由公式8表示公式4和公式5中的K(k)/K’(k)。
K ( k ) K , ( k ) = [ 1 π ln ( 2 1 + k , 1 - k , ) ] - 1 for 0 ≤ k ≤ 0.7 1 π ln ( 2 1 + k 1 - k ) for 0.7 ≤ k ≤ 1 . . . ( 8 )
此外，函数K(k’)和K’(k)以及值k和值k’具有公式9中所示的关系。
K’(k)＝K(k’)， k , = 1 - k 2 . . . ( 9 )
这里，值k1和值k’1也具有与值k和值k’相同的关系。
这里，如果安装部101是FR-4类基板(玻璃环氧基板)，那么安装部101的相对介电常数εr为大约4.0，并且安装部101的厚度h为大约1.6mm。
此外，如果导体1031和导体1032的宽度w为例如50μm，为了使共面带状印刷线103的阻抗为大约50Ω，导体1031和导体1032间的间隔距离为大约0.23μm是重要的。
顺便提及地，虽然能够预测由于科技的发展在未来使导体1031和导体1032间的间隔距离为大约0.23μm将更加容易，但是考虑到目前的高密度布线技术，对于导体1031和导体1032的宽度w和导体1031和导体1032间的间隔距离s而言，难以成为远小于大约50μm的大约0.23μm的值。
因此，例如，在采用大约50μm作为导体1031和导体1032的宽度w和间隔距离s的情况下，共面带状印刷线103的阻抗比大于单端I/F 111的50Ω的阻抗大了大约数十欧，并且在此情况下，共面带状印刷线103与单端I/F 111间的阻抗不匹配可能会成为问题。
第三实施例
因此，图10是表示采用了本发明实施形式的电子电路的第三实施例的结构示例的立体图。
这里，在图10中，使用相同的附图标记来表示与图4的第一实施例的情况相对应的部分，并且在下文中适当地省略对它们的说明。
图10的第三实施例与图4的情况的不同之处在于：在共面带状印刷线103上布置有电介质130。
电介质130是介电常数大于安装部101的介电常数的电介质(例如，介电常数大约为10的电介质)，并且通过在共面带状印刷线103上布置具有这样大的介电常数的电介质130，能够使由公式4表示的共面带状印刷线103的阻抗Zc小于未布置电介质130的情况。
因此，通过采用具有使共面带状印刷线103的阻抗Zc更小的介电常数从而使共面带状印刷线103与单端I/F 111的阻抗相匹配的介电常数的电介质，共面带状印刷线103与单端I/F 111的阻抗相匹配，并且能够防止由于阻抗的不匹配导致的反射阻碍高质量数据传输。
这里，在图10中，假设电介质130是无色透明的，则共面带状印刷线103的导体1031和1032被显示成透过电介质130能够看见导体1031和1032。
图11A至11C说明了在共面带状印刷线10上布置电介质130的布置图案的示例。
这里，图11A至图11C表示在共面带状印刷线103上布置有电介质130的电子电路的横截面。
图11A至11C分别表示第一布置图案、第二布置图案和第三布置图案。
在第一布置图案(图11A)中，电介质130沿着共面带状印刷线103的两个导体1031和1032布置，并且具有能够覆盖从两个导体1031和1032中的一个导体1031到另一个导体1032的全部区域的宽度。
在第二布置图案(图11B)中，电介质130沿着共面带状印刷线103的两个导体1031和1032布置，并且具有与两个导体1031和1032之间(包括两个导体1031和1032)的距离相同的宽度。
在第三布置图案(图11C)中，电介质130沿着共面带状印刷线103的两个导体1031和1032布置于两个导体1031和1032之间，并且具有与两个导体1031和1032之间(不包括两个导体1031和1032)的距离(间隔距离)相同的宽度。
这里，虽然在图10的电子电路中通过在共面带状印刷线103上布置电介质130来进行调整以减小共面带状印刷线103的阻抗Zc，从而匹配共面带状印刷线103的阻抗和单端I/F 111的阻抗，但是也能够通过除了在共面带状印刷线103上布置电介质130之外的其它方法进行调整以减小共面带状印刷线103的阻抗Zc。
图12说明了进行减小共面带状印刷线103的阻抗的调整的另一方法。
也即是，图12是表示其上形成有共面带状印刷线103的导体1031和导体1032的安装部101的结构示例的横截面图。
在图12中，通过增厚导体1031和导体1032的厚度来增大共面带状印刷线103的电容，因此共面带状印刷线103的电容Zc被调整成相比于未增厚导体1031和导体1032的厚度的情况变小。
也即是，通过增厚导体1031和导体1032的厚度，能够在不在共面带状印刷线103上布置电介质130的情况下使共面带状印刷线103与单端I/F 111的阻抗匹配。
图13说明了进行减小共面带状印刷线103的阻抗Zc的调整的又一方法。
也即是，图13是表示其上形成有共面带状印刷线103的导体1031和导体1032的安装部101的结构示例的横截面图和平面图。
在图13中，安装部101具有由第一层1011和第二层1012构成的双层结构，并且共面带状印刷线103的平行布置的两个导体1031和1032形成在第一层1011的正面(上表面)上。
此外，在第二层1012的正面(上表面)上还形成有共面带状印刷线103的平行布置的两个导体1031和1032，导体1031和导体1032分别与两个导体1031和1032平行。
此外，在平行布置的第一层1011的导体1031与第二层1012的导体1311之间设置有将导体1031与导体1311电连接的连通孔1321。
类似地，在平行布置的第一层1011的导体1032与第二层1012的导体1312之间设置有将导体1032与导体1312电连接的连通孔1322。
如上所述，与图12的情况类似，通过设置多层的共面带状印刷线103的导体，也增大了共面带状印刷线103的电容，并因此也能够调整共面带状印刷线103的阻抗Zc从而使其减小。
这里，虽然在图13中，共面带状印刷线103的两个导体1031和1032形成在双层的安装部101的第一层1011上，并且共面带状印刷线103的两个导体1311和1312形成在第二层1012上，但也能够通过如下方法来减小共面带状印刷线103的阻抗Zc：使用三层以上的层来构成安装部101，在所述三层以上的层中的各层上形成共面带状印刷线103的层状的两个导体，并且由连通孔将各导体电连接。
此外，能够通过一起使用在共面带状印刷线103上布置电介质130的方法和在图12和13中所示的方法来进行调整以减小共面带状印刷线103的阻抗Zc。
此外，如图9所示，能够通过缩窄导体1031和导体1032间的间隔距离来进行调整，以减小共面带状印刷线103的阻抗Zc。
第四实施例
图14是表示采用了本发明实施形式的电子电路的第四实施例的结构示例的立体图，图15是图14的电子电路的单端I/F 111部分的横截面图。
这里，在图14和15中，使用相同的附图标记来表示与图4和图5的第一实施例的情况相对应的部分，并且在下文中适当地省略对它们的说明。
图14和15中的第四实施例与图4和5中的情况的不同之处在于：除了连接盘1021和1022之外，在安装部101上还设置有连接盘1023，并且设置有支线(stub)201。
这里，在图14中，与图4的情况类似，虽然连接盘1021和1022、焊盘1111至1113、焊块以及连接盘1023实际上从在图中被毫米波传输芯片110遮挡，但是在图14中假设毫米波传输芯片110是无色透明的，并且连接盘1021至1023、焊盘1111至1113和焊块在图中被显示为可见的。
虽然在图4和5中焊盘1113(其是单端I/F 111的接地端子)都没有连接，但在图14和15中，焊盘1113通过连接盘1023和焊块与支线201连接。
支线201是L形的导体，并且形成在安装部101上。
L形支线201的一端与共面带状印刷线103的导体1032连接，导体1032经由连接盘1022和焊块连接至作为信号端子的焊盘1112。
此外，L形支线201的另一端与连接盘1023连接。
这里，连接盘1023与作为单端I/F 111的接地端子的两个焊盘1111和1113中的焊盘1113连接，其中焊盘1113不与共面带状印刷线103的导体1031连接。
因此，由于支线201的另一端接地，所以支线201为短路支线。
此外，L形支线201的长度为λ/4，即是通过由与支线201连接的导体1032构成的共面带状印刷线103发送的RF信号(微波)的波长λ的长度的四分之一。
作为短路支线的长度为λ/4的支线201具有带通滤波器(Band PassFilter，BPF)的功能，并且因此能够去除低频噪声，并且还能够减少共面带状印刷线103上的共模噪声并提高差模(正常模式)的通过特性。
此外，例如，在导体1032上发生电涌的情况下，由于能够通过支线201将电涌引导至地面，所以能够改善静电放电(Electro-Static Discharge，ESD)耐受性。
这里，当将设置有单端I/F 111的毫米波传输芯片110安装在形成有共面带状印刷线103和支线201的安装部101上并且将单端I/F 111的焊盘1113直接电连接至支线201的未与导体1032连接的端部(另一端)时，能够通过将单端I/F 111的焊盘1111和焊盘1112直接电连接至共面带状印刷线103的导体1031和1032来制造图14和图15的电子电路。
此外，由于毫米波传输芯片110的单端I/F 111上的相邻焊盘1112和1113之间的距离是对于毫米波的λ/4来说可以忽略的距离，所以对于支线201，除了可以令支线201的总长为λ/4之外，也可以令L形支线201的除与焊盘1112和焊盘1113的连接直线平行的部分之外的长度为λ/4。
第五实施例
图16是表示采用了本发明实施形式的电子电路的第五实施例的结构示例的立体图。
这里，在图16中，使用相同的附图标记来表示与图10的第三实施例的情况以及图14和15中的第四实施例的情况相对应的部分，并且在下文中适当地省略对它们的说明。
图16的第五实施例与图14和15的情况的不同之处在于：在共面带状印刷线103上布置有图10所示的电介质130。
如在图10在所述，电介质130是介电常数大于安装部101的介电常数的电介质，并且通过在共面带状印刷线103上布置具有这样大的介电常数的电介质130，能够使由公式4表示的共面带状印刷线103的阻抗Zc小于未布置电介质130的情况。
因此，共面带状印刷线103与单端I/F 111的阻抗匹配，并且能够防止由于阻抗的不匹配导致的反射阻碍高质量数据传输。
这里，除了布置电介质130的方法之外，还能够使用例如图12和13所示的方法等来匹配共面带状印刷线103与单端I/F 111的阻抗。
图17表示对图16的电子电路进行模拟的结果。
也即是，图17表示图16的电子电路(也称为有支线电路)的S参数S21和从图16的电子电路去除支线201的电路(下文中称为无支线电路)的S参数S21。
这里，在图17中，横坐标表示频率，纵坐标表示S参数S21。
此外，在图17中，实线表示共面带状印刷线103的差模的S参数S21，虚线表示共模的S参数S21。
此外，在图17中，三角形表示有支线电路的S参数S21，正方形表示无支线电路的S参数S21。
根据图17，(由三角形和实线表示的)差模S参数S21在60GHz附近的频带中比在90GHz以上的频带或30GHz以下的频带中高，因此在存在支线201的情况下，能够改善差模中60GHz附近的频带，也即是毫米波段的通过特性(传输特性)。
第六实施例
图18是表示采用了本发明实施形式的电子电路的第六实施例的结构示例的立体图，图19是图18的电子电路的单端I/F 111部分的横截面图。
这里，在图18和19中，使用相同的附图标记来表示与图6和7的第二实施例、图14和15中的第四实施例和图16的第五实施例的情况相对应的部分，并且在下文中适当地省略对它们的说明。
类似于图6和7的情况，图18和19的第六实施例与图16的第五实施例的情况的不同之处仅在于：单端I/F 111仅包含焊盘1111和焊盘1112这两个焊盘代替三个焊盘1111、1112和1113作为布置在毫米波传输芯片110内的RF部(未图示)的用于交换单端信号的端子。
如上所述，在图18和19的第六实施例中，由于单端I/F 111包括焊盘1111和焊盘1112这两个焊盘而不是包含作为接地端子的焊盘1113，所以支线201的另一端与焊盘211连接，焊盘211是毫米波传输芯片110的另一接地端子。
也即是，在图18和19中示出了焊盘211，焊盘211是与焊盘1111不同的接地端子，其中焊盘1111是设置在毫米波传输芯片110上的单端I/F 111的接地端子。
此外，在图18和19中，示出了连接盘212，连接盘212形成在安装部101上的这样的位置处：当毫米波传输芯片110被安装到安装部101上时，该位置与毫米波传输芯片110的焊盘211相对应，并且该位置相对远离单端I/F 111。
在图18和19的第六实施例中，在安装部101上，一端与导体1032连接的L形支线201的另一端与连接盘212连接。
此外，在图18和19的第六实施例中，毫米波传输芯片110的焊盘211与安装部101的连接盘212通过焊块连接，并因此一端与导体1032连接的L形支线201的另一端经由连接盘212、焊块和焊盘211接地。
即使在如上所述的一端与导体1032连接的L形支线201的另一端连接至焊盘211(其不是毫米波传输芯片110的单端I/F 111的接地端子)的情况下，与一端与导体1032连接的L形支线201的另一端连接至焊盘1113(其是毫米波传输芯片110的单端I/F 111的接地端子)的情况类似，能够去除共面带状印刷线103上的低频噪声，减少共模噪声，改善差模的通过特性，并且提高ESD耐受性。
这里，如图14和15所示，L形支线201的长度为λ/4。
由于在毫米波传输芯片110的单端I/F 111的焊盘1112与焊盘211(其不是单端I/F 111的接地端子)之间的距离不同于单端I/F 111的相邻的焊盘1112和1113之间的距离，因此相对于毫米波的λ/4来说是不可以忽略的距离，所以在图18中，对于L形支线201而言，支线201的总长度为λ/4是重要的。
虽然能够通过如上所述设置λ/4长度的支线201来减小共模噪声，但是将说明通过其它方法减小共模噪声的实施例。
第七实施例
图20是表示采用了本发明实施形式的电子电路的第七实施例的结构示例的俯视图(平面图)和横截面图。
这里，在图20中，使用相同的附图标记来表示与图16的第五实施例的情况相对应的部分，并且在下文中适当地省略对它们的说明。
此外，在图20(以及稍后说明的图22)中，示出了在第一实施例至第六实施例的图中省略的设置于安装部101的背面的作为接地金属251的接地金属。
在第七实施例中，作为接地金属251的薄金属膜设置在安装部101的背面侧的至少除了与共面带状印刷线103的导体1031和导体1032与单端I/F 111的焊盘1111和焊盘1112连接的部分相对应的区域之外的区域中。
因此，在第七实施例中，在安装部101的背面侧的与共面带状印刷线103的导体1031和导体1032与单端I/F 111的焊盘1111和焊盘1112连接的部分相对应的区域处不存在薄金属膜。
这里，例如在安装部101的整个背面上设置薄金属膜之后，去除包括与单端I/F 111的焊盘1111至焊盘1113相对应的区域的矩形区域的金属来形成如图20所示的接地金属251。
如上所述，通过在安装部101的背面侧的至少除了与共面带状印刷线103的导体1031和导体1032与单端I/F 111的焊盘1111和焊盘1112连接的部分相对应的区域之外的区域中设置作为接地金属251的金属，也即是，通过在安装部101的背面的与导体1031和导体1032与焊盘1111和焊盘1112连接的部分相对应的区域中不设置接地金属，能够抑制共面带状印刷线103上的共模噪声。
也即是，图21表示对图20的电子电路进行模拟的结果。
这里，图21表示图20的电子电路(下文中也称为无接地电路)的S参数S21和在图20的电子电路的安装部101的背面不存在接地金属251的区域中设置有金属作为接地的电路(下文中也称为接地电路)的S参数S21。
这里，在图21中，实线表示共面带状印刷线103的差模的S参数S21，虚线表示共模的S参数S21。
此外，在图21中，三角形表示接地电路的S参数S21，正方形表示无接地电路的S参数S21。
根据图21，在大约50GHz至100GHz的毫米波段中(由正方形和虚线表示的)无接地电路的共模的S参数S21小于(由三角形和实线表示的)接地电路的情况，并且能够证实能够抑制毫米波段共模噪声。
第八实施例
图22是表示采用了本发明实施形式的电子电路的第八实施例的结构示例的俯视图(平面图)和横截面图。
这里，在图22中，使用相同的附图标记来表示与图16的第五实施例和图20的第七实施例的情况相对应的部分，并且在下文中适当地省略对它们的说明。
虽然在图20的第七实施例中，作为接地金属251的薄金属膜设置在安装部101的背面侧的至少除了与共面带状印刷线103的导体1031和导体1032与单端I/F 111的焊盘1111和焊盘1112连接的部分相对应的区域之外的区域中，但在第八实施例中，作为接地金属251的薄金属膜设置在例如安装部101的背面侧的包括与共面带状印刷线103的导体1031和导体1032与单端I/F 111的焊盘1111和焊盘1112连接的部分相对应的区域的全部区域中。
然而，在第八实施例中，比电介质130的介电常数更大的电介质261布置在共面带状印刷线103的包括与共面带状印刷线103的导体1031和导体1032与单端I/F 111的焊盘1111和焊盘1112连接的部分在内的部分区域中。
也即是，在第八实施例中，比电介质130的介电常数更大的电介质261布置在共面带状印刷线103的另一区域上，该另一区域位于共面带状印刷线103的包括导体1031和导体1032与焊盘1111和焊盘1112连接的那部分在内的部分区域中。
这里，例如，能够采用相对介电常数为10的电介质作为电介质130，并且例如能够采用相对介电常数为24的电介质(电介质陶瓷)作为电介质261。
通过如上所述在位于共面带状印刷线103的包括共面带状印刷线103与单端I/F111之间的连接部分在内的部分区域中，即在共面带状印刷线103的另一区域上布置比电介质130的介电常数更大的电介质261，能够抑制共面带状印刷线103上的共模噪声。
也即是，图23表示对图22的电子电路进行模拟的结果。
这里，图23表示图22的电子电路(下文中也称为有大电介质电路)的S参数S21和在图22的电子电路上布置于电介质130相同的电介质来代替电介质261的电路(下文中也称为无大电介质电路)的S参数S21。
这里，在图23中，实线表示共面带状印刷线103的差模的S参数S21，虚线表示共模的S参数S21。
此外，在图23中，三角形表示无大电介质电路的S参数S21，正方形表示有大电介质电路的S参数S21。
根据图23，在大约25GHz至80GHz的毫米波段中(由正方形和虚线表示的)有大电介质电路的共模的S参数S21小于(由三角形和实线表示的)无大电介质电路的情况，并且能够证实能够抑制毫米波段共模噪声。
这里，本发明的实施例不限于上述实施例，并且在不背离本发明的实施例的主旨的前提下能够进行各种变形。
也即是，虽然在本发明中数据是通过毫米波传输的，但是在数据传输中使用的频带不限于毫米波。
此外，虽然在本本实施例中采用共面带状印刷线作为传输差分信号的差分传输路径，但是也能够采用共面带状印刷线之外的传输路径作为差分传输路径。
此外，能够以无线和有线的形式进行毫米波的交换。
这里，本发明实施例能够采用如下构造。
[1]一种电子电路，所述电子电路包括：半导体芯片，所述半导体芯片设置有单端I/F，所述单端I/F包括用于交换单端信号的焊盘；以及安装部，所述安装部上形成有用于传输差分信号的差分传输路径，并且所述半导体芯片安装在所述安装部上，使得所述单端I/F的所述焊盘与用于构成所述差分传输路径的导体直接电连接。
[2]根据[1]所述的电子电路，其中，所述单端I/F包括用于交换单端信号的信号焊盘和接地的接地焊盘，所述差分传输路径包括两个平行布置的导体，并且所述半导体芯片安装在所述安装部上，使得所述信号焊盘与所述两个导体中的一个导体连接，并且所述两个导体中的另一个导体与所述接地焊盘连接。
[3]根据[2]所述的电子电路，其中，在所述差分传输路径上布置有电介质。
[4]根据[3]所述的电子电路，其中，所述电介质的介电常数使所述单端I/F的阻抗与所述差分传输路径的阻抗相匹配。
[5]根据[3]或[4]所述的电子电路，其中，所述电介质的介电常数大于所述安装部的介电常数。
[6]根据[3]至[5]中任一项所述的电子电路，其中，所述电介质沿着所述差分传输路径的所述两个导体布置，并且所述电介质的宽度覆盖从所述两个导体中的一个导体到另一个导体的全部区域。
[7]根据[3]至[5]中任一项所述的电子电路，其中，所述电介质沿着所述差分传输路径的所述两个导体布置，并且所述电介质的宽度与所述两个导体之间的包括所述两个导体自身的距离相同。
[8]根据[3]至[5]中任一项所述的电子电路，其中，所述电介质沿着所述差分传输路径的所述两个导体布置于所述两个导体之间，并且所述电介质的宽度与所述两个导体之间的不包括所述两个导体自身的距离相同。
[9]根据[2]所述的电子电路，其中，所述差分传输路径的所述两个导体的厚度被调整为使得所述单端I/F的阻抗与所述差分传输路径的阻抗相匹配。
[10]根据[2]所述的电子电路，其中，所述两个导体以层的形式形成。
[11]根据[1]至[10]中任一项所述的电子电路，其中，所述差分传输路径为共面带状印刷线。
[12]根据[1]至[11]中任一项所述的电子电路，其中，所述单端信号为毫米波段信号。
[13]一种电子电路的制造方法，所述制造方法包括：当将设置有单端I/F的半导体芯片安装到上面形成有用于传输差分信号的差分传输路径并且上面安装所述半导体芯片的安装部上时，将所述单端I/F包括的焊盘直接电连接到用于构成所述差分传输路径的导体。
[14]一种安装部件，所述安装部件包括：
用于传输差分信号的差分传输路径，所述差分传输路径形成在所述安装部件上；以及
电介质，所述电介质布置在所述差分传输路径上，
其中，在所述安装部件上安装具有单端I/F的半导体芯片，所述单端I/F包括用于交换单端信号的焊盘。
[15]根据[14]所述的安装部件，其中，所述单端I/F包括用于交换单端信号的信号焊盘和接地的接地焊盘，所述差分传输路径包括两个平行布置的导体，并且所述半导体芯片被安装成使得所述信号焊盘与所述两个导体中的一个导体连接，并且所述两个导体中的另一个导体与所述接地焊盘连接。
[16]根据[14]或[15]所述的安装部件，其中，所述电介质的介电常数使所述单端I/F的阻抗与所述差分传输路径的阻抗匹配。
[17]根据[14]或[15]所述的安装部件，其中，所述电介质的介电常数大于所述安装部的介电常数。
[18]根据[14]至[17]所述的安装部件，其中，所述差分传输路径是共面带状印刷线。
[19]根据[14]至[17]所述的安装部件，其中，所述单端信号是毫米波段信号。
本领域技术人员应当理解，依据设计要求和其他因素，可以在本发明随附的权利要求或其等同物的范围内进行各种修改、组合、次组合以及改变。

Claims (20)

1.一种电子电路，所述电子电路包括：
半导体芯片，所述半导体芯片设置有单端I/F，所述单端I/F包括用于交换单端信号的焊盘；以及
安装部，所述安装部上形成有用于传输差分信号的差分传输路径，并且所述半导体芯片安装在所述安装部上，使得所述单端I/F的所述焊盘与用于构成所述差分传输路径的导体直接电连接。
2.根据权利要求1所述的电子电路，其中，
所述单端I/F包括用于交换单端信号的信号焊盘和接地的接地焊盘，
所述差分传输路径包括两个平行布置的导体，并且
所述半导体芯片安装在所述安装部上，使得所述信号焊盘与所述两个导体中的一个导体连接，并且所述两个导体中的另一个导体与所述接地焊盘连接。
3.根据权利要求2所述的电子电路，其中，在所述差分传输路径上布置有电介质。
4.根据权利要求3所述的电子电路，其中，所述电介质的介电常数使所述单端I/F的阻抗与所述差分传输路径的阻抗相匹配。
5.根据权利要求3所述的电子电路，其中，所述电介质的介电常数大于所述安装部的介电常数。
6.根据权利要求3所述的电子电路，其中，所述电介质沿着所述差分传输路径的所述两个导体布置，并且所述电介质的宽度覆盖从所述两个导体中的一个导体到另一个导体的全部区域。
7.根据权利要求3所述的电子电路，其中，所述电介质沿着所述差分传输路径的所述两个导体布置，并且所述电介质的宽度与所述两个导体之间的包括所述两个导体自身的距离相同。
8.根据权利要求3所述的电子电路，其中，所述电介质沿着所述差分传输路径的所述两个导体布置于所述两个导体之间，并且所述电介质的宽度与所述两个导体之间的不包括所述两个导体自身的距离相同。
9.根据权利要求2所述的电子电路，其中，所述差分传输路径的所述两个导体的厚度被调整为使得所述单端I/F的阻抗与所述差分传输路径的阻抗相匹配。
10.根据权利要求2所述的电子电路，其中，所述两个导体以多层的形式形成。
11.根据权利要求2所述的电子电路，其中，所述差分传输路径的所述两个导体之间的间隔距离被调整为使得所述单端I/F的阻抗与所述差分传输路径的阻抗相匹配。
12.根据权利要求1-11中任一项所述的电子电路，其中，所述差分传输路径为共面带状印刷线。
13.根据权利要求1-11中任一项所述的电子电路，其中，所述单端信号为毫米波段信号。
14.一种电子电路的制造方法，所述制造方法包括步骤：
当将设置有单端I/F的半导体芯片安装到上面形成有用于传输差分信号的差分传输路径的安装部上时，将所述单端I/F包括的用于交换单端信号的焊盘直接电连接到用于构成所述差分传输路径的导体。
15.一种安装部件，所述安装部件包括：
安装板；
用于传输差分信号的差分传输路径，所述差分传输路径形成在所述安装板上；以及
电介质，所述电介质布置在所述差分传输路径上，
其中，在所述安装部件上安装有具有单端I/F的半导体芯片，所述单端I/F包括用于交换单端信号的焊盘。
16.根据权利要求15所述的安装部件，其中，
所述单端I/F包括用于交换单端信号的信号焊盘和接地的接地焊盘，
所述差分传输路径包括两个平行布置的导体，并且
所述半导体芯片被安装成使得所述信号焊盘与所述两个导体中的一个导体连接，并且所述两个导体中的另一个导体与所述接地焊盘连接。
17.根据权利要求16所述的安装部件，其中，所述电介质的介电常数使所述单端I/F的阻抗与所述差分传输路径的阻抗匹配。
18.根据权利要求16所述的安装部件，其中，所述电介质的介电常数大于所述安装板的介电常数。
19.根据权利要求15-18中任一项所述的安装部件，其中，所述差分传输路径是共面带状印刷线。
20.根据权利要求15-18中任一项所述的安装部件，其中，所述单端信号是毫米波段信号。
CN201210413331.9A 2011-11-04 2012-10-25 电子电路、电子电路的制造方法和安装部件 Expired - Fee Related CN103094653B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011-241943 2011-11-04
JP2011241943A JP5861868B2 (ja) 2011-11-04 2011-11-04 電子回路および電子回路の製造方法

Publications (2)

Publication Number Publication Date
CN103094653A true CN103094653A (zh) 2013-05-08
CN103094653B CN103094653B (zh) 2017-09-22

Family

ID=48206966

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210413331.9A Expired - Fee Related CN103094653B (zh) 2011-11-04 2012-10-25 电子电路、电子电路的制造方法和安装部件

Country Status (3)

Country Link
US (1) US9596750B2 (zh)
JP (1) JP5861868B2 (zh)
CN (1) CN103094653B (zh)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105246394A (zh) * 2013-03-15 2016-01-13 奥利弗医疗公司 无输入时钟和数据传输时钟的图像传感器同步
CN105808491A (zh) * 2016-03-03 2016-07-27 北京小米移动软件有限公司 带状差分线、智能设备及改善智能设备usb眼图的方法
CN105990633A (zh) * 2015-01-29 2016-10-05 安弗施无线射频系统（上海）有限公司 传输线、传输装置以及移相设备
US10517471B2 (en) 2011-05-12 2019-12-31 DePuy Synthes Products, Inc. Pixel array area optimization using stacking scheme for hybrid image sensor with minimal vertical interconnects
CN110915309A (zh) * 2017-06-02 2020-03-24 三菱电机株式会社 印刷电路基板
US10701254B2 (en) 2012-07-26 2020-06-30 DePuy Synthes Products, Inc. Camera system with minimal area monolithic CMOS image sensor
US10750933B2 (en) 2013-03-15 2020-08-25 DePuy Synthes Products, Inc. Minimize image sensor I/O and conductor counts in endoscope applications
CN111835374A (zh) * 2019-04-15 2020-10-27 佳能株式会社 无线通信装置、无线通信系统和通信方法
CN109888473B (zh) * 2019-01-30 2020-11-24 东南大学 一种与芯片键合的宽带贴片天线

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103889149B (zh) * 2012-12-21 2017-07-14 华为终端有限公司 电子装置和栅格阵列模块
US9955568B2 (en) * 2014-01-24 2018-04-24 Dell Products, Lp Structure to dampen barrel resonance of unused portion of printed circuit board via
JP2017121032A (ja) * 2015-06-30 2017-07-06 住友電気工業株式会社 高周波装置
CN105636341A (zh) * 2016-01-01 2016-06-01 广州兴森快捷电路科技有限公司 一种具有空腔结构的pcb板及其制作方法
CN106255316B (zh) * 2016-08-17 2018-10-02 信丰共赢发展电子有限公司 一种基于高厚径比深孔电镀技术高频高速电子线路板
EP3758136B1 (en) 2018-03-30 2022-12-14 Mitsubishi Electric Corporation Electronic circuit
US11367697B2 (en) * 2020-05-15 2022-06-21 Qualcomm Incorporated High-density flip chip package for wireless transceivers

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999040627A1 (en) * 1998-01-26 1999-08-12 Giga A/S An electrical connecting element and a method of making such an element
CN1297323A (zh) * 1999-11-02 2001-05-30 佳能株式会社 印刷线路板
JP2004304134A (ja) * 2003-04-01 2004-10-28 Toshiba Corp 配線基板及びその製造方法
CN1617120A (zh) * 2003-07-28 2005-05-18 大塚宽治 信号传输系统和信号传输线路
US20100283700A1 (en) * 2009-05-08 2010-11-11 Anokiwave, Inc. Antennas Using Chip-Package Interconnections for Millimeter-wave Wireless Communication
US8283991B1 (en) * 2011-06-10 2012-10-09 Raytheon Company Wideband, differential signal balun for rejecting common mode electromagnetic fields

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0522004A (ja) * 1991-07-10 1993-01-29 Nippon Telegr & Teleph Corp <Ntt> 伝送路配線
US5534830A (en) * 1995-01-03 1996-07-09 R F Prime Corporation Thick film balanced line structure, and microwave baluns, resonators, mixers, splitters, and filters constructed therefrom
JP3839381B2 (ja) 2002-09-12 2006-11-01 日本電信電話株式会社 平衡非平衡変換器
JP3872413B2 (ja) * 2002-11-05 2007-01-24 三菱電機株式会社 半導体装置
JP4511294B2 (ja) * 2004-09-22 2010-07-28 京セラ株式会社 配線基板
DE102006007381A1 (de) * 2006-02-15 2007-08-23 Infineon Technologies Ag Halbleiterbauelement für einen Ultraweitband-Standard in der Ultrahochfrequenz-Kommunikation und Verfahren zur Herstellung desselben
JP4616861B2 (ja) * 2007-05-25 2011-01-19 富士ゼロックス株式会社 信号伝送回路及び信号伝送システム
KR100771529B1 (ko) * 2007-05-30 2007-10-30 이엠와이즈 통신(주) 초광대역 발룬 및 그 응용 모듈
JP5526659B2 (ja) * 2008-09-25 2014-06-18 ソニー株式会社 ミリ波誘電体内伝送装置
JP5146267B2 (ja) * 2008-11-05 2013-02-20 ソニー株式会社 配線基板、プリント配線板の製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999040627A1 (en) * 1998-01-26 1999-08-12 Giga A/S An electrical connecting element and a method of making such an element
CN1297323A (zh) * 1999-11-02 2001-05-30 佳能株式会社 印刷线路板
JP2004304134A (ja) * 2003-04-01 2004-10-28 Toshiba Corp 配線基板及びその製造方法
CN1617120A (zh) * 2003-07-28 2005-05-18 大塚宽治 信号传输系统和信号传输线路
US20100283700A1 (en) * 2009-05-08 2010-11-11 Anokiwave, Inc. Antennas Using Chip-Package Interconnections for Millimeter-wave Wireless Communication
US8283991B1 (en) * 2011-06-10 2012-10-09 Raytheon Company Wideband, differential signal balun for rejecting common mode electromagnetic fields

Cited By (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11026565B2 (en) 2011-05-12 2021-06-08 DePuy Synthes Products, Inc. Image sensor for endoscopic use
US10863894B2 (en) 2011-05-12 2020-12-15 DePuy Synthes Products, Inc. System and method for sub-column parallel digitizers for hybrid stacked image sensor using vertical interconnects
US11848337B2 (en) 2011-05-12 2023-12-19 DePuy Synthes Products, Inc. Image sensor
US10517471B2 (en) 2011-05-12 2019-12-31 DePuy Synthes Products, Inc. Pixel array area optimization using stacking scheme for hybrid image sensor with minimal vertical interconnects
US10537234B2 (en) 2011-05-12 2020-01-21 DePuy Synthes Products, Inc. Image sensor with tolerance optimizing interconnects
US11682682B2 (en) 2011-05-12 2023-06-20 DePuy Synthes Products, Inc. Pixel array area optimization using stacking scheme for hybrid image sensor with minimal vertical interconnects
US11432715B2 (en) 2011-05-12 2022-09-06 DePuy Synthes Products, Inc. System and method for sub-column parallel digitizers for hybrid stacked image sensor using vertical interconnects
US10709319B2 (en) 2011-05-12 2020-07-14 DePuy Synthes Products, Inc. System and method for sub-column parallel digitizers for hybrid stacked image sensor using vertical interconnects
US11179029B2 (en) 2011-05-12 2021-11-23 DePuy Synthes Products, Inc. Image sensor with tolerance optimizing interconnects
US11109750B2 (en) 2011-05-12 2021-09-07 DePuy Synthes Products, Inc. Pixel array area optimization using stacking scheme for hybrid image sensor with minimal vertical interconnects
US11766175B2 (en) 2012-07-26 2023-09-26 DePuy Synthes Products, Inc. Camera system with minimal area monolithic CMOS image sensor
US11089192B2 (en) 2012-07-26 2021-08-10 DePuy Synthes Products, Inc. Camera system with minimal area monolithic CMOS image sensor
US10701254B2 (en) 2012-07-26 2020-06-30 DePuy Synthes Products, Inc. Camera system with minimal area monolithic CMOS image sensor
US11344189B2 (en) 2013-03-15 2022-05-31 DePuy Synthes Products, Inc. Image sensor synchronization without input clock and data transmission clock
US10980406B2 (en) 2013-03-15 2021-04-20 DePuy Synthes Products, Inc. Image sensor synchronization without input clock and data transmission clock
US10881272B2 (en) 2013-03-15 2021-01-05 DePuy Synthes Products, Inc. Minimize image sensor I/O and conductor counts in endoscope applications
US10750933B2 (en) 2013-03-15 2020-08-25 DePuy Synthes Products, Inc. Minimize image sensor I/O and conductor counts in endoscope applications
CN105246394A (zh) * 2013-03-15 2016-01-13 奥利弗医疗公司 无输入时钟和数据传输时钟的图像传感器同步
US11253139B2 (en) 2013-03-15 2022-02-22 DePuy Synthes Products, Inc. Minimize image sensor I/O and conductor counts in endoscope applications
US11903564B2 (en) 2013-03-15 2024-02-20 DePuy Synthes Products, Inc. Image sensor synchronization without input clock and data transmission clock
CN105990633A (zh) * 2015-01-29 2016-10-05 安弗施无线射频系统（上海）有限公司 传输线、传输装置以及移相设备
CN105808491A (zh) * 2016-03-03 2016-07-27 北京小米移动软件有限公司 带状差分线、智能设备及改善智能设备usb眼图的方法
CN110915309B (zh) * 2017-06-02 2022-11-01 三菱电机株式会社 印刷电路基板
CN110915309A (zh) * 2017-06-02 2020-03-24 三菱电机株式会社 印刷电路基板
CN109888473B (zh) * 2019-01-30 2020-11-24 东南大学 一种与芯片键合的宽带贴片天线
CN111835374B (zh) * 2019-04-15 2022-08-12 佳能株式会社 无线通信装置、无线通信系统和通信方法
US11502719B2 (en) 2019-04-15 2022-11-15 Canon Kabushiki Kaisha Wireless communication apparatus, wireless communication system, and communication method
CN111835374A (zh) * 2019-04-15 2020-10-27 佳能株式会社 无线通信装置、无线通信系统和通信方法

Also Published As

Publication number Publication date
US9596750B2 (en) 2017-03-14
JP5861868B2 (ja) 2016-02-16
JP2013098888A (ja) 2013-05-20
US20130114218A1 (en) 2013-05-09
CN103094653B (zh) 2017-09-22

Similar Documents

Publication Publication Date Title
CN103094653A (zh) 电子电路、电子电路的制造方法和安装部件
US10965347B2 (en) Tightly-coupled near-field communication-link connector-replacement chips
TWI606778B (zh) 具有電氣隔離且具有介電傳輸媒介的ｅｈｆ通訊
US7167688B2 (en) RF transceiver module formed in multi-layered ceramic
US20100203922A1 (en) Time Division Duplex Front End Module
CN107835558A (zh) 高频模块、带天线的基板以及高频电路基板
CN102074515A (zh) 半导体装置、其制造方法及使用其的无线传输系统
CN101018092A (zh) 无线通信装置
CN105742263A (zh) 高频集成电路及其封装
CN104022345A (zh) 芯片级封装件
US11757476B2 (en) Radio frequency module and communication device
JP5850271B2 (ja) 信号処理装置
KR101054989B1 (ko) Ｕｗｂ 통신회로 집적모듈
US9059498B2 (en) Laminated waveguide diplexer
KR100839252B1 (ko) 회로와 개별 전자부품간에 고주파신호를 전달하기 위한 연결
JP2013098889A (ja) 電子回路、電子回路の製造方法、及び、実装部材
US8064846B2 (en) Radio frequency circuit
US20230411377A1 (en) High frequency module and communication apparatus
JP2023180814A (ja) 基板、半導体ユニット、および撮像装置
JPH03244202A (ja) 合分波器
KR20090010302A (ko) 집적 통신 모듈
KR20080078482A (ko) 집적통신모듈

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20160926

Address after: Kanagawa

Applicant after: SONY SEMICONDUCTOR SOLUTIONS Corp.

Address before: Tokyo, Japan

Applicant before: Sony Corp.

GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20170922