JP2004364153A - 回路基板装置 - Google Patents

回路基板装置 Download PDF

Info

Publication number
JP2004364153A
JP2004364153A JP2003162486A JP2003162486A JP2004364153A JP 2004364153 A JP2004364153 A JP 2004364153A JP 2003162486 A JP2003162486 A JP 2003162486A JP 2003162486 A JP2003162486 A JP 2003162486A JP 2004364153 A JP2004364153 A JP 2004364153A
Authority
JP
Japan
Prior art keywords
circuit
block
ground
pad
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003162486A
Other languages
English (en)
Inventor
Akihiro Sasahata
昭弘 笹畑
Keiichi Ichikawa
敬一 市川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2003162486A priority Critical patent/JP2004364153A/ja
Publication of JP2004364153A publication Critical patent/JP2004364153A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/30107Inductance
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3025Electromagnetic shielding

Abstract

【課題】作動タイミングが異なる回路ブロック間でグランド用パッドを共通化することにより、回路作動時の安定性を確保しつつ、基板を小型化する。
【解決手段】基板2には、無線通信回路3の送信ブロック4と受信ブロック5とを設け、これらを時分割動作等により異なるタイミングで作動させる。また、グランド用パッド7は、各ブロック4,5のグランド用配線4D,5DをグランドGに対して並列に接続する。これにより、高周波の無線通信回路3であっても、送信ブロック4と受信ブロック5とを組合せることにより、各ブロック4,5の作動タイミングが重複してパッド7の電位が変動するのを防止でき、グランド用パッド7の共通化を容易に行うことができる。
【選択図】 図2

Description

【0001】
【発明の属する技術分野】
本発明は、例えば無線通信用の高周波回路等を含めて各種の電子回路を搭載するのに好適に用いられる回路基板装置に関する。
【0002】
【従来の技術】
一般に、回路基板装置としては、例えば半導体集積回路等のように、基板上に複数の回路ブロックからなる電子回路を搭載したものが知られている(例えば、特許文献1参照)。
【0003】
【特許文献1】
特開平3−77359号公報
【0004】
この種の従来技術による回路基板装置は、モジュールセルと呼ばれる複数の回路ブロックが基板上に間隔をもって配置されている。また、個々の回路ブロックは、基板上に設けられた電源用パッドとグランド用パッドとにそれぞれ接続されている。そして、これらの回路ブロックは電源用パッドから給電を受けつつ、ブロック間で信号の入出力を行うことにより、電子回路全体として所定の信号処理を行うものである。
【0005】
この場合、従来技術では、各回路ブロックの近傍に電源用パッドとグランド用パッドとをそれぞれ設け、一部のパッドに対しては、例えば2個の回路ブロックを接続する構成としている。
【0006】
【発明が解決しようとする課題】
ところで、上述した従来技術では、各回路ブロックの近傍に電源用パッドとグランド用パッドとをそれぞれ配置する構成としている。このため、回路のレイアウト設計等を行うときには、回路ブロックの実装を小さくしたとしても、各回路ブロックの周囲にパッドの配置スペース等を確保するために一定の面積が必要となり、電子回路全体の面積を小型化するのが難しいという問題がある。
【0007】
これに対し、例えば1個のパッドに複数の回路ブロックを接続し、パッドを共通化する構成も考えられる。しかし、この場合には、例えば共通のパッドに接続された2個の回路ブロックが一緒に作動するときに、一方の回路ブロックとグランド用パッドとの間に電流が流れると、この電流の影響で他方の回路ブロックのグランド電位が変動し易くなり、回路の誤動作を招くという問題がある。
【0008】
特に、高周波回路等にあっては、例えばパッドやその周辺に存在する寄生的なインダクタンス等によってグランド電位の変動が大きくなり易いため、パッドの共通化が困難となる場合が多い。
【0009】
本発明は上述した従来技術の問題に鑑みなされたもので、本発明の目的は、パッドの共通化により回路全体を小型化しつつ、各回路ブロックを安定的に作動させることができるようにした回路基板装置を提供することを目的としている。
【0010】
【課題を解決するための手段】
上述した課題を解決するために本発明は、基板と、該基板に設けられ複数個の回路ブロックを含んで構成された電子回路と、基板に設けられ該電子回路をグランドに接続するグランド用パッドとを備えてなる回路基板装置に適用される。
【0011】
そして、請求項1の発明が採用する構成の特徴は、電子回路の各回路ブロックは互いに異なるタイミングで作動する構成とし、前記各回路ブロックはグランド用パッドを共用してグランドに接続する構成としたことにある。
【0012】
このように構成することにより、個々の回路ブロックをグランドに接続するのに必要なパッドをグランド用パッドとして共通化でき、電子回路全体でグランドに接続するパッドの個数を減らすことができる。この場合、各回路ブロックが互いに異なるタイミングで作動することにより、グランド用パッドは、各回路ブロックのうち常に1個のブロックだけにグランド電位を加えることができ、複数の回路ブロックが同時に作動することによってグランド電位が変動するのを防止することができる。
【0013】
また、請求項2の発明によると、各回路ブロックは、無線の送信信号を信号処理する送信ブロックと、該送信ブロックが停止状態となったときに無線の受信信号を信号処理し該送信ブロックが作動状態となったときに受信信号の信号処理を停止する受信ブロックであり、グランド用パッドは前記送信ブロックと受信ブロックとに接続する構成としている。
【0014】
この場合、無線用の高周波回路においては、グランド用パッドとグランドとの間に介在する抵抗成分やインダクタンス成分の影響により、電流に応じてパッドの電位が変動し易い。このため、複数の回路ブロックを共通のグランド用パッドに接続して同時に作動させると、パッドの電位が不安定となることがある。そこで、送信ブロックと受信ブロックとを組合せることにより、これらの作動タイミングを重複させない構成とすることができ、無線用の高周波回路であっても、各ブロックのグランド用パッドを共通化することができる。
【0015】
また、請求項3の発明によると、グランド用パッドは各回路ブロックの間に配設する構成としている。これにより、グランド用パッドをそれぞれの回路ブロックから近い位置に配設できるので、個々の回路ブロックでグランド用の配線の長さを短くすることができ、各配線のインダクタンスを低減することができる。
【0016】
また、請求項4の発明によると、基板は他の実装基板に実装して設け、グランド用パッドはバンプを用いて前記実装基板側に接続する構成としている。これにより、グランド用パッドの接続手段として、例えばボンディングワイヤ等よりもインダクタンスの小さいバンプを用いることができる。
【0017】
また、請求項5の発明によると、グランド用パッドは基板の表面側に配設し、前記基板の裏面側を他の実装基板に実装し、前記基板には前記グランド用パッドと実装基板とを接続するスルーホールを設ける構成としている。
【0018】
これにより、基板の表面側に回路ブロックとグランド用パッドとを配置し、このグランド用パッドをスルーホールによって基板の裏面側で実装基板に接続することができる。
【0019】
【発明の実施の形態】
以下、本発明の実施の形態による回路基板装置を、添付図面を参照して詳細に説明する。
【0020】
ここで、図1ないし図6は第1の実施の形態を示し、本実施の形態では、回路基板装置を無線通信用のパッケージ部品に適用した場合を例に挙げて述べる。
【0021】
図中、1は回路基板装置で、該回路基板装置1は、後述の基板2、無線通信回路3、グランド用電極パッド7等を含んで構成され、後述する無線通信用のパッケージ部品13を構成するものである。
【0022】
2は回路基板装置1のベース部分を構成する基板で、該基板2は、例えば誘電体材料等により四角形の平板状に形成され、表面2A、裏面2Bおよび四辺の端面2Cを有している。また、基板2の裏面2B側は、後述する送信ブロック4と受信ブロック5との間を仕切るように延びた細幅な部位が回路境界部2Dとなり、各ブロック4,5と四辺の端面2Cとの間に位置する部位は、これらのブロック4,5を取囲んで四角形の枠状に延びた外縁部2Eとなっている。
【0023】
3は例えば基板2の裏面2B側に設けられた電子回路としての無線通信回路で、該無線通信回路3は、図1ないし図4に示す如く、後述の送信ブロック4と受信ブロック5とを含んで構成され、これらのブロック4,5は、基板2の端面2Cから離れた内側部位に配置されると共に、回路境界部2Dを挟んで互いに近接している。
【0024】
そして、送信ブロック4と受信ブロック5とは、それぞれ異なる所定の信号処理機能を備えた例えば2個の回路ブロック(機能ブロック)として構成され、例えばマイクロ波、ミリ波等からなる高周波信号の信号処理を行うものである。
【0025】
4は送信信号RFoutの信号処理を行う送信ブロックで、該送信ブロック4は、図4に示す如く、後述の発信回路16から入力される搬送波(局発信号)LOに中間周波信号IFを混合して送信信号RFoutにアップコンバートする混合器4Aと、送信信号RFoutの電力を増幅する増幅器4Bと、帯域通過フィルタ(図示せず)等を含んで構成され、送信信号RFoutを外部のアンテナ等に向けて出力するものである。
【0026】
また、送信ブロック4は、図2に示す如く、後述の信号用パッド6に接続される信号用配線4Cと、グランド用パッド7に接続されるグランド用配線4Dとを有し、これらの配線4C,4Dは、例えば各パッド6,7と一緒に基板2の裏面2B側に所定のパターン形状をもって形成されている。
【0027】
5は受信信号RFinの信号処理を行う受信ブロックで、該受信ブロック5は、アンテナ側から入力される受信信号RFinを増幅する増幅器5Aと、増幅した受信信号RFinに搬送波LOを混合して中間周波信号IFにダウンコンバートする混合器5Bと、帯域通過フィルタ(図示せず)等を含んで構成されている。また、受信ブロック5は、送信ブロック4とほぼ同様に、信号用配線5Cを介して信号用パッド6と接続され、グランド用配線5Dを介してグランド用パッド7と接続されている。
【0028】
ここで、受信ブロック5は、後述の図6に示す如く、送信ブロック4が停止状態となったときに受信信号RFinの信号処理を行い、送信ブロック5が作動状態となったときには、この信号処理を停止する。即ち、無線通信回路3は、送信ブロック4による送信動作と、受信ブロック5による受信動作とを互いに異なるタイミングで交互に実行し、いわゆる時分割動作(TDD動作=Time Division Duplex)を行う構成となっている。このため、これらのブロック4,5は、後述のグランド用パッド7を共用して外部のグランドGに接続されている。
【0029】
6は基板2の裏面2B側の外縁部2Eに設けられた複数の信号用パッドで、該各信号用パッド6は、図1ないし図4に示す如く、例えば金属膜等からなり、送信ブロック4の信号用配線4C、受信ブロック5の信号用配線5C等に接続されている。そして、信号用パッド6は、これらのブロック4,5に対して信号RFin,RFout,IF,LOの入出力、電源からの給電等を行うものである。
【0030】
7は基板2の裏面2B側に設けられた複数のグランド用パッドで、該各グランド用パッド7は、例えば金属膜等からなり、送信ブロック4と受信ブロック5の両方をグランドGに接続するパッドとして共用されているものである。ここで、各グランド用パッド7は、送信ブロック4と受信ブロック5との間に位置して基板2の回路境界部2Dに配置され、送信側のグランド用配線4Dと受信側のグランド用配線5Dとにそれぞれ接続されている。
【0031】
そして、各信号用パッド6とグランド用パッド7とは、例えば金、銀、銅、半田等を含んだバンプ8を用いて後述する実装基板9のランド10(図2参照)に接続され、送信ブロック4と受信ブロック5とを外部のグランドGに対して並列に接続している。これにより、各グランド用パッド7は、送信ブロック4用のパッドと受信ブロック5用のパッドとを共通化し、これらのブロック4,5が交互に作動するときには、それぞれのグランド電位を所定の電位Vt,Vrに保持する構成となっている。
【0032】
9は回路基板装置1が実装された実装基板で、該実装基板9の表面側には、図2に示す如く、例えば金属膜等からなる複数のランド10が設けられている。また、実装基板9の端面側には、これらのランド10と配線パターン(図示せず)等を介して接続された複数の端面電極11が設けられている。
【0033】
また、実装基板9の表面側には、回路基板装置1を覆う金属製のシールドケース12が設けられ、これらの回路基板装置1、実装基板9およびシールドケース12は、例えば無線通信装置等に用いられるパッケージ部品13を構成している。そして、パッケージ部品13は、例えば各端面電極11が半田フィレット14等を用いてマザーボード15側の配線パターン(図示せず)に接続され、マザーボード15上に搭載されるものである。
【0034】
この場合、送信ブロック4と受信ブロック5とは、実装基板9とマザーボード15のうちいずれかに設けられた発信回路16(図4参照)に接続される。また、各グランド用パッド7は、実装基板9のランド10、端面電極11等を介してマザーボード15側のグランドGに接続される構成となっている。
【0035】
ここで、グランド用パッド7の電位は、送信ブロック4と受信ブロック5とが時分割動作を行うときに変動する。そこで、図5ないし図7を参照しつつ、各ブロック4,5の動作とグランド用パッド7の電位Vとの関係について説明する。
【0036】
まず、図5は、各ブロック4,5がグランド用パッド7、バンプ8等を介してグランドGに接続された状態を示す等価回路である。この場合、図5中のRは、パッド7とグランドGとの間に介在する抵抗成分(例えば、パッド7とバンプ8との接触抵抗等)を示し、Lはバンプ8等により生じるインダクタンス成分を示している。
【0037】
そして、無線通信回路3が時分割動作を行うときに、まず送信ブロック4が作動して受信ブロック5が停止状態となり、このときに送信ブロック4とグランドGとの間に電流Itが流れるとすれば、送信動作時のグランド用パッド7の電位Vtは、前述した抵抗成分R、インダクタンス成分L、電流Itと、電流Itの周波数ωとを用いて下記数1の式のように表される。
【0038】
【数1】
Vt=It×(R+jωL)
【0039】
次に、送信ブロック4が停止して受信ブロック5が受信動作を実行し、このときに受信ブロック5とグランドGとの間に電流Irが流れるとすれば、受信動作時のグランド用パッド7の電位Vrは、送信動作時とほぼ同様に、下記数2の式のようになる。
【0040】
【数2】
Vr=Ir×(R+jωL)
【0041】
このため、送信ブロック4と受信ブロック5とが交互に作動するときに、グランド用パッド7の電位は、図6に示す如く、2つの電位Vt,Vr間で周期的に変動するようになる。しかし、個々のブロック4,5が作動するときのグランド電位は、電位Vtと電位Vrのうちいずれか一方に保持されるから、送信ブロック4と受信ブロック5とは、それぞれ一定のグランド電位(電位Vt,Vr)を加えられた状態で安定的に作動することができる。
【0042】
これに対し、本実施の形態の比較例として、送信ブロック4と受信ブロック5とが同時に作動する場合のグランド用パッド7の電位について、図7を参照しつつ述べる。
【0043】
この場合、グランドGには、各ブロック4,5が作動するときの電流It,Irを合わせた電流(It+Ir)が流れるから、グランド用パッド7の電位Veは、前記数1,数2の式とほぼ同様に、下記数3の式のように表すことができる。
【0044】
【数3】
Ve=(It+Ir)×(R+jωL)
【0045】
そして、この電位Veは2つの電位Vt,Vrを加えた大きさとなり、これらとは異なる電圧値となる。このため、例えば受信ブロック5の作動中に送信ブロック4が作動を開始した場合には、図7に示す如く、受信ブロック5に加わるグランド電位が電位Vrから電位Veに変動し、その後に受信ブロック5が停止した場合には、送信ブロック4に加わるグランド電位が電位Veから電位Vtに変動する。このように、送信ブロック4と受信ブロック5とが同時に作動する構成とした場合には、各ブロック4,5のグランド電位が変動して誤動作等が発生し易くなることが判る。
【0046】
本実施の形態による回路基板装置1は上述の如き構成を有するもので、次にその作動について説明する。
【0047】
まず、無線通信回路3は、時分割動作を行うことにより、送信ブロック4が作動したときに受信ブロック5が停止状態となるため、送信ブロック4の作動中には、そのグランド電位がグランド用パッド7から加えられる一定の電位Vtに保持される。これにより、送信ブロック4は、中間周波信号IFを送信信号RFoutへと安定的にアップコンバートしてアンテナ側に出力することができる。
【0048】
また、受信ブロック5が作動したときには、送信ブロック4が停止状態となるため、受信ブロック5の作動中には、そのグランド電位が一定の電位Vrに保持される。これにより、受信ブロック5は、アンテナ側から入力される受信信号RFinを中間周波信号IFへと安定的にダウンコンバートすることができる。
【0049】
かくして、本実施の形態によれば、基板2には、互いに異なるタイミングで作動する送信ブロック4と受信ブロック5とを設け、これらのブロック4,5を共通のグランド用パッド7によりグランドGに接続する構成としたので、個々のブロック4,5をグランドGに接続するのに必要なパッドをグランド用パッド7として共通化することができる。
【0050】
これにより、無線通信回路3全体でグランドGに接続するパッドの個数を減らすことができるので、各パッドの総面積や配置スペース等を小さくして基板2を小型化でき、パッケージ部品13をコンパクトに形成することができる。
【0051】
そして、この場合には、例えば無線通信回路3が時分割動作等を行うことにより、グランド用パッド7は、送信ブロック4と受信ブロック5のうち常に一方のブロックだけにグランド電位を加えることができ、各ブロック4,5が同時に作動することによってグランド電位が変動するのを防止することができる。
【0052】
特に、無線通信回路3等においては、グランド用パッド7とグランドGとの間に介在する抵抗成分Rやインダクタンス成分Lの影響により、電流に応じてパッドの電位が変動し易いため、パッドの共通化が難しい。このため、本実施の形態では、送信ブロック4と受信ブロック5とを組合せることにより、各ブロック4,5の作動タイミングを重複させない構成とすることができ、無線通信回路3であっても、グランド用パッド7を容易に共通化することができる。
【0053】
そして、送信ブロック4と受信ブロック5とが交互に作動するときには、それぞれのグランド電位をグランド用パッド7によって一定の電位Vt,Vrに保持でき、パッド7を共通化した状態でも、各ブロック4,5の誤動作を防止して送信および受信動作を安定的に行うことができる。
【0054】
また、各グランド用パッド7を、基板2のうち送信ブロック4と受信ブロック5との間に位置する回路境界部2Dに配置したので、それぞれのブロック4,5から近い位置にパッド7を配設でき、個々のブロック4,5でグランド用配線4D,5Dの長さを短くして配線構造を簡素化することができる。
【0055】
これにより、各配線4D,5Dのインダクタンスを低減できるので、これらのインダクタンスがバンプ8等のインダクタンス成分Lのように回路の電位に対して悪影響を与えるのを抑制でき、回路基板装置1の作動や接地状態の安定性をより高めることができる。
【0056】
また、グランド用パッド7をバンプ8によって実装基板9のランド10に接続するようにしたので、パッド7の接続手段として、例えばボンディングワイヤ等よりもインダクタンスの小さいバンプ8を用いることができる。これにより、グランド用パッド7とグランドGとの間に介在するインダクタンス成分Lを低減でき、グランド電位の浮き等を抑えることができる。
【0057】
次に、図8および図9は本発明による第2の実施の形態を示し、本実施の形態の特徴は、グランド用パッドを基板の表面側に設け、基板のスルーホールと接続する構成としたことにある。なお、本実施の形態では前記第1の実施の形態と同一の構成要素に同一の符号を付し、その説明を省略するものとする。
【0058】
21は回路基板装置で、該回路基板装置21は、第1の実施の形態とほぼ同様に、表面22A、裏面22B、四辺の端面22Cを有する基板22と、後述の無線通信回路23、グランド用電極パッド28等を含んで構成されている。
【0059】
しかし、無線通信回路23は基板22の表面22A側に設けられている。そして、基板22の表面22A側は、後述する送信ブロック24と受信ブロック25との間に位置する部位が回路境界部22Dとなり、各ブロック4,5の外側に位置する部位が四角形の枠状に延びた外縁部22Eとなっている。
【0060】
23は基板22の表面22A側に設けられた電子回路としての無線通信回路で、該無線通信回路23は、第1の実施の形態とほぼ同様に、送信ブロック24と受信ブロック25とを含んで構成され、これらのブロック24,25が互いに異なるタイミングで交互に作動することにより、時分割動作を行うものである。
【0061】
そして、送信ブロック24と受信ブロック25とは、基板22の内側に配置され、回路境界部22Dを挟んで互いに近接している。また、送信ブロック24は、後述の信号用パッド26に接続される信号用配線24Aと、グランド用パッド28に接続されるグランド用配線24Bとを有し、受信ブロック25も同様に、信号用配線25Aとグランド用配線25Bとを有している。
【0062】
26は基板22の表面22A側の外縁部22Eに設けられた複数の信号用パッドで、該各信号用パッド26は、第1の実施の形態とほぼ同様に、各ブロック24,25の信号用配線24C,25C等に接続され、無線通信回路23に対して信号の入出力、給電等を行うものである。この場合、各信号用パッド26は、例えばボンディングワイヤ等からなる複数の金属線27を用いて実装基板9′側にそれぞれ接続されている。
【0063】
28は基板22の表面22A側に設けられたグランド用パッドで、該グランド用パッド28は、図8、図9に示す如く、例えば帯状の金属膜等からなり、基板22の回路境界部22Dに沿って細長く延びている。
【0064】
そして、グランド用パッド28は、第1の実施の形態とほぼ同様に、送信ブロック24の各グランド用配線24Bと、受信ブロック25の各グランド用配線25Bとに共通のパッドとして接続され、これらの配線部24B,25Bは、グランド用パッド28と後述のスルーホール29等を共用してグランドGに並列に接続している。
【0065】
29は基板22内に板厚方向に貫通して設けられた複数のスルーホールで、該各スルーホール29は、導電性材料等を内部にメッキまたは充填することにより形成され、グランド用パッド28の長さ方向に間隔をもって配置されると共に、これらのパッド28と接続されている。また、基板22の裏面22B側には、各スルーホール29が接続された金属膜等からなるランド30が設けられ、このランド30は、例えば半田、導電性接着剤等からなる接着層31を介して実装基板9′のランド10′に実装されている。
【0066】
これにより、グランド用パッド28は、スルーホール29、ランド30、接着層31を介して実装基板9′のランド10′に接続され、さらに端面電極11等を介してマザーボード15側のグランドGに接続されるものである。
【0067】
かくして、このように構成される本実施の形態でも、第1の実施の形態とほぼ同様の作用効果を得ることができる。特に、本実施の形態では、スルーホール29を用いる構成としたので、基板22の表面22A側に無線通信回路23を配置した状態で、これらを実装基板9′上に実装(フェイスアップ実装)することができる。
【0068】
これにより、例えばバンプ実装等と比較して早期から普及しているフェイスアップ実装を採用でき、信頼性を高めることができる。また、新規の実装設備等を購入することなく、フェイスアップ実装を行う既存の実装設備等を用いて回路基板装置21を製造でき、製造ライン等のコストアップを抑えることができる。
【0069】
なお、前記各実施の形態では、グランド用パッド7,28を送信ブロック4,24と受信ブロック5,25との間で共通化する構成とした。しかし、本発明では、グランドGに接続する全てのパッドを共通化する必要はなく、例えば送信ブロックと受信ブロックのうちいずれか一方だけをグランドに接続するパッドを、必要に応じて基板の外縁部等に設ける構成としてもよい。
【0070】
また、第2の実施の形態では、グランド用パッド28をスルーホール29によって実装基板9′側に接続する構成とした。しかし、本発明はこれに限らず、例えばワイヤボンディング等の手段によってグランド用パッド28と実装基板9′とを接続する構成としてもよい。
【0071】
さらに、実施の形態では、送信ブロック4,24と受信ブロック5,25とが異なるタイミングで作動する無線通信回路3,23を例に挙げて述べた。しかし、本発明はこれに限らず、例えば3個以上の回路ブロックが互いに異なるタイミングで作動する電子回路に適用してもよく、また無線通信回路以外の各種の電子回路に適用してもよい。
【0072】
【発明の効果】
以上詳述した通り、請求項1の発明によれば、互いに異なるタイミングで作動する複数個の回路ブロックを、グランド用パッドを共用してグランドに接続する構成としたので、電子回路全体でグランドに接続するパッドの個数を減らすことができ、各パッドの総面積や配置スペース等を小さくして基板を小型化できると共に、装置全体をコンパクトに形成することができる。そして、この場合には、各回路ブロックの作動タイミングを重複させないようにしたので、グランド用パッドから回路ブロックに加えられるグランド電位が変動するのを防止でき、個々の回路ブロックを安定的に作動させることができる。
【0073】
また、請求項2の発明によれば、グランド用パッドは、送信ブロックと受信ブロックとに接続する構成としたので、グランド用パッドとグランドとの間に介在する抵抗成分やインダクタンス成分の影響によりパッドの共通化が難しい場合でも、作動タイミングが異なる送信ブロックと受信ブロックとを組合せることにより、各ブロックのグランド用パッドを容易に共通化することができる。
【0074】
また、請求項3の発明によれば、グランド用パッドは、各回路ブロックの間に配設する構成としたので、個々の回路ブロックでグランド用の配線の長さを短くして配線構造を簡素化することができる。これにより、グランド用の配線のインダクタンスを低減でき、回路の作動や接地状態の安定性を高めることができる。
【0075】
また、請求項4の発明によれば、グランド用パッドは、バンプを用いて実装基板側に接続する構成としたので、グランド用パッドとグランドとの間に介在するインダクタンス成分を低減でき、グランド電位の浮き等を抑えて回路作動時の安定性を高めることができる。
【0076】
また、請求項5の発明によれば、グランド用パッドは基板の表面側に配設し、基板には、グランド用パッドと実装基板とを接続するスルーホールを設ける構成としたので、基板の表面側に電子回路を配置した状態で、これらを実装基板上に実装(フェイスアップ実装)することができる。これにより、例えばバンプ実装等と比較して早期から普及しているフェイスアップ実装を採用でき、信頼性を高めることができる。また、新規の実装設備等を購入することなく、フェイスアップ実装を行う既存の実装設備等を用いて装置を製造でき、製造ライン等のコストアップを抑えることができる。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態に適用されるパッケージ部品を示す斜視図である。
【図2】図1中の矢示II−II方向からみた拡大断面図である。
【図3】基板と実装基板とを組立てる前の状態を示す斜視図である。
【図4】回路基板装置の無線通信回路を示す回路図である。
【図5】グランド用パッドにより送信ブロックと受信ブロックとをグランドに接続した状態を示す等価的な回路図である。
【図6】送信ブロックと受信ブロックとが交互に作動するときのグランド用パッドの電位を示す特性線図である。
【図7】第1の実施の形態の比較例として送信ブロックと受信ブロックとが同時に作動した場合におけるグランド用パッドの電位を示す特性線図である。
【図8】本発明の第2の実施の形態に適用されるパッケージ部品を示す斜視図である。
【図9】図8中の矢示IX−IX方向からみた拡大断面図である。
【符号の説明】
1,21 回路基板装置
2,22 基板
2A,22A 表面
2B,22B 裏面
2C,22C 端面
2D,22D 回路境界部
2E,22E 外縁部
3,23 無線通信回路(電子回路)
4,24 送信ブロック(回路ブロック)
4C,4D,5C,5D,24A,24B,25A,25B 配線
5,25 受信ブロック(回路ブロック)
6,26 信号用パッド
7,28 グランド用パッド
8 バンプ
9,9′ 実装基板
12 シールドケース
15 マザーボード
29 スルーホール
G グランド

Claims (5)

  1. 基板と、該基板に設けられ複数個の回路ブロックを含んで構成された電子回路と、前記基板に設けられ該電子回路をグランドに接続するグランド用パッドとを備えてなる回路基板装置において、
    前記電子回路の各回路ブロックは互いに異なるタイミングで作動する構成とし、前記各回路ブロックは前記グランド用パッドを共用してグランドに接続する構成としたことを特徴とする回路基板装置。
  2. 前記各回路ブロックは、無線の送信信号を信号処理する送信ブロックと、該送信ブロックが停止状態となったときに無線の受信信号を信号処理し該送信ブロックが作動状態となったときに受信信号の信号処理を停止する受信ブロックであり、前記グランド用パッドは前記送信ブロックと受信ブロックとに接続する構成としてなる請求項1に記載の回路基板装置。
  3. 前記グランド用パッドは前記各回路ブロックの間に配設してなる請求項1または2に記載の回路基板装置。
  4. 前記基板は他の実装基板に実装して設け、前記グランド用パッドはバンプを用いて前記実装基板側に接続する構成としてなる請求項1,2または3に記載の回路基板装置。
  5. 前記グランド用パッドは前記基板の表面側に配設し、前記基板の裏面側を他の実装基板に実装し、前記基板には前記グランド用パッドと実装基板とを接続するスルーホールを設けてなる請求項1,2,3または4に記載の回路基板装置。
JP2003162486A 2003-06-06 2003-06-06 回路基板装置 Pending JP2004364153A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003162486A JP2004364153A (ja) 2003-06-06 2003-06-06 回路基板装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003162486A JP2004364153A (ja) 2003-06-06 2003-06-06 回路基板装置

Publications (1)

Publication Number Publication Date
JP2004364153A true JP2004364153A (ja) 2004-12-24

Family

ID=34054620

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003162486A Pending JP2004364153A (ja) 2003-06-06 2003-06-06 回路基板装置

Country Status (1)

Country Link
JP (1) JP2004364153A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11289434B2 (en) 2019-06-18 2022-03-29 Murata Manufacturing Co., Ltd. Semiconductor element and power amplification device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11289434B2 (en) 2019-06-18 2022-03-29 Murata Manufacturing Co., Ltd. Semiconductor element and power amplification device

Similar Documents

Publication Publication Date Title
CN111526227B (zh) 高频模块和通信装置
CN213366570U (zh) 高频模块和通信装置
JP4521602B2 (ja) マルチモード高周波回路
KR100993277B1 (ko) 반도체장치 및 전자 장치
US7116175B2 (en) Semiconductor device
CN216389364U (zh) 高频模块和通信装置
US20050176380A1 (en) Radio frequency circuit module
JP2008010859A (ja) 半導体装置
WO2021044691A1 (ja) 高周波モジュール及び通信装置
KR20080057190A (ko) 향상된 접지 성능과 매립된 안테나를 갖는 3d 전자 패키징구조체
US10950569B2 (en) High frequency module and communication device
JP4709316B2 (ja) マルチモード高周波回路
JP2003338577A (ja) 回路基板装置
KR102489366B1 (ko) 고주파 모듈 및 통신장치
US20220021404A1 (en) Radio-frequency module and communication device
KR100993579B1 (ko) 반도체장치 및 전자 장치
US9484321B2 (en) High frequency device
JP2005340741A (ja) 半導体装置
WO2022034715A1 (ja) 高周波モジュール及び通信装置
JPH05167302A (ja) 高周波電力増幅回路装置およびそれを含む高周波モジュール
JPH11330298A (ja) 信号端子付パッケージおよびそれを用いた電子装置
JP2004364153A (ja) 回路基板装置
JP2010183100A (ja) 半導体増幅器
JP2008263077A (ja) 半導体装置および電子装置
JP2006211144A (ja) 高周波モジュール及び無線通信機器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060209

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080428

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080513

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080930