CN102884579A - 信令系统、前置放大器、存储器装置及方法 - Google Patents

信令系统、前置放大器、存储器装置及方法 Download PDF

Info

Publication number
CN102884579A
CN102884579A CN2011800230826A CN201180023082A CN102884579A CN 102884579 A CN102884579 A CN 102884579A CN 2011800230826 A CN2011800230826 A CN 2011800230826A CN 201180023082 A CN201180023082 A CN 201180023082A CN 102884579 A CN102884579 A CN 102884579A
Authority
CN
China
Prior art keywords
coupled
node
transistor
grid
amplifier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011800230826A
Other languages
English (en)
Other versions
CN102884579B (zh
Inventor
李成勋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN102884579A publication Critical patent/CN102884579A/zh
Application granted granted Critical
Publication of CN102884579B publication Critical patent/CN102884579B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H03F3/245—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages with semiconductor devices only
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00315—Modifications for increasing the reliability for protection in field-effect transistor circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Amplifiers (AREA)
  • Transceivers (AREA)

Abstract

本发明揭示信令系统、前置放大器、存储器装置及方法，例如包含经配置以接收第一数字信号的发射器的信令系统。所述发射器将对应于所述数字信号的所发射信号提供到信号路径。耦合到信号线的接收器系统包含经耦合以从所述信号路径接收所述所发射信号的前置放大器。所述前置放大器包含经配置以提供经放大信号的共用栅极放大晶体管。所述接收器系统还包含经耦合以从所述前置放大器接收所述经放大信号的接收器。所述接收器经配置以提供对应于由所述接收器接收的所述经放大信号的第二数字信号。此信令系统可用于存储器装置中或任何其它电子电路中。

Description

信令系统、前置放大器、存储器装置及方法
技术领域
本发明的实施例涉及用于发射及/或接收信号的电路，且更特定来说，涉及用于在消耗相对小功率的同时发射及接收信号的电路。
背景技术
许多当今电子系统为便携式的且给用户提供移动性及运输简易性。膝上型计算机、蜂窝式电话、数码相机、便携式游戏系统、手持式GPS接收器仅仅为便携式电子系统的几个实例。一般来说，这些系统已变得越来越轻且形状因数越来越小，然而同时，这些系统可具有比其前身越来越大的性能。增加的性能通常一直以较大功率消耗为代价而达到。由于这些系统依赖于电池电力，因此系统设计者努力设计低功率消耗的系统使得可使系统操作达较大时间长度之后才更换电池或使电池再充电。
作为设计较低功率电子系统的努力的一部分，系统设计者通常将电子系统设计成利用以较低功率消耗操作的组件及电路。举例来说，由于许多当今系统包含用于存储在操作期间使用的数据的存储器装置，因此使用较低功率存储器装置可导致由此些系统消耗的总功率的显著减小。然而，由于较大存储器容量或性能可能以额外功率消耗为代价而达到，因此在以较低功率操作同时维持或改善性能之间可能存在折衷。
电子系统在于个别组件内及不同组件之间耦合信号时也可消耗显著功率，因为在耦合信号的信号线中可消耗相当大的功率。在用于信号的发射及接收电路中也可消耗显著功率。一般来说，所消耗的功率量在某种程度上与正发射及接收的信号的量值成比例。因此，减小正耦合的信号的量值可减小所消耗的功率量。然而，减小在一组件内及若干组件之间发射及接收的信号的量值可导致多种其它问题。因此，在电子系统中的功率可减小到的程度上可存在实际限制，但改善仍继续减小此实际限制的值。
发明内容
附图说明
图1是根据一个实施例的信令系统的示意图。
图2是根据一个实施例的可用于图1的信令系统中或某一其它信令系统实施例中的信号驱动器电路的示意图。
图3是根据另一实施例的可用于图1的信令系统中或某一其它信令系统实施例中的前置放大器的示意图。
图4是根据另一实施例的可用于图1的信令系统中或某一其它信令系统实施例中的前置放大器的示意图。
图5是可用于将偏置电压供应到图1、3及4中所展示的前置放大器实施例或根据某一其它实施例的前置放大器的偏置电压电路的示意图。
图6是可用于将参考电压供应到图1中所展示的信令电路实施例中的接收器或根据某一其它实施例的信令电路中的接收器的参考电压电路的示意图。
图7是使用图1中所展示或根据某一其它实施例的信令系统的存储器系统的实施例的框图。
具体实施方式
图1中展示根据一个实施例的信令系统10。信令系统10可包含耦合到可能未由任何阻抗匹配装置端接的信号路径(例如线16)的发射器12。其中可不需要阻抗匹配的未端接线可相对短，例如芯片上互连件及芯片到芯片互连件(如穿硅通孔)。发射器12可从任何数字电路(例如可执行将并行数据转换成对应串行数据流的功能的串行化器(未展示))接收数字信号。发射器12接着可在输出节点处将对应于数字信号的所发射信号施加到信号线16。如上文所提及，通过将信号从一个位置耦合到另一位置所消耗的功率量可为正耦合的信号的量值的函数。发射器12可经设计以通过产生具有相对小量值的信号而使功率消耗最小化。在一个实施例中，由发射器12发射的信号的峰到峰振幅可为约50毫伏，但在其它实施例中所述信号的振幅可大于或小于50毫伏。
由发射器12发射的信号的相对小量值可能使得难以在所发射信号被发射到的位置处适当地接收所述信号。因此，耦合到信号线16的接收器系统20可包含用于在将所发射信号施加到接收器28之前放大所述信号的前置放大器24。虽然前置放大器24可能消耗功率，但可通过将具有相对小振幅的信号从发射器12耦合到接收器系统20所消耗功率的减小有余地补偿由前置放大器24消耗的额外功率量。前置放大器24可为具有经耦合以从信号线16接收所发射信号的第一输入节点及经耦合以接收偏置电压Vn的第二输入节点的放大器。在操作中，前置放大器24可在输出节点处输出对应于由前置放大器24从信号线16接收的所发射信号的经放大信号。偏置电压Vn的振幅可极大地影响由前置放大器24放大的信号的振幅。所述偏置电压的最优量值可取决于前置放大器24中的电路的特性。前置放大器24可经配置以使得经放大信号的信号摆幅大致等于由前置放大器24接收的所发射信号的信号摆幅。然而，前置放大器的增益可大于1或小于1，使得由前置放大器24放大的信号的信号摆幅分别大于或小于由前置放大器24接收的所发射信号的信号摆幅。
在图1中所展示的信令系统10的实施例中，可使用具有被施加偏置电压Vn的栅极的共用栅极放大晶体管(例如NMOS晶体管30)来实施前置放大器24。晶体管30的漏极可经由负载阻抗(例如电阻32)耦合到供应电压(例如Vcc)。可在电阻32与晶体管30的漏极之间的接合处提供输出节点34，且其可耦合到接收器28的输入。晶体管30的源极可耦合到输入节点36及泄放器阻抗38(例如第二晶体管(例如NMOS晶体管40)的漏极)。输入节点36可经耦合以从线16接收所发射信号。晶体管40可具有经耦合以接收偏置电压(例如供应电压Vcc)的栅极及耦合到第二供应电压(例如接地)的源极。耦合到晶体管40的栅极的供应电压Vcc与晶体管40的电特性组合而将泄放器阻抗的量值设定为适合值。然而，在其它实施例中，可将除Vcc之外的偏置电压施加到晶体管40的栅极。用作泄放器阻抗的晶体管40可减小可使施加到输出节点34的输出信号降级的内部信号干扰。所述泄放器阻抗还可减小注入到输入节点36中的电流的量值。
接收器28可具有：第一输入节点，其经耦合以从前置放大器24的输出节点34接收经放大信号；及第二输入节点，其经耦合以接收参考电压Vref。接收器28可经配置以在输出节点处提供(例如，施加、供应、输出等)对应于从前置放大器24接收的经放大信号的数字信号。
图2图解说明可用作图1中所展示的发射器12或某一其它信令系统实施例的发射器50的实施例。发射器50包含具有耦合到输出节点58的漏极及耦合到参考节点(例如接地)的源极的第一晶体管54。发射器50进一步包含具有耦合到输出节点58的源极的第二晶体管62。可将输入信号“in”施加到第一晶体管54的栅极且可将互补输入信号“inB”施加到第二晶体管62的栅极。可使用所属领域的技术人员已知的常规电路及技术来产生互补输入信号inB。晶体管54充当下拉晶体管以在被激活时将输出节点58下拉到参考节点(例如，接地)，且晶体管62充当上拉晶体管以在被激活时将输出节点58上拉到VHigh电压。晶体管54及62用作开关以根据in及inB信号而耦合及解耦输出节点58。可在输出节点58处提供具有根据in(及inB)信号的逻辑电平的逻辑电平的输出信号Vout。第三晶体管70可耦合到供应电压(例如Vcc)及第二晶体管62的漏极。晶体管70的栅极可耦合到电压比较器电路60的输出，电压比较器电路60具有耦合到输出节点58的第一输入及经耦合以接收电压参考信号Vref的第二输入。晶体管70可由电压比较器电路60响应于Vout电压与参考电压Vref的比较而产生的控制电压AVn控制。在图2中所图解说明的本发明实施例中，晶体管54、62、70为n沟道晶体管，举例来说，n沟道金属氧化物半导体(“NMOS”)晶体管。在其它实施例中，晶体管54、62、70也可为其它类型的晶体管。
图3中展示可代替图1中所展示的前置放大器24而使用的前置放大器80的另一实施例。前置放大器80使用在前置放大器24中所使用的大部分相同组件。因此，为简洁及清晰起见，将不再重复这些共用组件的特性及操作的解释。前置放大器80与图1中所展示的前置放大器24的不同在于使用电阻器84而非晶体管40作为泄放器阻抗38。在所有其它方面中，前置放大器80可与图1中所展示的前置放大器24相同。
图4中展示可代替图1中所展示的前置放大器24使用的前置放大器90的另一实施例。同样，前置放大器90使用在前置放大器24中所使用的大部分相同组件，因而将不再重复这些共用组件的特性及操作。前置放大器90与图1中所展示的前置放大器24的不同在于使用晶体管94而非在图1的前置放大器24中用作负载阻抗的电阻器32作为负载阻抗。晶体管94具有耦合到偏置电压(例如供应电压Vcc)的栅极以将所述负载阻抗的量值设定为适合值。然而，在其它实施例中，可将除Vcc之外的电压施加到晶体管94的栅极。
图5是可用于将偏置电压Vn供应到图1、3及4中所展示的前置放大器实施例或根据某一其它实施例的前置放大器的偏置电压电路100的示意图。偏置电压电路100包含可与图1中所展示的前置放大器24基本上相同(只不过晶体管30的源极耦合到参考电压(例如接地)而非耦合到输入节点36(图1))的电路。因此，偏置电压电路100的特性可以前置放大器24的特性变化的相同方式随工艺、供应电压及/或温度而变化。
输出节点34可耦合到差分放大器110的第一输入，差分放大器110可为与用于图1的信令系统10中的接收器28基本上相同的电路。差分接收器110的第二输入可耦合到参考电压源114，参考电压源114可供应具有特定量值的参考电压。在一个实施例中，所述参考电压可具有等于供应电压Vcc的量值的约20％的量值。最后，差分放大器110的输出产生可耦合到晶体管30的栅极且在图5的实施例中可耦合到具有特定增益(例如单位增益)的缓冲器120的电压Vn’。然而，在其它实施例中，可不使用缓冲器120，且可在差分放大器110的输出处提供偏置电压Vn。
在操作中，电压Vn’可将电压施加到晶体管30的栅极，所述电压设定经由节点34施加到差分放大器110的第一输入的电压的量值。如果此电压大于来自参考电压源¨4的电压，那么增加电压Vn’，借此增加流动穿过晶体管30的电流。因此，朝向来自参考电压源114的电压降低施加到节点34的电压。如果施加到节点34的电压小于来自参考电压源114的电压，那么电路100以相反方式操作以朝向来自参考电压源114的电压增加施加到节点34的电压。经由晶体管30及差分放大器110的环路增益可足够高使得施加到节点34的电压大致等于由参考电压源114提供的电压。可因此将提供到图1、3及4的前置放大器实施例的偏置电压Vn设定为由参考电压源114提供的电压。
图6中展示可用于将参考电压Vref供应到接收器28(图1)的参考电压产生器140。参考电压产生器140也可类似于图1中所展示的前置放大器24，且因此也可具有紧密追踪由工艺、供应电压及/或温度改变产生的前置放大器24的特性变化的特性。然而，并非如在图1中所展示的前置放大器24中将晶体管40的栅极耦合到Vcc，晶体管40的栅极可耦合到晶体管30的栅极，且因此还接收偏置电压Vn。此外，可经由低通滤波器144将偏置电压Vn施加到晶体管30的栅极，低通滤波器144包含具有适合值以选择使偏置电压Vn中的噪声衰减所处的频率的电阻146及电容148。另外，晶体管40可为可调谐的以使晶体管40的阻抗特性变化且因此使参考电压Vref的量值变化。
图7是使用如图1中所展示或根据某一其它实施例的信令系统实施例的存储器系统200的实施例的框图。存储器系统200可包含存储器单元阵列202，所述存储器单元可为(举例来说)DRAM存储器单元、SRAM存储器单元、快闪存储器单元或一些其它类型的存储器单元。存储器系统200可包含命令解码器206，命令解码器206经由命令总线208接收存储器命令并在存储器系统200内产生对应控制信号以执行各种存储器操作。可经由地址总线220将行及列地址信号施加到存储器系统200且将其提供到地址锁存器210。地址锁存器210接着可输出单独列地址及单独行地址。
可由地址锁存器210将行及列地址分别提供到行地址解码器222及列地址解码器228。列地址解码器228可选择延伸穿过阵列202的对应于相应列地址的位线。行地址解码器222可连接到字线驱动器224，字线驱动器224激活阵列202中的对应于所接收行地址的相应存储器单元行。对应于所接收列地址的选定数据线(例如，一位线或若干位线)可耦合到读取/写入电路230以经由输入-输出数据总线240将读取数据提供到数据输出缓冲器234。可经由数据输入缓冲器244及存储器阵列读取/写入电路230将写入数据施加到存储器阵列202。命令解码器206可响应于施加到命令总线208的存储器命令而在存储器阵列202中执行各种操作。特定来说，命令解码器206可用于产生内部控制信号以从存储器阵列202读取数据及将数据写入到存储器阵列202。
存储器系统200中可包含根据各种实施例的信令系统。在存储器系统200的一些实施例中，信令系统可经配置以将内部或芯片上信号从一个内部组件驱动到另一内部组件，举例来说，将内部控制信号从命令解码器206驱动到存储器系统200的其它内部组件。在其它实例中，信令系统的实施例可耦合来自地址解码器222、228的内部地址信号且经由输入-输出总线240耦合内部数据信号。在存储器系统200的其它实施例中，信令系统实施例经配置以耦合施加到存储器系统200的数据信号。举例来说，输入缓冲器234可包含根据各种实施例的前置放大器及接收器以在将外部施加的数据信号耦合到读取/写入电路230之前接收所述数据信号。还可在除存储器系统之外的应用中利用根据各种实施例的信令系统。
虽然已参考所揭示的实施例描述了本发明，但所属领域的技术人员将认识到，可在不背离本发明的情况下在形式及细节上做出改变。此些修改充分在所属领域的技术人员的技能范围内。因此，本发明不受除所附权利要求书之外的限制。

Claims (26)

1.一种信令系统，其包括：
信号路径；
发射器，其经配置以接收第一数字信号并在输出节点处将对应于所述数字信号的所发射信号提供到所述信号路径；及
接收器系统，其包括：
前置放大器，其经耦合以从所述信号路径接收所述所发射信号，所述前置放大器经配置以提供对应于由所述前置放大器接收的所述所发射信号的经放大信号，所述前置放大器包括共用栅极放大晶体管；及
接收器，其经耦合以从所述前置放大器接收所述经放大信号，所述接收器经配置以提供对应于由所述接收器接收的所述经放大信号的第二数字信号。
2.根据权利要求1所述的信令系统，其中所述信号路径包括未由任何阻抗匹配装置端接的信号线。
3.根据权利要求1所述的信令系统，其中所述信号路径包括穿硅通孔。
4.根据权利要求1所述的信令系统，其中所述前置放大器进一步包括：
负载阻抗，其耦合于所述共用栅极放大晶体管的漏极与第一供应电压节点之间；
泄放器阻抗，其耦合于所述共用栅极放大晶体管的源极与第二供应电压节点之间；且
其中所述共用栅极放大晶体管的栅极经配置以耦合到偏置电压。
5.根据权利要求4所述的信令系统，其中所述负载阻抗包括电阻。
6.根据权利要求4所述的信令系统，其中所述负载阻抗包括具有栅极、源极及漏极的第二晶体管，所述漏极耦合到所述第一供应电压节点，所述源极耦合到所述共用栅极放大晶体管的所述漏极，且所述栅极经配置以耦合到另一偏置电压。
7.根据权利要求4所述的信令系统，其中所述泄放器阻抗包括耦合于所述共用栅极放大晶体管的所述源极与所述第二供应电压节点之间的电阻器。
8.根据权利要求4所述的信令系统，其中所述泄放器阻抗包括具有栅极、源极及漏极的第二晶体管，所述源极耦合到所述第二供应电压节点，所述漏极耦合到所述共用栅极放大晶体管的所述源极，且所述栅极被配置成经耦合以接收另一偏置电压。
9.根据权利要求4所述的信令系统，其进一步包括经配置以提供所述偏置电压的偏置电压源，其中所述偏置电压源包括：
第二晶体管，其具有栅极、源极及漏极，所述源极耦合到所述第二供应电压节点且所述漏极耦合到输出电压节点；
第二负载阻抗，其耦合于所述第二晶体管的所述漏极与所述第一供应电压节点之间；
第二泄放器阻抗，其耦合于所述第二晶体管的所述源极与所述第二供应电压节点之间；及
差分放大器，其具有耦合到所述输出电压节点的第一输入节点、经耦合以接收参考电压的第二输入节点及耦合到所述第二晶体管的所述栅极的输出节点，所述差分放大器经配置以产生具有对应于所述第一与第二输入节点处的电压之间的差的量值的所述偏置电压。
10.根据权利要求4所述的信令系统，其中所述共用栅极放大晶体管包括NMOS晶体管。
11.根据权利要求1所述的信令系统，其中所述接收器包括：
差分放大器，其具有经耦合以从所述前置放大器接收所述经放大信号的第一输入节点及经耦合以接收参考电压的第二输入节点，所述差分放大器经配置以在输出节点处提供具有对应于所述第一与第二输入节点处的电压之间的差的量值的所述第二数字信号。
12.根据权利要求11所述的信令系统，其进一步包括经配置以提供所述参考电压的参考电压源，其中所述参考电压源包括：
晶体管，其具有经配置以接收偏置电压的栅极、源极及漏极，所述漏极耦合到参考电压输出节点；
负载阻抗，其耦合于所述晶体管的所述漏极与第一供应电压节点之间；及
泄放器阻抗，其耦合于所述晶体管的所述源极与第二供应电压节点之间。
13.根据权利要求12所述的信令系统，其进一步包括低通滤波器，所述低通滤波器经配置以将所述偏置电压耦合到所述晶体管的所述栅极。
14.根据权利要求1所述的信令系统，其中所述发射器经配置以提供具有小于约50毫伏的振幅的所述所发射信号。
15.根据权利要求1所述的信令系统，其中所述发射器包括：
第一晶体管，其具有栅极及漏极以及耦合于第一供应电压节点与第一电路节点之间的源极；
第二晶体管，其具有漏极及耦合于所述第一电路节点与所述发射器的所述输出节点之间的源极，所述第二晶体管进一步具有经耦合以接收从所述第一数字信号导出的第一信号的栅极；
第三晶体管，其具有漏极及耦合于所述发射器的所述输出节点与第二供应电压节点之间的源极，所述第三晶体管进一步具有经耦合以接收所述第一数字信号的栅极；及
电压比较器，其具有耦合到所述发射器的所述输出节点的第一输入、经配置以接收参考电压的第二输入及耦合到所述第一晶体管的所述栅极的输出节点，所述电压比较器经配置以响应于相对于所述参考电压的所述输出节点的电压而控制所述第一晶体管的传导性。
16.根据权利要求1所述的信令系统，其中所述前置放大器经配置以具有大于1的增益，使得所述前置放大器经配置以提供具有大于由所述前置放大器接收的所述所发射信号的振幅的经放大信号。
17.一种前置放大器，其包括：
晶体管，其具有经配置以接收偏置电压的栅极、源极及漏极，所述源极耦合到输入节点且所述漏极耦合到输出节点；
负载阻抗，其耦合于所述晶体管的所述漏极与第一供应电压节点之间；及
泄放器阻抗，其耦合于所述晶体管的所述源极与第二供应电压节点之间。
18.根据权利要求17所述的前置放大器，其中所述负载阻抗包括电阻。
19.根据权利要求17所述的前置放大器，其中所述负载阻抗包括第二晶体管。
20.根据权利要求17所述的前置放大器，其中所述泄放器阻抗包括电阻。
21.根据权利要求17所述的前置放大器，其中所述泄放器阻抗包括第二晶体管。
22.根据权利要求17所述的前置放大器，其进一步包括经配置以提供所述偏置电压的偏置电压源，且其中所述偏置电压源包括：
第二晶体管，其具有栅极、源极及漏极，所述源极耦合到所述第二供应电压节点且所述漏极耦合到输出电压节点；
第二负载阻抗，其耦合于所述第二晶体管的所述漏极与所述第一供应电压节点之间；
第二泄放器阻抗，其耦合于所述第二晶体管的所述源极与所述第二供应电压节点之间；及
差分放大器，其具有耦合到所述输出电压节点的第一输入节点、经耦合以接收参考电压的第二输入及耦合到所述第二晶体管的所述栅极的输出节点，所述差分放大器经配置以产生具有对应于所述第一与第二输入节点处的电压之间的差的量值的所述偏置电压。
23.一种存储器装置，其包括：
存储器单元阵列；
至少一个发射器，其经配置以接收第一数字信号且将对应于所述数字信号的所发射信号提供到信号路径；及
至少一个接收器系统，每一接收器系统包括：
前置放大器，其经耦合以从所述信号路径接收所述所发射信号，所述前置放大
器经配置以提供对应于由所述前置放大器接收的所述所发射信号的经放大信号，所
述前置放大器包括共用栅极放大晶体管；及
接收器，其经耦合以从所述前置放大器接收所述经放大信号，所述接收器经配置以提供对应于由所述接收器接收的所述经放大信号的第二数字信号。
24.根据权利要求23所述的存储器装置，其中所述前置放大器进一步包括：
负载阻抗，其耦合于所述共用栅极放大晶体管的漏极与第一供应电压节点之间；
泄放器阻抗，其耦合于所述共用栅极放大晶体管的源极与第二供应电压节点之间；且
其中所述共用栅极放大晶体管的栅极经配置以耦合到偏置电压。
25.一种接收数字信号的方法，其包括：
接收所述数字信号；
放大所述数字信号以产生经放大信号；及
将电流从输入节点泄放到供应电压节点。
26.根据权利要求25所述的方法，其中所述放大所述数字信号以产生经放大信号的动作包括：使用共用栅极放大晶体管来放大所述数字信号以产生所述经放大信号。
CN201180023082.6A 2010-04-15 2011-04-04 信令系统、前置放大器、存储器装置及方法 Active CN102884579B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/760,922 US8283946B2 (en) 2010-04-15 2010-04-15 Signaling systems, preamplifiers, memory devices and methods
US12/760,922 2010-04-15
PCT/US2011/031119 WO2011130039A2 (en) 2010-04-15 2011-04-04 Signaling systems, preamplifiers, memory devices and methods

Publications (2)

Publication Number Publication Date
CN102884579A true CN102884579A (zh) 2013-01-16
CN102884579B CN102884579B (zh) 2016-03-30

Family

ID=44787796

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201180023082.6A Active CN102884579B (zh) 2010-04-15 2011-04-04 信令系统、前置放大器、存储器装置及方法

Country Status (7)

Country Link
US (2) US8283946B2 (zh)
EP (1) EP2559034B1 (zh)
JP (1) JP5585923B2 (zh)
KR (2) KR101443482B1 (zh)
CN (1) CN102884579B (zh)
TW (2) TWI495261B (zh)
WO (1) WO2011130039A2 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8022729B2 (en) 2008-04-11 2011-09-20 Micron Technology, Inc. Signal driver circuit having adjustable output voltage for a high logic level output signal
US8283946B2 (en) 2010-04-15 2012-10-09 Micron Technology, Inc. Signaling systems, preamplifiers, memory devices and methods
US8487702B2 (en) * 2011-09-21 2013-07-16 Realtek Semiconductor Corp. Transimpedance amplifier and method thereof
US9166591B1 (en) * 2012-02-03 2015-10-20 Altera Corporation High speed IO buffer
KR102305502B1 (ko) * 2014-12-22 2021-09-28 삼성디스플레이 주식회사 스캔라인 드라이버 칩 및 이를 포함하는 디스플레이 장치

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5510745A (en) * 1987-07-29 1996-04-23 Fujitsu Limited High-speed electronic circuit having a cascode configuration
US6826390B1 (en) * 1999-07-14 2004-11-30 Fujitsu Limited Receiver, transceiver circuit, signal transmission method, and signal transmission system
CN1617120A (zh) * 2003-07-28 2005-05-18 大塚宽治 信号传输系统和信号传输线路
US7292629B2 (en) * 2002-07-12 2007-11-06 Rambus Inc. Selectable-tap equalizer
US20100060320A1 (en) * 2008-09-11 2010-03-11 Micron Technology, Inc. Signal driver circuit having an adjustable output voltage

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4553051A (en) * 1983-07-18 1985-11-12 Texas Instruments Incorporated PMOS Input buffer compatible with logic inputs from an NMOS microprocessor
EP0329793B1 (en) 1987-07-29 1995-10-25 Fujitsu Limited High-speed electronic circuit having a cascode configuration
JPH02500238A (ja) * 1987-07-29 1990-01-25 富士通株式会社 カスコード構成の高速電子回路
JPH0685564A (ja) * 1992-09-01 1994-03-25 Mitsubishi Electric Corp 増幅器回路
JPH07106875A (ja) * 1993-09-30 1995-04-21 Nec Corp 半導体集積回路
TW381218B (en) * 1998-04-20 2000-02-01 Via Tech Inc I/O buffer for improving ring back effect
JP3725001B2 (ja) * 2000-03-28 2005-12-07 株式会社東芝 選択回路、ｄ／ａ変換器及びａ／ｄ変換器
US7490275B2 (en) 2001-02-02 2009-02-10 Rambus Inc. Method and apparatus for evaluating and optimizing a signaling system
US6639472B2 (en) * 2002-03-26 2003-10-28 Intel Corporation High bandwidth, low power, single stage cascode transimpedance amplifier for short haul optical links
US6771131B2 (en) 2002-05-09 2004-08-03 Intel Corporation CMOS Amplifier for optoelectronic receivers
JP2004304312A (ja) * 2003-03-28 2004-10-28 Toshiba Corp アナログ／ディジタル変換器および通信装置
JP2005080090A (ja) * 2003-09-02 2005-03-24 Toyota Industries Corp 差動増幅回路の出力電圧制御回路及び電圧検出器
US6934197B2 (en) * 2003-10-10 2005-08-23 Infineon Technologies Ag Method and circuit configuration for digitizing a signal in an input buffer of a DRAM device
US7042295B2 (en) 2004-03-31 2006-05-09 Cornell Research Foundation, Inc. Low-voltage, low-power transimpedance amplifier architecture
DE102004042173B4 (de) 2004-08-31 2008-12-18 Qimonda Ag DQS-Signalling in DDR-III-Speichersystemen ohne Präambel
US7243176B2 (en) * 2004-11-05 2007-07-10 Intel Corporation Method and apparatus for power efficient and scalable memory interface
US7663442B2 (en) 2005-03-28 2010-02-16 Intel Corporation Data receiver including a transconductance amplifier
GB2424774B (en) * 2005-03-31 2009-02-25 Seiko Epson Corp Sensing circuit
JP2006314059A (ja) * 2005-05-09 2006-11-16 Sony Corp 半導体装置
US7562581B2 (en) * 2005-09-29 2009-07-21 Case Western Reserve University Wireless sensor platform for harsh environments
JPWO2007099622A1 (ja) * 2006-03-01 2009-07-16 富士通株式会社 増幅回路
JP4199789B2 (ja) * 2006-08-29 2008-12-17 エルピーダメモリ株式会社 半導体装置の出力回路調整方法
US7768306B2 (en) * 2006-09-20 2010-08-03 Mediatek Inc. Low to high voltage conversion output driver
JP5061588B2 (ja) * 2006-11-16 2012-10-31 日本電気株式会社 半導体装置
WO2008100843A2 (en) * 2007-02-12 2008-08-21 Rambus Inc. Correction of voltage offset and clock offset for sampling near zero-crossing point
TWI338457B (en) * 2007-04-12 2011-03-01 Novatek Microelectronics Corp Reference voltage generator for analog-to-digital converter circuit
US7698470B2 (en) * 2007-08-06 2010-04-13 Qimonda Ag Integrated circuit, chip stack and data processing system
US7538572B2 (en) * 2007-09-13 2009-05-26 Micron Technology, Inc. Off-chip driver apparatus, systems, and methods
US8253442B2 (en) 2008-03-31 2012-08-28 Micron Technology, Inc. Apparatus and method for signal transmission over a channel
US7741873B2 (en) 2008-04-21 2010-06-22 Micron Technology, Inc. Receiver circuitry for receiving reduced swing signals from a channel
US8283946B2 (en) 2010-04-15 2012-10-09 Micron Technology, Inc. Signaling systems, preamplifiers, memory devices and methods

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5510745A (en) * 1987-07-29 1996-04-23 Fujitsu Limited High-speed electronic circuit having a cascode configuration
US6826390B1 (en) * 1999-07-14 2004-11-30 Fujitsu Limited Receiver, transceiver circuit, signal transmission method, and signal transmission system
US7292629B2 (en) * 2002-07-12 2007-11-06 Rambus Inc. Selectable-tap equalizer
CN1617120A (zh) * 2003-07-28 2005-05-18 大塚宽治 信号传输系统和信号传输线路
US20100060320A1 (en) * 2008-09-11 2010-03-11 Micron Technology, Inc. Signal driver circuit having an adjustable output voltage

Also Published As

Publication number Publication date
US9184711B2 (en) 2015-11-10
TW201203838A (en) 2012-01-16
KR101443482B1 (ko) 2014-09-22
CN102884579B (zh) 2016-03-30
WO2011130039A3 (en) 2011-12-22
JP5585923B2 (ja) 2014-09-10
US8283946B2 (en) 2012-10-09
TWI495261B (zh) 2015-08-01
KR20140041931A (ko) 2014-04-04
KR20130012025A (ko) 2013-01-30
EP2559034A4 (en) 2015-11-25
TWI573389B (zh) 2017-03-01
EP2559034A2 (en) 2013-02-20
US20130002354A1 (en) 2013-01-03
KR101563096B1 (ko) 2015-10-23
JP2013524728A (ja) 2013-06-17
EP2559034B1 (en) 2020-06-03
WO2011130039A2 (en) 2011-10-20
US20110254627A1 (en) 2011-10-20
TW201605167A (zh) 2016-02-01

Similar Documents

Publication Publication Date Title
US7714617B2 (en) Signal driver circuit having an adjustable output voltage
KR102365143B1 (ko) 멀티-파워와 게인-부스팅 기술을 이용하는 전압 레귤레이터와 이를 포함하는 모바일 장치들
US6359473B1 (en) Amplifier for use in semiconductor integrated circuits
US9455002B2 (en) Amplifying circuit and semiconductor memory device including the same
US20160240230A1 (en) Signal driver circuit having adjustable output voltage for a high logic level output signal
CN102884579A (zh) 信令系统、前置放大器、存储器装置及方法
KR100744148B1 (ko) 안정적인 감지 증폭 동작을 수행하는 감지 증폭기 및 이를구비하는 입출력 감지 증폭 장치
US10943626B1 (en) Semiconductor memory device with power gating circuit for data input-output control block and data input/output block and semiconductor system including the same
US7808318B2 (en) Data amplifying circuit controllable with swing level according to operation mode and output driver including the same
US10522215B2 (en) Reading circuit and method
KR20120061557A (ko) 고전압 발생기 및 고전압 발생 방법
TW201716903A (zh) 使用多電源和增益提升技術之電壓調節器以及包含該電壓調節器的行動裝置
US20070069767A1 (en) Differential amplifier
US11489500B2 (en) Differential amplifier
KR100728568B1 (ko) 반도체 메모리 장치의 데이터 입출력 회로
US8521105B2 (en) Transmitter for transmitting a transmission signal
US9190123B2 (en) Semiconductor devices and semiconductor systems including the same
US7881138B2 (en) Memory circuit with sense amplifier

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant