CN101494456A - 延迟锁定回路以及时钟信号锁定方法 - Google Patents

延迟锁定回路以及时钟信号锁定方法 Download PDF

Info

Publication number
CN101494456A
CN101494456A CNA2008101337178A CN200810133717A CN101494456A CN 101494456 A CN101494456 A CN 101494456A CN A2008101337178 A CNA2008101337178 A CN A2008101337178A CN 200810133717 A CN200810133717 A CN 200810133717A CN 101494456 A CN101494456 A CN 101494456A
Authority
CN
China
Prior art keywords
signal
clock signal
delay
locked loop
control voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2008101337178A
Other languages
English (en)
Other versions
CN101494456B (zh
Inventor
黄志豪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Himax Technologies Ltd
Original Assignee
Himax Technologies Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Himax Technologies Ltd filed Critical Himax Technologies Ltd
Publication of CN101494456A publication Critical patent/CN101494456A/zh
Application granted granted Critical
Publication of CN101494456B publication Critical patent/CN101494456B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

一种延迟锁定回路及时钟信号锁定方法，其中延迟锁定回路包括相位检测器、移位寄存器、数字滤波器、数字模拟转换器、偏压电路以及延迟电路。相位检测器产生一迟滞信号以及一领先信号，移位寄存器依据迟滞信号以及领先信号产生数字数据。数字滤波器依据数字数据产生选择信号，并由数字模拟转换器将选择信号转换为偏压电压。偏压电路依据偏压电压产生第一控制电压以及第二控制电压，并由延迟电路依据第一控制电压以及第二控制电压产生回授时钟信号。

Description

延迟锁定回路以及时钟信号锁定方法
技术领域
本发明涉及一种延迟锁定回路，特别是涉及一种包含数字电路的延迟锁定回路。
背景技术
随着半导体工艺的进步，VLSI电路的操作频率已大幅增加。因此，电子设备需要升级其操作频率，以跟上不断进步的半导体工艺。举例来说，超高速系统电路，如无线手机、光纤链接、微处理器以及系统级芯片(SoC)等，均已达到GHz的水平。
由于需要将众多的电路整合在一个芯片内，故时钟信号需要广泛地分布于整个芯片中，如此一来将会产生时钟偏移的现象。例如，当一输入时钟信号驱动芯片，由于芯片内部时钟信号所经过的路径长短不一，因此输入时钟信号与芯片内部时钟信号之间，以及芯片内部数个时钟信号之间会存在一个不确定的延迟时间，称为时钟偏移(clock skew)，此一时钟偏移现象会导致芯片的工作不正确。
为了使系统芯片上的所有时钟同步化以解决此一时钟偏移问题，锁相回路(PLL)与延时锁定回路(DLL)中已应用在许多超高速电路与系统。
图1示出了一传统延迟锁定回路方块图。延迟锁定回路包括电压控制延迟线107、相位检测器101、回路滤波器105，以及电荷泵浦(Chargepump)103。相位检测器101检测输入时钟信号与内部时钟信号之间的相位差。回路滤波器105通常包括一电容，此一电容系由电荷泵浦103来控制充放电。回路滤波器105用来减少高频噪音并提供一个直流信号给电压控制延迟线107。相位检测器101输出的迟滞信号UP和领先信号DN输入至电荷泵浦103，提供电荷泵浦103依据来产生控制电压VCTL，此控制电压VCTL用来控制延迟线107。
当输出时钟信号被锁定，控制电压VCTL会是常数且电压控制延迟线107具有最佳延迟时间以及最佳延迟路径，使芯片上的所有时钟信号同步。
然而在这传统的延时锁定回路当中，控制电压VCTL跟不上相位检测器所输出变化迅速的迟滞信号UP以及领先信号DN，使得电压控制延迟线107无法产生正确的延迟时间，因此无法正确锁定时钟信号，导致芯片上的电路不稳定。
因此，需要一个新的延迟锁定回路和一稳定方法，能在高速电路中锁定时钟信号，以使芯片上的电路正确稳定地工作。
发明内容
因此本发明的一方面提供一种延迟锁定回路，能在高速电路中正确地锁定时钟信号，使芯片上的电路能够正确、稳定地工作。
根据本发明的一实施例，延迟锁定回路包括一相位检测器、一移位寄存器、一数字滤波器、一数字模拟转换器、一偏压电路以及一延迟电路。相位检测器依据一输入时钟信号与一回授时钟信号的相位差，产生一迟滞信号以及一领先信号。移位寄存器依据此迟滞信号以及领先信号产生一数字数据，此数字数据的一位为逻辑一。
数字滤波器依据数字数据产生一选择信号，其中数字数据的位数为选择信号的整数倍。数字模拟转换器将选择信号转换为一偏压电压，并由偏压电路依据偏压电压产生一第一控制电压以及一第二控制电压，接着由延迟电路依据第一控制电压以及第二控制电压产生回授时钟信号。
本发明的另一方面提供一种时钟信号锁定方法，能在高速电路中正确地锁定时钟信号，使芯片上的电路能够正确、稳定地工作。
根据本发明的另一实施例，时钟信号锁定方法的步骤包括检测一输入时钟信号与一回授时钟信号的一相位差；依据此相位差产生一相位指标信号，并将相位指标信号转换为一数字数据，其中此数字数据的一位为逻辑1。接着将数字数据分为多个数据组，其中各个数据组输出选择信号的一位，此选择信号的总位数小于数字数据的总位数；然后依据此选择信号产生一偏压电压，以调整一延迟时间。
根据上述实施例，延迟锁定回路的数字滤波器降低了相位检测器所输出的相位指标信号的频率，使数字模拟转换器所输出的电压控制信号能够跟上相位指标信号的频率，如此一来，便能够即时地调整延迟时间，因而能在高速电路中正确地锁定时钟信号，以使芯片上的电路稳定正确地工作。
附图说明
为使本发明的上述和其他目的、特征、优点与实施例能更明显易懂，附图的详细说明如下：
图1示出了一传统延迟锁定回路方块图。
图2示出了本发明一实施例的延迟锁定回路方块图。
图3示出了本发明一实施例的数字滤波器示意图。
图4示出了本发明一实施例的数字模拟转换器示意图。
图5示出了本发明一实施例的延迟电路示意图。
图6示出了本发明一实施例的时钟信号锁定方法流程图。
附图符号说明
101：相位检测器            103：电荷泵浦
105：回路滤波器            107：电压控制延迟线
201：相位检测器            203：移位寄存器
205：数字滤波器            207：数字模拟转换器
209：偏压电路              211：延迟电路
213：数字数据              215：选择信号
301：或门                  501：缓冲器
601～607：步骤             R1～Rn：电阻
S1～Sn：开关
具体实施方式
请参照图2，其示出了本发明一实施例的延迟锁定回路方块图。延迟锁定回路包括相位检测器201、移位寄存器203、数字滤波器205、数字模拟转换器207、偏压电路209以及延迟电路211。
相位检测器201依据输入时钟信号CKIN与回授时钟信号CKO的相位差来产生迟滞信号UP以及领先信号DN。移位寄存器203依据迟滞信号UP以及领先信号DN产生数字数据213，其中数字数据213的数字元中仅一位为逻辑1(logic 1)。数字滤波器205依据M位的数字数据213产生一N位的选择信号215，其中数字数据213的位数M为选择信号215位数N的整数倍。
数字模拟转换器207将选择信号215转换为偏压电压VCTL，偏压电路209则依据偏压电压VCTL产生第一控制电压VBP以及第二控制电压VBN。延迟电路211依据第一控制电压VBP以及第二控制电压VBN产生回授时钟信号CKO。
请参照图3，其示出了本发明一实施例的数字滤波器示意图。数字滤波器205包括数个或门(OR gate)301，各个或门301接收数字数据213的至少两位，并输出选择信号的一位。在此图3的数字滤波器205中，数字数据213的总位数是选择信号215总位数的四倍。
举例来说，若移位寄存器203包括256个触发器(flip-flop)并输出256位的数字数据，则数字滤波器205需要输出64位的选择信号215，因此数字滤波器205会需要64个或门301，各个或门301接收数字数据213的4个位，并输出选择信号215的1个位。
当或门301的输入端有一为逻辑1时，或门301会输出逻辑1，只有当或门301的所有输入端均为逻辑0时，或门301才会输出逻辑0。由于所有(64个)或门301所接收的数字数据213仅有一位为逻辑1，因此只有接收到此逻辑1位的或门301才会输出逻辑1，直至此逻辑1移位至下一或门301为止，才改为输出逻辑0。换言之，只有当逻辑1的位移位四次之后，选择信号215(即所有或门301的输出)才会改变。因此，选择信号215的改变频率会降低为数字数据213的四分之一。
由于选择信号215的改变频率降低，依据选择信号215而产生的偏压电压VCTL以及随之改变的控制信号VBP、VBN就有足够的时间来改变它们的状态，因此能够正确地产生输出时钟信号CKO，延迟锁定回路能够正常稳定地工作，并正确地锁定时钟信号。
请参照图4，其示出了本发明一实施例的数字模拟转换器示意图。数字模拟转换器207包括电性串接的电阻R1、R2、R3...Rn。选择信号215所控制的开关S1、S2...Sn用来选择电阻R1、R2、R3...Rn，以分压供应电压VDD来产生偏压电压VCTL。例如，如果只有开关S1导通，那么偏压电压VCTL等于(R1/R1+R2+...Rn)·VDD。
请参照图5，其示出了本发明一实施例的延迟电路示意图。延迟电路211包括数个电性串接的缓冲器501，每一缓冲器501输出回授时钟信号CKO的一位，各个位的回授信号之间存在相位差，第n个回授时钟信号CKO[n]与第1个回授时钟信号CKO[1]之间存在最大相位差。各个缓冲器501的延迟时间受控于第一控制电压VBP以及第二控制电压VBN。
由于第一控制电压VBP以及第二控制电压VBN是由偏压电路209依据偏压电压VCTL来产生，因此缓冲器501的延迟时间也会跟着偏压电压VCTL改变。举例来说，如果回授时钟信号CKO[1]落后输入时钟信号CKIN，则迟滞信号UP以及领先信号DN会分别为逻辑1与逻辑0。如此一来，偏压电压VCTL以及第一控制电压VBP会上升，第二控制电压VBN以及缓冲器501的延迟时间则会下降，使得回授时钟信号CKO[1]能够跟上输入时钟信号CKIN。
另一方面，若回授时钟信号CKO[1]领先输入时钟信号CKIN，则迟滞信号UP以及领先信号DN会分别为逻辑0与逻辑1。如此一来，偏压电压VCTL以及第一控制电压VBP会下降，第二控制电压VBN以及缓冲器501的延迟时间则会上升，使得回授时钟信号CKO[1]能够减缓至与输入时钟信号CKIN同步。
请参照图6，其示出了本发明一实施例的时钟信号锁定方法流程图。此方法首先检测输入时钟信号和回授时钟信号之间的相位差来产生领先/迟滞信号(步骤601)，然后将领先/迟滞信号转变成数字数据，此只数字数据有1位为逻辑1(步骤603)。在步骤603中，采用移位寄存器来转换领先/迟滞信号。移位寄存器包括数个触发器(flip-flop)，如256个触发器，这些触发器由领先/迟滞信号控制何者应该输出逻辑1。
当数字数据已产生，时钟信号锁定方法会继续将数字数据分为多个数据群组(步骤605)，其中各数据群组输出选择信号的1位，使得选择信号的位数小于数字数据的位数。在此步骤605当中，可采用或门(OR-gate)来进行分组，其中各个或门301接收数字数据的至少其中两位，并输出选择信号的一位。借着或门来进行分组，可以使得选择信号的变化频率小于数字数据的变化频率。
接着，时钟信号锁定方法会依据选择信号来产生偏压电压并调整缓冲器的延迟时间(步骤607)。缓冲器接收输入时钟信号并产生回授时钟信号。举例来说，当回授时钟信号落后输入时钟信号，缓冲器的延迟时间会下降，当回授时钟信号领先输入时钟信号，缓冲器的延迟时间则会增加。
根据上述实施例，藉由将与时钟信号相位差大小相关的数字数据分组，可使调整缓冲器延迟时间的偏压电压/控制电压有足够的时间改变状态来回应时钟信号之间的相位差，因此能使延迟锁定回路保持稳定，并正确地锁定时钟信号。
虽然本发明已以一较佳实施例揭示如上，然其并非用以限定本发明，本领域的技术人员在不脱离本发明的精神和范围的前提下可作各种的更动与润饰，因此本发明的保护范围以本发明的权利要求为准。

Claims (16)

1.一种延迟锁定回路，包含：
一相位检测器，依据一输入时钟信号与一回授时钟信号的相位差产生一迟滞信号以及一领先信号；
一移位寄存器，依据该迟滞信号以及该领先信号产生一数字数据，其中该数字数据的一位为逻辑1；
一数字滤波器，依据该数字数据产生一选择信号，其中该数字数据位数为该选择信号位数的整数倍；
一数字模拟转换器，将该选择信号转换为一偏压电压；
一偏压电路，依据该偏压电压产生一第一控制电压以及一第二控制电压；以及
一延迟电路，依据该第一控制电压以及该第二控制电压产生该回授时钟信号。
2.如权利要求1所述的延迟锁定回路，其中该数字滤波器包含多个或门，各个或门接收该数字数据的至少两位，并输出该选择信号的一位。
3.如权利要求1所述的延迟锁定回路，其中该数字数据位数为该选择信号位数的四倍。
4.如权利要求1所述的延迟锁定回路，其中该移位寄存器包含256个触发器，以输出256位的该数字数据。
5.如权利要求4所述的延迟锁定回路，其中该数字滤波器包含64个或门，以输出64位的该选择信号。
6.如权利要求1所述的延迟锁定回路，其中该数字模拟转换器包含多个电性串接的电阻，该些电阻系由该选择信号选择以分压一供应电压，藉以产生该偏压电压。
7.如权利要求1所述的延迟锁定回路，其中该延迟电路包含多个电性串接的缓冲器，各个缓冲器输出该回授时钟信号的一位。
8.如权利要求7所述的延迟锁定回路，其中该第一控制电压以及该第二控制电压控制各个缓冲器的延迟时间。
9.如权利要求8所述的延迟锁定回路，其中第一控制电压以及该第二控制电压于该回授时钟信号落后该输入时钟信号时，缩短各个缓冲器的延迟时间。
10.如权利要求8所述的延迟锁定回路，其中第一控制电压以及该第二控制电压于该回授时钟信号领先该输入时钟信号时，延长各个缓冲器的延迟时间。
11.一种时钟信号锁定方法，包含：
检测一输入时钟信号与一回授时钟信号的一相位差；
依据该相位差产生一相位指标信号；
将该相位指标信号转换为一数字数据，其中该数字数据的一位为逻辑1；
将该数字数据分为多个数据组，其中各个数据组输出一选择信号的一位，且该选择信号位数小于该数字数据位数；以及
依据该选择信号产生一偏压电压，以调整一延迟时间。
12.如权利要求11所述的时钟信号锁定方法，其中是由多个或门接收该数字数据并输出该选择信号，各个或门接收该数字数据的至少两位并输出该选择信号的一位。
13.如权利要求11所述的时钟信号锁定方法，其中由一移位寄存器接收该相位指标信号以产生该数字数据。
14.如权利要求11所述的时钟信号锁定方法，其中该选择信号用以控制多个开关以连接多个电阻端点的其中之一，藉以分压一供应电压以产生该偏压电压。
15.如权利要求11所述的时钟信号锁定方法，其中由具有该延迟时间的一缓冲器接收该输入时钟信号并产生该回授时钟信号。
16.如权利要求15所述的时钟信号锁定方法，其中当该回授时钟信号落后该输入时钟信号时，缩短该缓冲器的延迟时间，当该回授时钟信号领先该输入时钟信号时，延长该缓冲器的延迟时间。
CN2008101337178A 2008-01-25 2008-07-25 延迟锁定回路以及时钟信号锁定方法 Expired - Fee Related CN101494456B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/010,530 US7692462B2 (en) 2008-01-25 2008-01-25 Delay-locked loop and a stabilizing method thereof
US12/010,530 2008-01-25

Publications (2)

Publication Number Publication Date
CN101494456A true CN101494456A (zh) 2009-07-29
CN101494456B CN101494456B (zh) 2011-06-15

Family

ID=40898596

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008101337178A Expired - Fee Related CN101494456B (zh) 2008-01-25 2008-07-25 延迟锁定回路以及时钟信号锁定方法

Country Status (3)

Country Link
US (1) US7692462B2 (zh)
CN (1) CN101494456B (zh)
TW (1) TWI338454B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103178844A (zh) * 2011-12-22 2013-06-26 爱思开海力士有限公司 滤波电路、相位一致性判断电路以及延迟锁定环
CN103795408A (zh) * 2012-10-31 2014-05-14 英特尔移动通信有限责任公司 用于数字pll的环路滤波器中的位宽减小
CN106160735A (zh) * 2014-12-19 2016-11-23 财团法人交大思源基金会 读出系统
CN111179987A (zh) * 2019-12-11 2020-05-19 深圳市国微电子有限公司 3d堆叠存储器、时钟偏斜消除方法及时钟偏斜消除电路
CN114531556A (zh) * 2021-03-21 2022-05-24 深圳市汇顶科技股份有限公司 数字串行读出架构

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101169210B1 (ko) * 2009-02-13 2012-07-27 주식회사 실리콘웍스 지연고정루프 기반의 클럭 복원부가 구비된 수신부 장치
KR101327221B1 (ko) * 2012-07-06 2013-11-11 주식회사 실리콘웍스 클럭생성기, 데이터 수신부 및 마스터 클럭신호 복원방법
US9729157B2 (en) * 2015-02-13 2017-08-08 Macom Technology Solutions Holdings, Inc. Variable clock phase generation method and system

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4003052A (en) * 1975-12-15 1977-01-11 United Technologies Corporation Digital prefilter for clutter attenuation in MTI radars
US4047097A (en) * 1976-04-15 1977-09-06 Westinghouse Electric Corporation Apparatus and method for transient free energization and deenergization of static VAR generators
US4532495A (en) * 1978-02-24 1985-07-30 Votrax, Inc. Speech digitization system
JP3158414B2 (ja) * 1990-06-25 2001-04-23 日本電気株式会社 エコーキャンセラ
US5375148A (en) * 1993-03-01 1994-12-20 Motorola, Inc. VCO bias generator in a phase lock loop
KR960013048B1 (ko) * 1994-05-17 1996-09-25 엘지반도체 주식회사 디지탈/아날로그 변환기의 오차 보상회로
KR0181165B1 (ko) * 1995-06-29 1999-04-01 김광호 유한장 임펄스응답 필터 및 그 필터링 방법
US5661673A (en) * 1995-08-31 1997-08-26 National Semiconductor Corporation Power efficient booth multiplier using clock gating
US6067363A (en) * 1996-06-03 2000-05-23 Ericsson Inc. Audio A/D convertor using frequency modulation
JP4083861B2 (ja) * 1998-03-06 2008-04-30 株式会社日立国際電気 ディジタル信号伝送装置
US6112218A (en) * 1998-03-30 2000-08-29 Texas Instruments Incorporated Digital filter with efficient quantization circuitry
JP3207392B2 (ja) * 1998-09-11 2001-09-10 沖電気工業株式会社 データ格納制御回路
US7110482B2 (en) * 2000-12-29 2006-09-19 Lockheed Martin Corporation Method and apparatus for tracking invalid signals through a digital system
US7177344B2 (en) * 2001-03-14 2007-02-13 Mercury Computer Systems, Inc. Wireless communication systems and methods for long-code communications for regenerative multiple user detection involving implicit waveform subtraction
US6486818B1 (en) * 2001-07-26 2002-11-26 Maxim Integrated Products, Inc. Segmented resistor string digital-to-analog converters
US20030043950A1 (en) * 2001-09-04 2003-03-06 Hansen Eric J. Phase-locked loop frequency synthesizer with two-point modulation
US6545545B1 (en) * 2001-09-10 2003-04-08 Micrel, Incorporated Voltage-controlled oscillator frequency auto-calibrating system
KR100468727B1 (ko) * 2002-04-19 2005-01-29 삼성전자주식회사 지연 동기 루프의 지연 라인 제어 회로
US7206798B1 (en) * 2002-07-30 2007-04-17 Adaptec, Inc. Apparatus and method for programmable dual stage digital filter
JP3859624B2 (ja) * 2003-07-31 2006-12-20 エルピーダメモリ株式会社 遅延回路と遅延同期ループ装置
JP4376076B2 (ja) * 2004-01-30 2009-12-02 富士通マイクロエレクトロニクス株式会社 Ｄ／ａ変換器および半導体装置
US6980042B2 (en) * 2004-04-05 2005-12-27 Micron Technology, Inc. Delay line synchronizer apparatus and method
US7024324B2 (en) * 2004-05-27 2006-04-04 Intel Corporation Delay element calibration
US7019550B2 (en) * 2004-06-29 2006-03-28 Intel Corporation Leakage testing for differential signal transceiver
US8067966B2 (en) * 2004-11-30 2011-11-29 Agere Systems Inc. Voltage controlled delay loop and method with injection point control
CN1815892B (zh) * 2005-01-31 2011-09-28 瑞昱半导体股份有限公司 一种检测相位误差并产生控制信号的电路
US7634039B2 (en) * 2005-02-04 2009-12-15 True Circuits, Inc. Delay-locked loop with dynamically biased charge pump
US7425858B1 (en) * 2005-09-16 2008-09-16 Advanced Micro Devices, Inc. Delay line periodically operable in a closed loop
US7400181B2 (en) * 2005-09-30 2008-07-15 Agere Systems Inc. Method and apparatus for delay line control using receive data
KR101125018B1 (ko) * 2005-12-12 2012-03-28 삼성전자주식회사 디지털 지연셀 및 이를 구비하는 지연 라인 회로
KR100667595B1 (ko) * 2005-12-29 2007-01-11 삼성전자주식회사 가변 길이 디코더
US20090070654A1 (en) * 2006-02-09 2009-03-12 International Business Machines Corporation Design Structure For A Processor System With Background Error Handling Feature
KR100795007B1 (ko) * 2006-06-27 2008-01-16 주식회사 하이닉스반도체 동기회로의 지연 장치 및 그 제어방법
US7495518B1 (en) * 2007-07-05 2009-02-24 Matsushita Electric Industrial Automatic radio frequency feedback calibration circuit
JP2009135673A (ja) * 2007-11-29 2009-06-18 Elpida Memory Inc 遅延調整回路
US20090146704A1 (en) * 2007-12-05 2009-06-11 Chih-Haur Huang Delay locked loop circuit and method for eliminating jitter and offset therein
US20090146705A1 (en) * 2007-12-05 2009-06-11 Chih-Haur Huang Delay locked loop circuit and method for eliminating jitter and offset therein

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103178844A (zh) * 2011-12-22 2013-06-26 爱思开海力士有限公司 滤波电路、相位一致性判断电路以及延迟锁定环
CN103178844B (zh) * 2011-12-22 2017-05-17 爱思开海力士有限公司 滤波电路、相位一致性判断电路以及延迟锁定环
CN103795408A (zh) * 2012-10-31 2014-05-14 英特尔移动通信有限责任公司 用于数字pll的环路滤波器中的位宽减小
CN103795408B (zh) * 2012-10-31 2017-01-04 英特尔德国有限责任公司 用于数字pll的环路滤波器中的位宽减小
CN106160735A (zh) * 2014-12-19 2016-11-23 财团法人交大思源基金会 读出系统
CN106160735B (zh) * 2014-12-19 2019-02-05 财团法人交大思源基金会 读出系统
CN111179987A (zh) * 2019-12-11 2020-05-19 深圳市国微电子有限公司 3d堆叠存储器、时钟偏斜消除方法及时钟偏斜消除电路
CN114531556A (zh) * 2021-03-21 2022-05-24 深圳市汇顶科技股份有限公司 数字串行读出架构
CN114531556B (zh) * 2021-03-21 2023-06-27 深圳市汇顶科技股份有限公司 数字串行读出架构

Also Published As

Publication number Publication date
TW200934133A (en) 2009-08-01
TWI338454B (en) 2011-03-01
US7692462B2 (en) 2010-04-06
US20090189656A1 (en) 2009-07-30
CN101494456B (zh) 2011-06-15

Similar Documents

Publication Publication Date Title
CN101494456B (zh) 延迟锁定回路以及时钟信号锁定方法
US7961830B2 (en) Clock and data recovery circuit having wide phase margin
US6041090A (en) Data sampling and recover in a phase-locked loop (PLL)
US6483886B1 (en) Phase-locked loop circuitry for programmable logic devices
US7119591B1 (en) Delay-locked loop (DLL) integrated circuits having binary-weighted delay chain units with built-in phase comparators that support efficient phase locking
US7756232B2 (en) Clock and data recovery circuit
US5689533A (en) Refined timing recovery circuit
EP0755135A2 (en) Apparatus and method for recovering a clock signal
CN101951260A (zh) 一种数字延迟锁相环电路
US8023605B2 (en) Oversampling circuit and oversampling method
KR101591679B1 (ko) 지연 동기화 루프 기반의 클럭 전송형 수신기
CN104967445B (zh) 相位检测装置以及相位调整方法
CN101540605B (zh) 延迟锁定回路以及延迟锁定回路检测器
US7602818B2 (en) Fibre channel transceiver
US6035409A (en) 1000 mb phase picker clock recovery architecture using interleaved phase detectors
US8513994B2 (en) State machine for deskew delay locked loop
US7283602B2 (en) Half-rate clock and data recovery circuit
Seo et al. A 5-Gbit/s Clock-and Data-Recovery Circuit With 1/8-Rate Linear Phase Detector in 0.18-${\rm\mu}\hbox {m} $ CMOS Technology
CN101409615B (zh) 接收系统与其自动偏差调整方法
WO2005008894A1 (en) Delay locked loop for generating multi-phase clocks without voltage-controlled oscillator
US20040239431A1 (en) Programmable voltage-controlled oscillator with self-calibration feature
CN113872593A (zh) 一种时钟数据恢复电路、处理芯片和显示设备
CN101183872A (zh) 全频率宽度的多重相位延迟锁定回路及锁定频率的方法
CN1983815B (zh) 一种延时锁定环电路
CN113206664A (zh) 时钟信号选择电路、延时链电路和延时锁相环

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110615

CF01 Termination of patent right due to non-payment of annual fee