KR960013048B1

KR960013048B1 - 디지탈/아날로그 변환기의 오차 보상회로

Info

Publication number: KR960013048B1
Application number: KR1019940010843A
Authority: KR
Inventors: 박용인
Original assignee: 엘지반도체 주식회사; 문정환
Priority date: 1994-05-17
Filing date: 1994-05-17
Publication date: 1996-09-25
Also published as: DE19507280A1; JP3554596B2; DE19507280C2; KR950035099A; US5568146A; JPH07321659A

Abstract

내용없음

Description

디지탈/아날로그 변환기의 오차 보상회로

제1도는 일반적인 디지탈/아날로그 변환기의 회로도.

제2도는 본 발명 디지탈/아날로그 변환기의 오차 보상회로에 대한 블록도.

제3도는 제2도에서 전류스케일러의 일실시예시 회로도.

제4도는 제2도에서 전류/전압변환기의 일실시예시 회로도.

제5도는 제2도에서 전압엘리베이터의 일실시예시도.

제6도는 제2도에서 전압분배기의 일실시예시 회로도.

제7도는 제2도에서 전류보상부의 일실시예시 회로도.

* 도면의 주요부분에 대한 부호의 설명

10 : 코스비트디지탈20 : 전류스케일러

30 : 전류/전압변환기40 : 전압엘리베이터

50 : 전압분배기60 : 전류보상부

70 : 화인코드디코더

본 발명은 디지탈/아날로그 변환기술에 관한 것으로, 특히 고속으로 동작하면서 공정상에서 발생될 수 있는 공정변이들을 전류로써 보상하는 고성능의 변환기를 구현하고, 반도체의 집적도를 향상시키는데 적당하도록 한 디지탈/아날로그 변환기의 오차 보상회로에 관한 것이다.

제1도는 일반적인 디지탈/아날로그 변환기의 회로도로서 이에 도시된 바와 같이, 디지탈전압의 비트수가 N비트일 경우, 2^N개의 저항열을 이용하여 상위기준전압(V_RT)과 하위기준전압(V_RB)간의 전압을 2^N스텝으로 분주하는 전압분배기(1)와, 상기 전압분배기(1)에 의해 2_N스텝으로 분주된 전압 중에서 하나의 분주전압을 선택하는 분주전압 선택부(2)와, 상기 N비트의 디지탈 입력신호를 2^N비트로 디코딩하여 상기 분주전압 선택부(2)에서 하나의 디지탈 분주전압을 선택할 수 있도록 제어신호로 출력하는 디코더(3)와, 상기 분주전압 선택부(2)에서 선택출력되는 분주전압을 완충증폭하는 출력버퍼(4)로 구성된 것으로, 이와 같이 구성된 변환기의 작용을 설명하면 다음과 같다.

상위기준전압(V_RT)과 하위기준전압(V_RB)간에 2^N개의 저항(R1-R_2N)이 직렬로 접속되어 있어 디지탈전압의 비트수가 N비트일 경우, 그 저항에 의해 하나의 저항양단에 걸리는 전압차는가 된다.

이렇게 저항열에 의해 2^N등분된 전압이 분주전압 선택부(2)의 전자스위치의 일측에 각기 공급되고 있는 상태에서 디코더(3)는 N비트의 디지탈입력신호를 디코딩 하여 2^N비트의 스위칭 제어신호를 출력하고, 이에 그 전자스위치중에서 하나의 스위치가 단락되고, 나머지의 전자스위치가 개방된다.

따라서, 상기 디지탈(3)에 입력되는 디지탈입력신호에 대응되는 아날로그신호가 상기 분주전압 선택부(2)의 해당 전자스위치를 통해 출력되며, 이는 출력버퍼(4)를 통해 적정 레벨로 증폭되어 출력된다.

그런, 이와 같은 종래의 디지탈/아날로그 변환기에 있어서는 N비트의 입력을 2^N등분하는 저항열과 스위치군의 크기가 하이레졀루션으로 갈수록 방대해져 그에 따른 칩사이즈가 커지고 그에 따른 소비전력도 증가되는 문제점이 있고, 2^N개의 저항열이 서로 매칭되지 않을 경우 레졀루션이 떨어지게 되는 문제점이 있었다.

따라서, 본 발명의 목적은 집적소자의 공정변이를 보상하고 성능이 우수한 디지탈/아날로그 변환기를 실현하는데 있다. 본 발명의 또다른 목적은 적은 면적으로 고성능 레졀루션의 디지탈/아날로그 변환기의 오차 보상회로를 실현하는데 있다. 본 발명의 또다른 목적은 고속으로 고정도의 디지탈/아날로그 변환기를 수행할 수 있게 하는데 있다.

제2도는 본 발명의 디지탈/아날로그 변환기의 오차 보상회로에 대한 블록도로서 이에 도시한 바와 같이, K비트의 디지탈신호중에서 상위비트 M비트를 디코딩하여 그에 따른 구동제어신호를 출력하는 코스비트디코더(10)와, 상기 코스비트디코더(10)에서 출력되는 구동제어신호에 따라 가중치를 다르게 설정하여 그에 따른 해당 전류를 출력하는 전류스케일러(20)와, 상기 전류스케일러(20)의 출력전류를 상응되는 전압으로 변환하는 전류/전압변환기(30)와, 상기 전류/전압변환기(30)에서 출력되는 아날로그의 코스비트스텝중에서 원하는 코스비트 1스텝을 선택하고, 이를 출력하는 전압엘리베이터(40)와, 상기 전압엘리베이터(40)에서 출력되는 전압을 아날로그 기준전압으로 공급받고, 이를 2^N등분한 다음 외부로부터 공급되는 스위칭 제어신호에 따라 등분된 아날로그전압중에서 해당 전압을 출력하는 전압분배기(50)와, 상기 전압분배기(50)의 전압분배용 저항열의 절대값이 원하는 값과 달라지는 것에 대비하여 그 저항열의 상,하단에 각기 공급되는 상위분배전압과 하위분배전압 양단에서의 전압강하가 코스 1비트가 되도록 전류공급을 제어하는 전류보상부(60)와, K비트의 디지탈신호중에서 하위비트 N비트를 디코딩하여 그에 따른 구동제어신호를 상기 전압분배기(50)의 스위칭 제어신호로 출력하는 화인비트디코더(70)로 구성한 것으로, 이와 같이 구성한 본 발명의 작용 및 효과를 첨부한 제3도 내지 제7도를 참조하여 상세히 설명하면 다음과 같다.

K비트의 디지탈신호가 입력되면 상위비트 M비트와 하위비트 N비트로 분리되어(K=M+N) 상위 M비트는 코스비트 디지탈(10)에 의해 디코딩되고, 이렇게 디코딩된 신호에 의해 전류 스케일러(20)가 구동된다.

상기 전류스케일러(20)가 M(D_M,D_M-1,…,D₁)비트일 경우로 가중치가 정해져 있어 전류원스위치(SW₁-SW)중에서 입력 데이타에 상응되는 전류원스위치가 온되고, 이에 의해 그 전류스케일러(20)의 출력전류량로 되며, 여기서, D_M은 디지탈입력 최상위비트(MSB)이다. 그리고, 상기 전류스케일러(20)의 출력전류(I_O)는 제4도와 같이 구성된 전류/전압변환기(30)에 의해 전압으로 변환되는데, 그 전압 V_o1=V_DD-RI_o로 표현된다.

그리고, 상기 전류/전압변환기(30)의 출력전압(V_o1)은 제5도와 같이 구성된 전압엘리베이터(40)에 의해 제6도와 같이 구성된 전압분배기(50)의 상위기준전압단자(V_T)에 공급되는데, 그 전압분배기(50)를 구성하는 저항의 저항값은 동일한 값으로 직렬접속되어 있어 즉,로 설정되어 있고, 그 저항열에 의해 균등하게 2^N등분된다. 여기서, R_ref는 제7도의 전류 보상회로에 적용되는 저항이다.

이렇게 균등하게 등분된 전압에 의해 그 저항열의 각 노드를 통해 K비트(M+N비트)의 아날로그전압이 출력되고, 그 아날로그전압을 선택출력하는 전자스위치중에서 화인비트 디지탈(70)에서 출력되는 하위 N비트의 디코딩된 출력에 의해 해당 전자스위치가 온되므로 결국, 그 전자스위치에서 출력되는 전압은 디지탈입력이 아날로그전압으로 변환된 전압이다.

한편, 반도체제조공정을 통해 상기 전압분배기(50)를 구현할 경우값이 소망하는대로 항상 일정한 값이 되지않고 제조공정에 따라 R_ref=R_ref+△R로 되어 전압분배기(50)에는 일정한 전류로 구동알 경우 상위비트인 제5도의 코스 1비트스텝이 정확하게 출력되지 않고만큼의 전압오차가 발생된다.

따라서, 반도체 제조공정에 의해 전압분배기(50)의 저항열의 절대값이 변화되는 경우 상위분배 전압단자(V_T)와 분배전압단의 하위단자(V_B) 양단에서 하강되는 전압을 제5도의 코스 1비트스텝이 되도록 보정할 필요가 있는데, 본 발명에서는 이를 위해 제7도와 같은 전류 보상회로를 사용하게 되며, 이의 작용을 설명하면 하기와 같다.

전류원은 제3도와 같이 구성된 전류스케일러(20)에서 LSB 전류원인와 같은 정전류를 공급하고, 이 전류는 전원단자(V_DD)에서 집적소자의 외부저항(R_OON)을 통해 흐르게 되므로 제7도에서 접속점전압으로 된다.

여기서, V_DD-V_A=코스 1비트스텝이 되도록 외부저항(R_OON)의 값을 설정하면코스 1비트스텝이 되어 항상 일정한 전압을 얻을 수 있게 되며, 이 전압은 출력버퍼(60A)를 통해 반도체의 칩내에 존재하는 내부저항(R_ref)와 엔모스(NM₁)의 접속점에 전달된다.

또한, 상기 내부저항(R_ref)은 제6도와 같이 구성된 전압분배기(50)에서 저항열을 모두 더한 저항값과 같다. 즉,이다. 그리고 상기 전류원 엔모모스(M₁)를 통해 흐르는 전류가 된다.

한편, 제6도와 같이 구성된 전압분배기(50)의 저항열에서 발생되는 전압강하

가 되어 집적소자의 외부저항(R_OON)을 통해 전압분배기(50)의 기준전압을 정확하게 제어할 수 있게 되고, 집적화 공정을 통한 저항값의 변이에 영향을 받지 않게 되므로 소면적, 고속, 저소비전력으로 디지탈/아날로그 변환기를 구현할 수 있게 된다.

상기의 작용설명을 정리해 보면, K비트의 디지탈입력신호를 M비트와 N비트로 나누어 처리하고, 그 M비트는 전류스케일러(20)를 통해 전류출력으로 변환한 다음 전류/전압변환기(30)를 통해 전압으로 변환하고, 다시 전압엘리베이터(40)를 통해 하위비트단의 기준전압을 정하고, 이 기준전압을 통해 N비트의 데이타를 처리함에 있어서, 상기 전압엘리베이터(40)에 의한 전압을 전압분배기(50)에서 2^N등분한 전압중 하위비트단 N비트의 입력에 상당하는 전압을 출력하도록 하였다.

이상에서 상세히 설명한 바와 같이, 본 발명은 분배저항값의 공정상의 오차에 관계없이 외부저항을 조정하여 분배기의 양단전압이 일정하게 유지되도록 함으로써 집적공정상의 공정변이를 보상한 성능이 우수한 디지탈/아날로그 변환기를 구현할 수 있는 효과가 있고, 적은 면적으로 고성능 레졀루션의 디지탈/아날로그 변환기를 제공할 수 있으며, 고속으로 고정도의 디지탈/아날로그 변환기를 제공할 수 있는 효과가 있으며, 전류 보상회로를 통해 전류를 적절히 보상하여 직접소자의 트리밍 과정을 생략할 수 있는 효과가 있다.

Claims

K비트의 디지탈신호중에서 상위비트 M비트를 디코딩하여 그에 따른 구동제어신호를 출력하는 코스비트디코더(10)와, 상기 코스비트디코더(10)에서 출력되는 구동제어신호에 따라 가중치를 다르게 설정하여 그에 따른 해당 전류를 출력하는 전류스케일러(20)와, 상기 전류스케일러(20)의 출력전류를 상응되는 전압으로 변환하는 전류/전압변환기(30)와, 상기 전류/전압변환기(30)에서 출력되는 아날로그의 코스비트스텝중에서 코스비트 1비트를 선택하고, 이를 출력하는 전압엘리베이터(40)와, 상기 전압엘리베이터(40)에서 출력되는 전압을 아날로그 기준전압으로 공급받고, 이를 2^N등분한 다음 외부로부터 공급되는 스위칭 제어신호에 따라 등분된 아날로그전압중에서 해당 전압을 출력하는 전압분배기(50)와, 상기 전압분배기(50)의 전압분배용 저항열의 절대값이 원하는 값과 달라지는 것에 대비하여 그 저항열의 상,하단에 각기 공급되는 상위분배전압과 하위분배전압 양단에서의 전압강하가 코스 1비트가 되도록 전류공급을 제어하는 전류보상부(60)와, K비트의 디지탈신호중에서 하위비트 N비트를 디코딩하여 그에 따른 구동제어신호를 상기 전압분배기(50)의 스위칭 제어신호로 출력하는 화인비트디지탈(70)로 구성한 것을 특징으로 하는 디지탈/아날로그 변환기의 오차 보상회로.
제1항에 있어서, 전류스케일러(20)는 가중치가 각각 다르게 설정된 전류원과 상기 코스비트디코더(10)의 출력신호에 의해 제어되는 스위치(SW₁-SW_m)를 각기 접속하고, 상기 스위치(SW₁-SW_m)의 타측을 공통접속하여 구성한 것을 특징으로 하는 디지탈/아날로그 변환기의 오차 보상회로.
제2항에 있어서, 변환동작을 위해 사용되는 전류원이외에 전류보상을 위해 여분의 전류원을 포함시켜 구성한 것을 특징으로 하는 디지탈/아날로그 변환기의 오차 보상회로.
제3항에 있어서, 여분의 전류원은 전류스케일러(20)의 최하위 비트와 동일한 가중치를 갖는 것으로 구성한 것을 특징으로 하는 디지탈/아날로그 변환기의 오차 보상회로.
제1항에 있어서, 전류/전압변환기(30)는 전원단자(V_DD)를 저항(R)을 통해 전류출력단자(I_O)에 접속함과 아울러 그 접속점을 전압출력단자(V_o1)에 접속하여 구성한 것을 특징으로 하는 디지탈/아날로그 변환기의 오차 보상회로.
제1항에 있어서, 전압엘리베이터(40)는 상기 전류/전압변환기(30)의 출력전압에 대해 코스비트의 1비트스텝분만을 화인비트의 기준전압으로 조정하여 출력하도록 구성한 것을 특징으로 하는 디지탈/아날로그 변환기의 오차 보상회로.
제1항에 있어서, 전압분배기(50)는 상기 전류스케일러(20)의 최하위비트전류를 이용하여 일정간격으로 강하된 각 레벨의 전압을 출력하는 저항열과, 상기 저항열에서 출력되는 각각의 강하된 전압을 상기 화인비트디코더(70)의 출력에 따라 선택적으로 출력하는 스위치와, 상기 스위치의 출력전압을 완충증폭하는 출력버퍼(50A)로 구성한 것을 특징으로 하는 디지탈/아날로그 변환기의 오차 보상회로.
제1항에 있어서, 전류보상부(60)는 전원단자(V_DD)를 외부저항(R_OON)을 통해 전류원에 접속함과 아울러 그 접속점을 버퍼(60A)의 입력단에 접속하고, 전원단자(V_DD)를 상기 전압분배기(50)에 흐르는 전류를 제어하기 위한 내부저항(R_ref)을 통해 소오스접지된 엔모스(NM₁)의 드레인 및 게이트에 공통접속함과 아울러 상기 버퍼(60A)의 출력단을 그 공통접속점에 접속한 후 분배전압단의 하위단자(V_B)를 게이트가 상기 엔모스(NM₁)의 게이트와 공통접속된 엔모스(NM₂)를 통해 접지단에 접속하여 구성한 것을 특징으로 하는 디지탈/아날로그 변환기의 오차 보상회로.