JP3554596B2 - ディジタル/アナログ変換器 - Google Patents
ディジタル/アナログ変換器 Download PDFInfo
- Publication number
- JP3554596B2 JP3554596B2 JP02802695A JP2802695A JP3554596B2 JP 3554596 B2 JP3554596 B2 JP 3554596B2 JP 02802695 A JP02802695 A JP 02802695A JP 2802695 A JP2802695 A JP 2802695A JP 3554596 B2 JP3554596 B2 JP 3554596B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- current
- digital
- analog converter
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/662—Multiplexed conversion systems
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/68—Digital/analogue converters with conversions of different sensitivity, i.e. one conversion relating to the more significant digital bits and another conversion to the less significant bits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/002—Provisions or arrangements for saving power, e.g. by allowing a sleep mode, using lower supply voltage for downstream stages, using multiple clock domains or by selectively turning on stages when needed
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/74—Simultaneous conversion
- H03M1/742—Simultaneous conversion using current sources as quantisation value generators
- H03M1/745—Simultaneous conversion using current sources as quantisation value generators with weighted currents
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/74—Simultaneous conversion
- H03M1/76—Simultaneous conversion using switching tree
- H03M1/765—Simultaneous conversion using switching tree using a single level of switches which are controlled by unary decoded digital signals
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Description
【産業上の利用分野】
本発明は、ディジタル/アナログ変換器に係るもので、詳しくは、入力されたディジタルデータを上位ビットと下位ビットとに分離して電流アレイ(current array)と抵抗アレイ(resistor array) でそれぞれ処理し、高速およびハイレゾリューション(High Resolution)のディジタル/アナログ変換を可能にし、工程偏差による誤差を電流補償回路により自動補償させて、半導体の集積度向上に適応し得るようにしたディジタル/アナログ変換器に関するものである。
【0002】
【従来の技術】
一般に、ディジタル/アナログ変換器においては、図7に示したように、入力するディジタル信号のビット数がNビットである場合、2N 個の抵抗列が上位基準電圧(VRT)と下位基準電圧(VRB) 間に直列に連結され、それら両方側の電圧を2N 個のステップに分周する電圧分配器1と、Nビットのディジタル入力信号を2N ビットにデコーディングして分周電圧選択部2に出力するデコーダ3と、2N −1個のスイッチを有し前記電圧分配器1により2N 個のステップに分周された電圧中、前記デコーダ3により選択されたステップの電圧を出力する分周電圧選択部2と、該分周電圧選択部2で選択された電圧を緩衝増幅して出力する出力バッファ4とを備えていた。
【0003】
そして、このようなディジタル/アナログ変換器の作用を説明すると次のようであった。
【0004】
すなわち、入力するディジタル信号がNビットである場合、上位基準電圧(VRT)と下位基準電圧(VRB)間に直列に連結されている2N 個の抵抗(R1−R2N )における両方側端の電圧差(VRT−VRB)は2N 個のステップに分周され、このとき、各抵抗(R1〜R2N )の両方側端にかかる電圧差は(VRT−VRB)/2N [V]になる。
【0005】
かつ、前記電圧分配器1で各抵抗間の2N −1個の接点が前記分周電圧選択部2の2N −1個の電子スイッチ(S1〜S2N −1)の一方側にそれぞれ連結され、それらスイッチの他方側はすべて共通接続され前記出力バッファ4のOPアンプ(OP−AMP) の非反転入力端子に印加される。
【0006】
次いで、Nビットのディジタル入力信号を2N ビットにデコーディングするデコーダ3の出力信号は前記電子スイッチ(S1〜S2N −1)にそれぞれスイッチング制御信号として印加される。
【0007】
したがって、前記分周電圧選択部2の電子スイッチ(S1〜S2N −1)は前記デコーダ3から入力するディジタル信号によりON/OFFされるので前記電圧分配器1で分周された電圧が選択され、前記分周電圧選択部2の出力信号は出力バッファ4を通って適正レベルに増幅して出力される。
【0008】
【発明が解決しようとする課題】
しかるに、このように構成された従来のディジタル/アナログ変換器においては、出力電圧(V0 )がハイレゾリューション(High Resolution)になるほどそれに伴う抵抗列とスイッチング群とが大きくなるためチップのサイズが大きくなり、消費電力も増加されるという不都合な点があった。
【0009】
また、2N 個の抵抗列が互いにマッチングされない場合はレゾリューションが低下されるという不都合な点があった。
【0010】
それで、このような問題点を解決するため本発明者たちは研究を重ねた結果、次のようなディジタル/アナログ変換器を提供しようとするものである。
【0011】
【課題を解決するための手段】
本発明の目的は、入力されるディジタルデータを上位ビットと下位ビットに区分してそれぞれ電流アレイ方式および抵抗アレイ方式により処理し高速およびハイレゾリューションにディジタル/アナログ変換を行ない得るディジタル/アナログ変換器を提供しようとするものである。
【0012】
また、本発明の他の目的は、外部の抵抗から常に一定な基準電圧を供給して工程偏差による誤差を改善し、チップのサイズを減らし得るディジタル/アナログ変換器を提供しようとするものである。
【0013】
そして、このような本発明の目的は、(M+N)ビットのディジタル信号中、上位ビットのMビットをデコーディングして出力するコースビットデコーダと、前記(M+N)ビットのディジタル信号中、下位ビットのNビットをデコーディングして出力するファインビットデコーダと、各異なる加重値に設定された複数個の電流源中、前記コースビットデコーダの出力信号により該当する電流を出力する電流スケーラと、該電流スケーラから入力された電流を相応の電圧に変換する電流/電圧変換器と、該電流/電圧変換器から入力された電圧を出力する電圧エレベータと、該電圧エレベータから入力された電圧を基準電圧に受け複数のステップに等分した後、ファインビットデコーダから入力されるスイッチング制御信号により該当の電圧を出力する電圧分配器と、該電圧分配器に供給される基準電圧の電圧降下が一定になるように電流の供給を制御する電流補償部とを備えてディジタル/アナログ変換器を構成することにより達成される。
【0014】
【作用】
(M+N)ビットのディジタル信号が入力されると、上位ビットのMビットと下位ビットのNビットとに分離され上位ビットのMビットはコースビットデコーダで、下位ビットのNビットはファインビットデコーダでそれぞれデコーディングされる。
【0015】
次いで、コースビットデコーダの出力信号は電流スケーラに入力され、該電流スケーラから該当の出力電流が電流/電圧変換器により出力されて該電流/電圧変換器により相応の電圧が電圧エレベータを通って電圧分配器に出力され、該電圧分配器で前記電圧エレベータから入力された電圧を基準電圧とし、前記ファインデコーダから入力される該当電圧信号と電流補償部から入力される補償電流信号とによりアナログ信号に変換される。
【0016】
【実施例】
以下、本発明の実施例に対し図面を用いて詳細に説明する。
【0017】
図1に示したように、本発明に係るディジタル/アナログ変換器においては、入力される(M+N)ビットのディジタル信号中、上位Mビットのディジタル信号をデコーディングして出力するコースビットデコーダ(Coarse Bit Decorder)10と、下位Nビットのディジタル信号をデコーディングして出力するファインビットデコーダ(Fine Bit Decorder)70と、電流を2N 個のステップに区分し前記コースビットデコーダ10から出力する信号により該当のステップの電流を選択して出力する電流スケーラ20と、該電流スケーラ20から入力される電流を相応の電圧に変換する電流/電圧変換部30と、該電流/電圧変換器30と前記電流スケーラ20とを通って電圧に変換され入力する1ステップの電圧を電圧分配器50に出力する電圧エレベータ40と、該電圧エレベータ40から入力する電圧を上、下位基準電圧として受け2N 個のステップに等分して前記ファインビットデコーダ70から入力されるスイッチング信号により該当電圧を選択して出力する電圧分配器50と、該電圧分配器50に流れる電流を補償する電流補償部60とを備えて構成されている。
【0018】
このように構成された本発明に係るディジタル/アナログ変換器の作用を説明すると次のようである。
【0019】
まず、Mビットのディジタル信号が入力されると上位Mビットと下位Nビットとに分離され、該上位Mビットはコースビットデコーダ10でデコーディングされ、下位Nビットはファインビットデコーダ70でデコーディングされる。
【0020】
次いで、前記コースビットデコーダ10でデコーディングされた信号は電流スケーラ20に入力され、該電流スケーラ20では電流を2M 個のステップに区分し前記コースビットデコーダ10から入力される信号により該当の1個ステップの電流を選択して出力する。
【0021】
この場合、該電流スケーラ20には、図2に示したように、M個の電流源が並列に連結されて、一方側は接地され、他方側は接続点21に共通接続して電流/電圧変換器30に連結され、各電流源と接続点21間にはm個のスイッチ(sw1−swm)が接続されている。
【0022】
かつ、入力するディジタル信号がMビット(DM 、DM−1 、…、D1 )である場合、前記電流源にはI/2、I/22 、…、I/2M の加重値がそれぞれ付与され、コースビットデコーダ10から入力されるデータの組合せによって該当スイッチがオンになり、電流源が選択されて出力される。
【0023】
したがって、前記電流スケーラ20は2M 個のステップに区分された電流を出力し、該出力される電流I0 は次の式により表示される。
【0024】
【数1】
【0025】
次いで、前記電流スケーラ20の出力電流I0 は、図4に示した、電流/電圧変換器30により電圧に変換され、入力電流I0 に対する変換電圧V01は前記電流I0 と回路のインピーダンスZ0 が乗じられた程度の電圧が電源電圧からダウンされて現われ、変換電圧V01は、
V01=VDD−Z0 I0
になる。
【0026】
次いで、該変換電圧V0 は、電圧エレベータ40を通じて電圧分配器50の上位基準電圧に印加される。
【0027】
また、電圧エレベータ40においては、図4に示したように、前記電流スケーラ20と電流/電圧変換器30とにより2M 個のステップに区分された電圧中、前記コースビットデコーダ10により選択された1ステップの電圧、すなわち、コース1ビットのステップを電圧分配器50の上位基準電圧VT に出力する。
【0028】
次いで、電圧分配器50においては、図5に示すように、すべて同様な抵抗値を有する2N 個の抵抗(R1〜R2N )が上、下位基準電圧間に直列に連結され、該各抵抗の関係は、R1=R2=…=R2N となり、R1+R2+…+R2N =RREF に設定され、それら抵抗列の両方側端には上位基準電圧VT と下位基準電圧VB とがそれぞれ印加され、それら上、下位基準電圧間の電圧降下は、図4に示したように、2M 区間に区分された電圧中、前記電圧エレベータ40から入力されたコース1ビットステップの電圧(VT −VB =VOP−P2M 、VOP−P:Full scale) になる。
【0029】
したがって、コース1ビットステップの電圧が前記抵抗列(R1〜R2N )により2N 個にそれぞれ均等に等分される。ここでRREF は、図6の電流補償回路に適用される抵抗値と同様である。
【0030】
それの2N 個に構成された抵抗列において、各抵抗間の接点は2N−1 個のスイッチ(SF1〜SF2N−1 )の一方側端子にそれぞれ連結され、それらスイッチSF1〜SF2N−1 の他方側端子は共通接続され出力バッファ50Aの非反転入力端子に接続される。
【0031】
そして、前記スイッチ(SF1〜SF2N−1 )は、ファインビットデコーダ70がNビットの入力データをデコーディングして出力する信号によりスイッチングが制御される。
【0032】
したがって、前記電子スイッチ(SF1〜SF2N−1 )から出力する電圧は、2N 個のコースビットステップに区分された電圧が再び2N 個のファインビットステップに区分されるので、結局(M+N)ビットのディジタル入力信号がアナログ電圧に変換される。
【0033】
次いで、前記ディジタル/アナログ変換された信号は前記出力バッファ50Aの非反転入力端子に印加され、適正レベルに増幅されて出力される。
【0034】
一方、図5に示した電圧分配器50において、抵抗RREF =R1+R2+…+R2N 値は常に一定にならず、製造工程の工程偏差によりRREF =RREF +ΔRになる。
【0035】
すなわち、一定な電流により電圧分配器50が駆動する場合、コース1ビットステップが正確に出力されず、ΔRI/2M 程度の電圧誤差が発生される。
【0036】
よって、抵抗列(R1〜R2N )の抵抗値が工程偏差により変化しても、上位基準電圧(VT )と下位基準電圧(VB )間の電圧降下がコース1ビットステップの値と同様になるように補償する必要がある。
【0037】
それで、本発明では図6に示したような電流補償部60を使用している。すなわち、該電流補償部60においては、電源電圧VDDと接地との間に、外部抵抗RCON と、図2の電流スケーラ20の電流源のI/2M のような電流源とが直列に連結され、それら外部抵抗RCON と電流源間の接点Aが出力バッファ60AのOPアンプ(OP−AMP) の非反転入力端子に接続され、抵抗RREF とNMOS(NM1)とが電源電圧と接地間に直列に連結され、それら抵抗RREF とNMOS(NM1)との接点に前記出力バッファ(60A)の出力端が接続され、前記NMOS(NM1)のゲートに他のNMOS(NM2)のゲートが連結され、該NMOS(NM2)のドレインには電圧分配器50の下位基準電圧VB が接続され、ソースと接地されている。
【0038】
この場合、電流I/2M が電源電圧VDDで集積素子の抵抗RCON に流れているので、接続点Aの電圧はVA =VDD−(RCON ×I/2M )になる。
【0039】
そして、VDD−VA がコース1ビットステップの電圧になるように外部抵抗RCON の値を設定すると、RCON ×I/2M =コース1ビットステップの電圧になり、常に一定な電圧を得るようになる。
【0040】
該電圧は出力バッファ60Aを通って同様な電圧が接続点Bに伝達され、VB になる。
【0041】
かつ、前記NMOS(NM1)を通って流れる電流IS は、
【0042】
【数2】
【0043】
になる。
ここで、前記抵抗RREF は、図5のように構成された電圧分配器50で抵抗列(R1〜R2N )の抵抗を全部合わせた値と同様である。
【0044】
また、図5に示したように、電圧分配器50の抵抗列(R1〜R2N )から発生される電圧降下ΔVは、
【0045】
【数3】
【0046】
になる。
したがって、前記電圧分配器(50)の上、下位基準電圧間の電圧降下(ΔV)は、集積素子の外部抵抗(RCON )により正確に制御され、集積化工程を通った抵抗値の変化にかかわらず一定な基準電圧を得ることができる。
【0047】
【発明の効果】
以上説明したように、本発明に係るディジタル/アナログ変換器においては、電圧分配器(50)に一定な基準電圧を供給し集積素子の工程偏差による出力信号のエラーを除去し得るようになっているため、従来の抵抗ストリング方式において入力されるディジタルデータが16ビットである場合216個の抵抗を必要としていたが、本発明では入力されるデータが16(8+8)ビットである場合28 個の抵抗のみを必要とするので、チップのサイズを減らすことができるという効果がある。
【0048】
かつ、上位8ビットが電流ドライブ方式で処理されるので抵抗ストリングの方式に比べ高速のディジタル/アナログ変換が可能であるという効果がある。
【0049】
また、電流補償回路により自動補償が行なわれるので、集積素子のトリミング過程が省略されるという効果がある。
【図面の簡単な説明】
【図1】本発明に係るディジタル/アナログ変換器のブロック図である。
【図2】本発明に係る電流スケーラの一実施例を示した回路図である。
【図3】本発明に係る電流/電圧変換器の一実施例を示した回路図である。
【図4】本発明に係る電圧エレベータの一実施例を示した説明図である。
【図5】本発明に係る電圧分配器の一実施例を示した回路図である。
【図6】本発明に係る電流補償部の一実施例を示した回路図である。
【図7】従来のディジタル/アナログ変換器のブロック図である。
【符号の説明】
10 コースビットデコーダ
20 電流スケーラ
30 電流/電圧変換器
40 電圧エレベータ
50 電圧分配器
60 電流補償部
70 ファインビットデコーダ
Claims (11)
- ディジタル/アナログ変換器であって、
M+Nビットのディジタル信号から上位ビットのMビットをデコーディングして出力するコースビット(Coarse Bit) デコーダと、
前記M+Nビットのディジタル信号から下位ビットのNビットをデコーディングして出力するファインビット(Fine Bit) デコーダと、
各々異なる加重値に設定された複数個の電流源中、前記コースビットデコーダの出力信号により該当の電流を出力する電流スケーラ(Scaler) と、
該電流スケーラから入力された電流を相応の電圧に変換する電流/電圧変換器と、
該電流/電圧変換器から入力された電圧を出力する電圧エレベータと、
該電圧エレベータから入力された電圧を基準電圧として受け、これを複数個のステップに等分した後、ファインビットデコーダから供給されるスイッチング制御信号により該当電圧を出力する電圧分配器と、
該電圧分配器に供給される基準電圧の電圧降下が一定になるように電流供給を制御する電流補償部とを備えた、ディジタル/アナログ変換器。 - 前記電流スケーラは、
各異なる加重値に設定されたM個の電流源が互いに並列に接続され、一方側は接地され、他方側は共通接続されて出力端子が形成され、前記M個の電流源と出力端子との間にスイッチがそれぞれ連結される、請求項1記載のディジタル/アナログ変換器。 - 前記電流スケーラは、
電流を2M 個のステップに区分し、該2M 個のステップに区分された電流中、コースビットデコーダにより選択された1ステップの電流であるコース1ビットステップを出力するようになる、請求項1記載のディジタル/アナログ変換器。 - 前記スケーラの電流源は、
電流補償のために余分の電流源を含んで構成される請求項2記載のディジタル/アナログ変換器。 - 前記余分の電流源は、
電流スケーラの最下位ビットの加重値と同様な加重値を有するようになる、請求項4記載のディジタル/アナログ変換器。 - 前記電流/電圧変換器は、
電源電圧がインピーダンスを通って電流スケーラの出力端子に接続され、その接続点が電圧出力端子となる、請求項1記載のディジタル/アナログ変換器。 - 前記電圧エレベータは、
前記電流/電圧変換器から出力されたコース1ビットステップが電圧分配器の基準電圧として出力されるように構成される、請求項1記載のディジタル/アナログ変換器。 - 前記電圧分配器は、
前記電流スケーラの最下位ビット電流を利用し前記電圧エレベータから入力される電圧を等分して出力する2N 個の抵抗が直列に連結された抵抗列と、
該抵抗列の一方側は各抵抗間の接点に連結され他方側は共通接続され、前記等分され出力する電圧をファインビットデコーダの出力信号により選択的に出力する2N −1個のスイッチと、
それらスイッチの出力電圧を緩衝増幅して出力する出力バッファとにより構成された、請求項1記載のディジタル/アナログ変換器。 - 前記電流補償部は、
電流補償のため電流源は外部抵抗を通って電源電圧端子と連結されるとともに該接続点はバッファの入力端と接続され、前記電源電圧端子は内部抵抗を通ってソースの接地された第1NMOSのドレインおよびゲートと共通接続され、前記バッファ出力端は内部抵抗と第1NMOSとの接続点に連結され、第2NMOSのゲートは前記第1NMOSのゲートと接続され、第2NMOSのドレインは前記電圧分配器の一方側端子に接続され、それら第1、第2NMOSのソースは接地されるように構成される、請求項1記載のディジタル/アナログ変換器。 - 前記外部抵抗を調節することにより電圧分配器に流れる電流が調節される、請求項9記載のディジタル/アナログ変換器。
- 前記内部抵抗は、
前記電圧分配器の抵抗列の各抵抗値をすべて合わせた値と同様である、請求項9記載のディジタル/アナログ変換器。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019940010843A KR960013048B1 (ko) | 1994-05-17 | 1994-05-17 | 디지탈/아날로그 변환기의 오차 보상회로 |
KR94P10843 | 1994-05-17 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH07321659A JPH07321659A (ja) | 1995-12-08 |
JP3554596B2 true JP3554596B2 (ja) | 2004-08-18 |
Family
ID=19383311
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP02802695A Expired - Lifetime JP3554596B2 (ja) | 1994-05-17 | 1995-02-16 | ディジタル/アナログ変換器 |
Country Status (4)
Country | Link |
---|---|
US (1) | US5568146A (ja) |
JP (1) | JP3554596B2 (ja) |
KR (1) | KR960013048B1 (ja) |
DE (1) | DE19507280C2 (ja) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6163289A (en) * | 1997-09-23 | 2000-12-19 | Philips Electronics North America Corp. | Differential voltage digital-to-analog converter |
US5977898A (en) * | 1997-12-22 | 1999-11-02 | Texas Instruments Incorporated | Decoding scheme for a dual resistor string DAC |
KR100563739B1 (ko) * | 1998-12-01 | 2006-06-16 | 삼성전자주식회사 | 액정표시장치의 그레이 전압 발생 장치 |
EP1380113B1 (en) * | 2000-09-27 | 2007-05-09 | Koninklijke Philips Electronics N.V. | Means for compensating a data-dependent supply current in an electronic circuit |
US6486818B1 (en) | 2001-07-26 | 2002-11-26 | Maxim Integrated Products, Inc. | Segmented resistor string digital-to-analog converters |
US6507272B1 (en) | 2001-07-26 | 2003-01-14 | Maxim Integrated Products, Inc. | Enhanced linearity, low switching perturbation resistor string matrices |
KR100477158B1 (ko) * | 2001-12-18 | 2005-03-17 | 매그나칩 반도체 유한회사 | 디지털-아날로그 변환기를 구비한 씨모스 이미지 센서 |
EP1465347B9 (en) * | 2003-03-31 | 2007-11-14 | AMI Semiconductor Belgium BVBA | Monotonic precise current DAC |
US6911896B2 (en) * | 2003-03-31 | 2005-06-28 | Maxim Integrated Products, Inc. | Enhanced linearity, low switching perturbation resistor strings |
JP4376076B2 (ja) * | 2004-01-30 | 2009-12-02 | 富士通マイクロエレクトロニクス株式会社 | D/a変換器および半導体装置 |
JP4633121B2 (ja) * | 2005-09-01 | 2011-02-16 | シャープ株式会社 | 表示装置ならびにその駆動回路および駆動方法 |
US7692462B2 (en) * | 2008-01-25 | 2010-04-06 | Himax Technologies Limited | Delay-locked loop and a stabilizing method thereof |
JP2010044686A (ja) * | 2008-08-18 | 2010-02-25 | Oki Semiconductor Co Ltd | バイアス電圧生成回路及びドライバ集積回路 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5954322A (ja) * | 1982-09-22 | 1984-03-29 | Hitachi Ltd | D/a変換器 |
US5111205A (en) * | 1990-12-18 | 1992-05-05 | Vlsi Technology, Inc. | Digital-to-analog and analog-to-digital converters |
US5283580A (en) * | 1992-09-28 | 1994-02-01 | Motorola, Inc. | Current/resistor digital-to-analog converter having enhanced integral linearity and method of operation |
US5243347A (en) * | 1992-09-28 | 1993-09-07 | Motorola, Inc. | Monotonic current/resistor digital-to-analog converter and method of operation |
-
1994
- 1994-05-17 KR KR1019940010843A patent/KR960013048B1/ko not_active IP Right Cessation
-
1995
- 1995-01-04 US US08/368,445 patent/US5568146A/en not_active Expired - Lifetime
- 1995-02-16 JP JP02802695A patent/JP3554596B2/ja not_active Expired - Lifetime
- 1995-03-02 DE DE19507280A patent/DE19507280C2/de not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
US5568146A (en) | 1996-10-22 |
KR960013048B1 (ko) | 1996-09-25 |
JPH07321659A (ja) | 1995-12-08 |
DE19507280C2 (de) | 1996-10-24 |
KR950035099A (ko) | 1995-12-30 |
DE19507280A1 (de) | 1995-11-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3554596B2 (ja) | ディジタル/アナログ変換器 | |
JP4931704B2 (ja) | Da変換回路 | |
JP3828667B2 (ja) | デジタル/アナログ変換器 | |
US7425941B2 (en) | Source driver of liquid crystal display | |
KR101243169B1 (ko) | 디지털·아날로그 변환기 | |
US7501970B2 (en) | Digital to analog converter architecture and method having low switch count and small output impedance | |
US6617989B2 (en) | Resistor string DAC with current source LSBs | |
EP1738466B1 (en) | Digital to analogue converters | |
JPH08237128A (ja) | 抵抗の数が減じられたデジタル・アナログ変換器 | |
EP1813020B1 (en) | Balanced dual resistor string digital to analog converter system and method | |
US7304596B2 (en) | Folded multi-LSB decided resistor string digital to analog converter | |
US4804960A (en) | Sub-ranging A/D converter with improved error correction | |
JP3955405B2 (ja) | 電圧分配方式のd/a変換器 | |
JP4299419B2 (ja) | デジタルアナログ変換回路 | |
CN111801894A (zh) | 数模转换器系统 | |
JP2598138B2 (ja) | D/a変換器 | |
KR20020059803A (ko) | 디지털/아날로그 변환기 | |
JP3494366B2 (ja) | Da変換器 | |
KR100789700B1 (ko) | 가분할 저항 셀을 구비하는 dac | |
EP0681372B1 (en) | Digital-to-analog conversion circuit and analog-to-digital conversion device using the circuit | |
EP1465348B1 (en) | Current DAC with a two-dimensional matrix decoder | |
JPH06132828A (ja) | D/a変換装置 | |
JP3429403B2 (ja) | D/a変換装置 | |
JPH08330964A (ja) | デジタルアナログコンバータ | |
US5684483A (en) | Floating point digital to analog converter |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040420 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040510 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S631 | Written request for registration of reclamation of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313631 |
|
S633 | Written request for registration of reclamation of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313633 |
|
R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
S631 | Written request for registration of reclamation of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313631 |
|
S633 | Written request for registration of reclamation of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313633 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090514 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100514 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110514 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110514 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120514 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120514 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130514 Year of fee payment: 9 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |