JPH11220398A - 電流加算型ｄａ変換器 - Google Patents

Abstract

(57)【要約】 【課題】 変換ディジタル入力値の変化時のノイズを低
減し、ＤＡ変換器の精度劣化を減少させる。 【解決手段】 バイアス電圧生成部１では、変換ディジ
タル入力値Ｄｉｎ３をデコーダー２４で変換し、バイア
ス用定電流源部１１の電流源の電流値と個数をバイアス
スイッチ部１３に対して変化させる。そしてその変化を
バイアス電圧ＶｂでＤＡ変換部２に与えるため、出力ス
イッチ部が不要となり、変換ディジタル入力値の変化時
のノイズを低減し、ＤＡ変換器の精度劣化を減少させる
ことができる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ディジタル信号を
アナログ信号に変換する電流加算型ＤＡ変換器に関す
る。

【０００２】

【従来の技術】近年、機器のディジタル化が進み、演算
処理の多くがディジタル信号処理で行われるようにな
り、従来より高精度のＤＡ変換器が要望されるようにな
ってきた。

【０００３】以下、従来の電流加算型ＤＡ変換器につい
て図面に基づいて説明する。図４は従来の電流加算型Ｄ
Ａ変換器の構成を示すブロック図であり、１はバイアス
電圧生成部であり、バイアス生成回路１０，ｎ個の電圧
制御電流源１１ａ〜１１ｎからなるバイアス用定電流源
部１１及び基準抵抗１２からなる。２はＤＡ変換部であ
り、Ｎ個の電圧制御電流源２１Ａ〜２１Ｎからなる出力
用定電流源部２１，出力抵抗２２，出力スイッチ部２３
及びデコーダー２４からなる。

【０００４】以上のように構成された電流加算型ＤＡ変
換器の動作を説明する。まず、バイアス電圧生成部１の
動作について説明する。バイアス用定電流源部１１で
は、バイアス電圧Ｖｂにしたがって、定電流源の電流値
および個数によってＩｒｅｆの電流が流れる。基準抵抗
１２では、抵抗値Ｒｒｅｆに電流値Ｉｒｅｆを乗算した
電圧Ｖｆｂが発生する。

【０００５】ここで、基準電圧Ｖｒｅｆとバイアス用定
電流源部１１の出力電圧、フィードバック電圧Ｖｆｂが
バイアス生成回路１０に入力され、基準電圧Ｖｒｅｆが
フィードバック電圧Ｖｆｂよりも高い場合はバイアス用
定電流源部１１の電流を増加させる方向にバイアス生成
回路１０がバイアス電圧Ｖｂを制御する。逆にフィード
バック電圧Ｖｆｂが基準電圧Ｖｒｅｆよりも高い場合
は、バイアス用定電流源部１１の電流を減少させる方向
にバイアス生成回路１０がバイアス電圧Ｖｂを制御す
る。

【０００６】これによりバイアス電圧生成部１では、フ
ィードバック電圧Ｖｆｂと基準電圧Ｖｒｅｆとが一致す
るバイアス電圧Ｖｂに収束する。この時、基準抵抗１２
や出力抵抗２２の抵抗値や基準電圧Ｖｒｅｆが変化しな
ければ、このバイアス電圧Ｖｂは、動作中一定に保たれ
る。

【０００７】次に、ＤＡ変換部２の動作について説明す
る。出力用定電流源部２１の制御にはバイアス電圧生成
部１で収束したバイアス電圧Ｖｂを使用する。この場
合、バイアス用定電流源部１１と出力用定電流源部２１
の電流源の比に従って、出力電流Ｉｏｕｔが出力抵抗Ｒ
ｏｕｔに流れる。変換ディジタル入力値Ｄｉｎ３に応じ
てデコーダー２４が出力スイッチ部２３を制御し、この
バイアス用定電流源部１１と出力用定電流源部２１の電
流源の比を変え、出力電流Ｉｏｕｔの値を制御する。こ
の出力電流Ｉｏｕｔと出力抵抗Ｒｏｕｔの乗算により、
出力電圧Ｖｏｕｔが得られ、ＤＡ変換が行われる。

【０００８】

【発明が解決しようとする課題】しかしながら従来の構
成では、出力抵抗２２に接続された出力スイッチ部２３
のスイッチにより出力電流値を制御していたため、変換
ディジタル入力値Ｄｉｎ３の変化時にスイッチが変化す
ることでノイズが発生し、ＤＡ変換器の精度が劣化する
という問題があった。

【０００９】本発明は上記の問題点を解決するもので、
変換ディジタル入力値の変化時のノイズを低減し、ＤＡ
変換器の精度劣化を減少させる電流加算型ＤＡ変換器を
提供することを目的とするものである。

【００１０】

【課題を解決するための手段】本発明は上記の問題を解
決し目的を達成するため、出力抵抗に接続されるスイッ
チの数を低減する構成を備えている。

【００１１】具体的に請求項１記載の発明による解決手
段は、１ないし複数の定電流値を持つ定電流源を１ない
し複数個備えたバイアス用定電流源部と、前記各定電流
源の出力に接続された１ないし複数個のスイッチからな
るバイアススイッチ部と、変換ディジタル入力値により
前記バイアススイッチ部を制御するデコーダーと、前記
バイアススイッチ部出力とグランド間に接続された基準
抵抗と、前記バイアススイッチ部出力と基準電圧から前
記バイアス用定電流源部のバイアス電圧を生成するバイ
アス生成回路から構成されるバイアス電圧生成部と、前
記バイアス電圧生成部からのバイアス電圧により制御さ
れ、１ないし複数個の定電流源からなる１ないし複数の
定電流値を持つ定電流源を１ないし複数個備えた出力用
定電流源部と、前記出力用定電流源部の出力とグランド
間に接続された出力抵抗からなるＤＡ変換部とを備えて
いる。

【００１２】本構成により、変換ディジタル入力値の変
化をバイアス電圧でＤＡ変換部に与えるため、出力抵抗
部にスイッチが不要となり、変換ディジタル入力値の変
化時のノイズを低減し、ＤＡ変換器の精度劣化を減少さ
せることができる。

【００１３】請求項２記載の発明による解決手段は、１
ないし複数の定電流値を持つ定電流源を１ないし複数個
備えたバイアス用定電流源部と、前記各定電流源の出力
に接続された１ないし複数個のスイッチからなるバイア
ススイッチ部と、変換ディジタル入力値により前記バイ
アススイッチ部を制御するデコーダーと、前記バイアス
スイッチ部出力とグランド間に接続された基準抵抗と、
前記バイアススイッチ部出力と基準電圧から前記バイア
ス用定電流源部のバイアス電圧を生成するバイアス生成
回路から構成されるバイアス電圧生成部と、前記バイア
ス電圧生成部からのバイアス電圧により制御され、１な
いし複数個の定電流源からなる１ないし複数の定電流値
を持つ定電流源を１ないし複数個備えた出力用定電流源
部と、前記デコーダーにより制御され前記各出力用定電
流源の出力に接続された１ないし複数個の出力スイッチ
部と、前記出力スイッチ部の出力とグランド間に接続さ
れた出力抵抗からなるＤＡ変換部とを備えている。

【００１４】本構成により、変換ディジタル入力値をバ
イアス電圧生成部とＤＡ変換部の両者に振り分けること
により、出力抵抗部のスイッチが減少し、変換ディジタ
ル入力値の変化時のノイズを低減し、ＤＡ変換器の精度
劣化を減少させ、同時に変換速度を上げることができ
る。

【００１５】請求項３記載の発明による解決手段は、更
に、変換ディジタル入力値の上位ビットでバイアス電圧
生成部におけるバイアススイッチ部を制御し、変換ディ
ジタル入力値の下位ビットでＤＡ変換部に置ける出力ス
イッチ部を制御するデコーダーを備えている。

【００１６】本構成により、変換ディジタル入力値をバ
イアス生成部とＤＡ変換部の両者に振り分ける際に、変
換ディジタル入力値が大きい場合のみバイアススイッチ
部を制御するため、バイアス電圧で変換している区間と
出力スイッチ部で変換している区間の各々の区間内で連
続性を保つことで精度を上げつつ、出力抵抗部のスイッ
チを減少させ、変換ディジタル入力値の変化時のノイズ
を低減し、ＤＡ変換器の精度劣化を減少させ、同時に変
換速度を上げることができる。

【００１７】

【発明の実施の形態】以下本発明の各実施の形態を図１
ないし図３を参照しながら説明する。

【００１８】（実施の形態１）図１は本発明の実施の形
態１における電流加算型ＤＡ変換器の構成を示すブロッ
ク図である。図１において、前記従来例の図４と同じ機
能のブロック等には同じ符号を付し、その説明を省略す
る。

【００１９】本実施の形態はバイアス用定電流源部１１
の各電圧制御電流源１１ａ〜１１ｎの出力に接続された
１ないし複数個のスイッチからなるバイアススイッチ部
１３と、変換ディジタル入力値Ｄｉｎ３によりバイアス
スイッチ部１３を制御するデコーダー２４をバイアス電
圧生成部１に有し、ＤＡ変換部２には出力スイッチ部を
有さない構成である。

【００２０】以上のように構成された電流加算型ＤＡ変
換器の動作を説明する。まず、バイアス電圧生成部１の
動作について説明する。バイアス用定電流源部１１で
は、バイアス電圧Ｖｂにしたがい、各電圧制御電流源１
１ａ〜１１ｎが電流を流す。変換ディジタル入力値Ｄｉ
ｎ３をデコーダー２４で変換し、バイアス用定電流源部
１１の電流源の電流値および個数をバイアス用スイッチ
部１３により変化させ、変換ディジタル入力値Ｄｉｎ３
に連動した電流Ｉｒｅｆを基準抵抗１２に流す。基準抵
抗１２では、抵抗値Ｒｒｅｆに電流値Ｉｒｅｆを乗算し
た電圧Ｖｆｂが発生する。

【００２１】ここで、基準電圧Ｖｒｅｆとバイアス用定
電流源部１１の出力電圧、フィードバック電圧Ｖｆｂが
バイアス生成回路１０に入力され、基準電圧Ｖｒｅｆが
フィードバック電圧Ｖｆｂよりも高い場合はバイアス用
定電流源部１１の電流を増加させる方向にバイアス生成
回路１０がバイアス電圧Ｖｂを制御する。逆にフィード
バック電圧Ｖｆｂが基準電圧Ｖｒｅｆよりも高い場合
は、バイアス用定電流源部１１の電流を減少させる方向
にバイアス生成回路１０がバイアス電圧Ｖｂを制御す
る。

【００２２】これによりバイアス電圧生成部１では、フ
ィードバック電圧Ｖｆｂと基準電圧Ｖｒｅｆとが一致す
るバイアス電圧Ｖｂに収束する。このバイアス電圧Ｖｂ
は変換ディジタル入力値Ｄｉｎ３が変化するとそれに応
じて変化し、同様の過程を経て収束する。

【００２３】次に、ＤＡ変換部２の動作について説明す
る。出力用定電流源部２１の制御にはバイアス電圧生成
部１で収束したバイアス電圧Ｖｂを使用する。この時、
バイアス用定電流源部１１と出力用定電流源部２１の電
流源の比に従って、出力電流Ｉｏｕｔが出力抵抗（Ｒｏ
ｕｔ）２２に流れる。この出力電流Ｉｏｕｔと出力抵抗
Ｒｏｕｔの乗算により、出力電圧Ｖｏｕｔが得られ、Ｄ
Ａ変換が行われる。

【００２４】以上のように本実施の形態によると、変換
ディジタル入力値の変化をバイアス電圧でＤＡ変換部に
与えるため、出力抵抗部にスイッチが不要となり、変換
ディジタル入力値の変化時のノイズを低減し、ＤＡ変換
器の精度劣化を減少させることができる。

【００２５】（実施の形態２）図２は本発明の実施の形
態２における電流加算型ＤＡ変換器の構成を示すブロッ
ク図である。図２において、前記実施の形態１の図１と
同じ機能のブロック等には同じ符号を付しその説明を省
略する。本実施の形態はＤＡ変換部２に出力スイッチ部
２３を有し、変換ディジタル入力値をバイアス電圧生成
部１とＤＡ変換部２の両者に振り分ける構成としたもの
である。

【００２６】以上のように構成された電流加算型ＤＡ変
換器の動作を説明する。

【００２７】まず、変換ディジタル入力値Ｄｉｎ３はデ
コーダー２４に入力され、バイアススイッチ部１３の制
御と出力スイッチ部２３の制御信号に分割される。

【００２８】次に、バイアス電圧生成部１の動作につい
て説明する。バイアス用定電流源部１１では、バイアス
電圧Ｖｂにしたがい、各電圧制御電流源１１ａ〜１１ｎ
が電流を流す。変換ディジタル入力値Ｄｉｎ３をデコー
ダー２４で変換した制御信号により、バイアス用定電流
源部１１の電流源の電流値および個数をバイアス用スイ
ッチ部１３により変化させ、変換ディジタル入力値Ｄｉ
ｎ３に連動した電流Ｉｒｅｆを基準抵抗１２に流す。基
準抵抗１２では、抵抗値Ｒｒｅｆに電流値Ｉｒｅｆを乗
算した電圧Ｖｆｂが発生する。ここで、基準電圧Ｖｒｅ
ｆとバイアス用定電流源部１１の出力電圧、フィードバ
ック電圧Ｖｆｂがバイアス生成回路１０に入力され、基
準電圧Ｖｒｅｆがフィードバック電圧Ｖｆｂよりも高い
場合はバイアス用定電流源部１１の電流を増加させる方
向にバイアス生成回路１０がバイアス電圧Ｖｂを制御す
る。逆にフィードバック電圧Ｖｆｂが基準電圧Ｖｒｅｆ
よりも高い場合は、バイアス用定電流源部１１を電流を
減少させる方向にバイアス生成回路１０がバイアス電圧
Ｖｂを制御する。これによりバイアス電圧生成部１で
は、フィードバック電圧Ｖｆｂと基準電圧Ｖｒｅｆとが
一致するバイアス電圧Ｖｂに収束する。このバイアス電
圧Ｖｂは変換ディジタル入力値Ｄｉｎ３が変化するとそ
れに応じて変化し、同様の過程を経て収束する。

【００２９】次に、ＤＡ変換部２の動作について説明す
る。出力用定電流源部２１の制御にはバイアス電圧生成
部１で収束したバイアス電圧Ｖｂを使用する。この場
合、バイアス用定電流源部１１と出力用定電流源部２１
の電流源の比に従って、出力電流Ｉｏｕｔが出力抵抗
（Ｒｏｕｔ）に流れる。変換ディジタル入力値Ｄｉｎ３
をデコーダー２４で変換した制御信号により出力スイッ
チ部２３を制御し、バイアス用定電流源部１１と出力用
定電流源部２１の電流源の比を変えることにより、出力
電流Ｉｏｕｔの値を制御する。この出力電流Ｉｏｕｔと
出力抵抗Ｒｏｕｔの乗算により、出力電圧Ｖｏｕｔが得
られ、ＤＡ変換が行われる。

【００３０】以上のように本実施形態によると、変換デ
ィジタル入力値をバイアス電圧生成部とＤＡ変換部の両
者に振り分けることにより、出力抵抗部のスイッチが減
少し、変換ディジタル入力値の変化時のノイズを低減
し、ＤＡ変換器の精度劣化を減少させ、同時に変換速度
を上げることができる。

【００３１】（実施の形態３）図３は本発明の実施の形
態３における電流加算型ＤＡ変換器の構成を示すブロッ
ク図である。図３において、前記実施の形態１及び２の
図１，図２と同じ機能のブロック等には同じ符号を付
し、その説明を省略する。本実施の形態は変換ディジタ
ル入力値Ｄｉｎ３の上位ビットでバイアススイッチ部１
３を制御する上位コーダー１５を備えている。また、変
換ディジタル入力値Ｄｉｎ３の下位ビットを制御する下
位デコーダー２５を有する。

【００３２】以上のように構成された電流加算型ＤＡ変
換器の動作を説明する。まず、変換ディジタル入力値Ｄ
ｉｎ３は上位ビットが上位デコーダー１５に入力されバ
イアススイッチ部１３の制御を行い、下位ビットが下位
デコーダー２５に入力され出力スイッチ部２３の制御を
行う。

【００３３】次に、バイアス電圧生成部１の動作につい
て説明する。バイアス用定電流源部１１では、バイアス
電圧Ｖｂにしたがい、各電圧制御電流源１１ａ〜１１ｎ
が電流を流す。上位デコーダー１５で変換した制御信号
により、バイアス用定電流源部１１の電流源の電流値お
よび個数をバイアススイッチ部１３により変化させ変換
ディジタル入力値Ｄｉｎ３の上位ビットに連動した電流
Ｉｒｅｆを基準抵抗１２に流す。基準抵抗１２では、抵
抗値Ｒｒｅｆに電流値Ｉｒｅｆを乗算した電圧Ｖｆｂが
発生する。

【００３４】ここで、基準電圧Ｖｒｅｆとバイアス用定
電流源部１１の出力電圧、フィードバック電圧Ｖｆｂが
バイアス生成回路１０に入力され、基準電圧Ｖｒｅｆが
フィードバック電圧Ｖｆｂよりも高い場合はバイアス用
定電流源部１１の電流を増加させる方向にバイアス生成
回路１０がバイアス電圧Ｖｂを制御する。逆にフィード
バック電圧Ｖｆｂが基準電圧Ｖｒｅｆよりも高い場合
は、バイアス用定電流源部１１の電流を減少させる方向
にバイアス生成回路１０がバイアス電圧Ｖｂを制御す
る。

【００３５】これによりバイアス電圧生成部１では、フ
ィードバック電圧Ｖｆｂと基準電圧Ｖｒｅｆとが一致す
るバイアス電圧Ｖｂに収束する。このバイアス電圧Ｖｂ
は変換ディジタル入力値Ｄｉｎが変化するとそれに応じ
て変化し、同様の過程を経て収束する。

【００３６】次に、ＤＡ変換部２の動作について説明す
る。出力用定電流源部２１の制御にはバイアス生成部１
で収束したバイアス電圧Ｖｂを使用する。この場合、バ
イアス用定電流源部１１と出力用定電流源部２１の電流
源の比に従って、出力電流Ｉｏｕｔが出力抵抗Ｒｏｕｔ
に流れる。下位デコーダー２５で変換した制御信号によ
り出力スイッチ部２３を制御し、バイアス用定電流源部
１１と出力用定電流源部２１の電流源の比を変えること
により、出力電流Ｉｏｕｔの値を制御する。この出力電
流Ｉｏｕｔと出力抵抗Ｒｏｕｔの乗算により、出力電圧
Ｖｏｕｔが得られ、ＤＡ変換が行われる。

【００３７】以上のように本実施の形態によると、実施
の形態２に加え、変換ディジタル入力値の上位ビットで
バイアス電圧生成部のバイアススイッチ部を制御する上
位デコーダーを備えているため、変換ディジタル入力値
をバイアス電圧生成部とＤＡ変換部の両者に振り分ける
際に、変換ディジタル入力値が大きい場合のみバイアス
スイッチ部を制御するため、バイアス電圧で変換してい
る区間と出力スイッチ部で変換している区間の各々の区
間内で連続性を保つことで精度を上げつつ、出力抵抗部
のスイッチを減少させ、変換ディジタル入力値の変化時
のノイズを低減し、ＤＡ変換器の精度劣化を減少させ、
同時に変換速度を上げることができる。

【００３８】

【発明の効果】以上説明したように、請求項１の発明に
係る電流加算型ＤＡ変換器によると、変換ディジタル入
力値の変化をバイアス電圧でＤＡ変換部に与えるため、
出力抵抗部にスイッチが不要となり、変換ディジタル入
力値の変化時のノイズを低減し、ＤＡ変換器の精度劣化
を減少させることができる。

【００３９】請求項２の発明に係る電流加算型ＤＡ変換
器は、変換ディジタル入力値をバイアス生成部とＤＡ変
換部の両者に振り分けることにより、出力抵抗部のスイ
ッチが減少し、変換ディジタル入力値の変化時のノイズ
を低減し、ＤＡ変換器の精度劣化を減少させ、同時に変
換速度を上げることができる。

【００４０】請求項３の発明に係る電流加算型ＤＡ変換
器は、変換ディジタル入力値をバイアス生成部とＤＡ変
換部の両者に振り分ける際に、変換ディジタル入力値が
大きい場合のみバイアススイッチ部を制御するため、バ
イアス電圧で変換している区間と出力スイッチ部で変換
している区間の各々の区間内で連続性を保つことで精度
を上げつつ、出力抵抗部のスイッチが減少させ、変換デ
ィジタル入力値の変化時のノイズを低減し、ＤＡ変換器
の精度劣化を減少させ、同時に変換速度を上げることが
できる。

【図面の簡単な説明】

【図１】本発明の実施の形態１における電流加算型ＤＡ
変換器の構成を示すブロック図

【図２】本発明の実施の形態２における電流加算型ＤＡ
変換器の構成を示すブロック図

【図３】本発明の実施の形態３における電流加算型ＤＡ
変換器の構成を示すブロック図

【図４】従来の電流加算型ＤＡ変換器の構成を示すブロ
ック図

【符号の説明】

１ バイアス電圧生成部 ２ ＤＡ変換部 ３ 変換ディジタル入力値Ｄｉｎ １０ バイアス生成回路 １１ バイアス用定電流源部 １１ａ〜１１ｎ，２１Ａ〜２１Ｎ 電圧制御電流源 １２ 基準抵抗 １３ バイアススイッチ部 １５ 上位デコーダー ２１ 出力用定電流源部 ２２ 出力抵抗 ２３ 出力スイッチ部 ２４ デコーダー ２５ 下位デコーダー

Claims (3)

【特許請求の範囲】
1. 【請求項１】 １ないし複数の定電流値を持つ定電流源
   を１ないし複数個備えたバイアス用定電流源部と、前記
   各定電流源の出力に接続された１ないし複数個のスイッ
   チからなるバイアススイッチ部と、変換ディジタル入力
   値により前記バイアススイッチ部を制御するデコーダー
   と、前記バイアススイッチ部出力とグランド間に接続さ
   れた基準抵抗と、前記バイアススイッチ部出力と基準電
   圧から前記バイアス用定電流源部のバイアス電圧を生成
   するバイアス生成回路から構成されるバイアス電圧生成
   部と、 前記バイアス電圧生成部からのバイアス電圧により制御
   され、１ないし複数個の定電流源からなる１ないし複数
   の定電流値を持つ定電流源を１ないし複数個備えた出力
   用定電流源部と、前記出力用定電流源部の出力とグラン
   ド間に接続された出力抵抗からなるＤＡ変換部とを有す
   ることを特徴とする電流加算型ＤＡ変換器。
2. 【請求項２】 １ないし複数の定電流値を持つ定電流源
   を１ないし複数個備えたバイアス用定電流源部と、前記
   各定電流源の出力に接続された１ないし複数個のスイッ
   チからなるバイアススイッチ部と、変換ディジタル入力
   値により前記バイアススイッチ部を制御するデコーダー
   と、前記バイアススイッチ部出力とグランド間に接続さ
   れた基準抵抗と、前記バイアススイッチ部出力と基準電
   圧から前記バイアス用定電流源部のバイアス電圧を生成
   するバイアス生成回路から構成されるバイアス電圧生成
   部と、 前記バイアス電圧生成部からバイアス電圧により制御さ
   れ、１ないし複数個の定電流源からなる１ないし複数の
   定電流値を持つ定電流源を１ないし複数個備えた出力用
   定電流源部と、前記デコーダーにより制御され前記各出
   力用定電流源の出力に接続された１ないし複数個の出力
   スイッチ部と、前記出力スイッチ部の出力とグランド間
   に接続された出力抵抗からなるＤＡ変換部とを有するこ
   とを特徴とする電流加算型ＤＡ変換器。
3. 【請求項３】 変換ディジタル入力値の上位ビットでバ
   イアス電圧生成部におけるバイアススイッチ部を制御
   し、変換ディジタル入力値の下位ビットでＤＡ変換部に
   おける出力するスイッチ部を制御するデコーダーを有す
   ることを特徴とする請求項２記載の電流加算型ＤＡ変換
   器。