TWI642273B - 製程及溫度變異偵測器 - Google Patents

Abstract

一種製程及溫度變異偵測器包含一環形振盪器、一計數器及一判斷單元，該環形振盪器輸出一振盪訊號，該計數器接收該環形振盪器之該振盪訊號，其用以計數該振盪訊號於一時間中的振盪次數而輸出一計數訊號，該判斷單元接收該計數訊號，以根據該計數訊號的振盪次數判定電晶體的製程角落(Process corner)。

Description

製程及溫度變異偵測器

本發明是關於一種偵測器，特別是關於一種製程及溫度變異偵測器。

電晶體為積體電路中重要的主動元件，可作為開關、訊號放大、隔離及調變等用途，但隨著製程的演進，電晶體之氧化層的厚度薄化，使得閘極漏電流的問題愈加地明顯，而導致電晶體之製程及溫度變異對整體電路的影響亦趨顯著。

請參閱台灣專利申請號：104101262「製程、電壓及溫度變異偵測器」，為本案發明人先前提出之已核准之專利，其藉由高偏斜反相器中的N型電晶體之驅動電流相對於P型電晶體之驅動電流受到PVT影響程度較大，而透過充電電容經由該N型電晶體放電的放電速度測得N型電晶體之製程、電壓及溫度變異；並藉由低偏斜反相器中的P型電晶體之驅動電流相對於N型電晶體之驅動電流受到PVT影響程度較大，而透過充電電容經由該P型電晶體充電的充電速度測得P型電晶體之製程、電壓及溫度變異。雖然該前案可藉由簡單的架構測得全角落FF、TT、SS、FS及SF之製程變異，但該偵測器受限於充電電容的充放電速度而無法適用於高頻率之電路架構。

本發明的主要目的在於藉由計數環形振盪器於一時間中的振盪次數測得電晶體的製程角落。

本發明之一種製程及溫度變異偵測器包含一環形振盪器、一計數器及一判斷單元，該環形振盪器由至少一NMOS反相器及至少一CMOS反相器組成，該NMOS反相器及該CMOS反相器為交互串聯，其中該環形振盪器輸出一振盪訊號，該計數器接收該環形振盪器之該振盪訊號，其用以計數該振盪訊號於一時間中的振盪次數而輸出一計數訊號，該判斷單元接收該計數訊號，以根據該計數訊號的振盪次數判定該NMOS反相器中之一NMOS電晶體的製程角落(Process corner)。

本發明之一種製程及溫度變異偵測器包含一環形振盪器、一計數器及一判斷單元，該環形振盪器由至少一PMOS反相器及至少一CMOS反相器組成，該PMOS反相器及該CMOS反相器為交互串聯，其中該環形振盪器輸出一振盪訊號，該計數器接收該環形振盪器之該振盪訊號，其用以計數該振盪訊號於一時間中的振盪次數而輸出一計數訊號，該判斷單元接收該計數訊號，以根據該計數訊號的振盪次數判定該PMOS反相器中之一PMOS電晶體的製程角落(Process corner)。

本發明藉由該環形振盪器之振盪訊號的振盪次數測得電晶體的製程角落，可不受限於電容之充電速度的限制，而能適用於高頻率之電路架構。

請參閱第1圖，為本發明之一實施例，一種製程及溫度變異偵測器100的功能方塊圖，該製程及溫度變異偵測器100包含一環形振盪器110、一計數器120及一判斷單元130，該環形振盪器110輸出一振盪訊號S _o，該計數器120接收該環形振盪器110之該振盪訊號S _o，該計數器120用以計數該振盪訊號S _o於一時間中的振盪次數而輸出一計數訊號S _c，該判斷單元130接收該計數訊號S _c，由於該環形電晶體110中電晶體的製程及溫度變異會影響到其振盪訊號的突波數量，因此，該判斷單元130可根據該計數訊號S _c的振盪次數判定電晶體的製程角落(Process corner)而輸出一判斷訊號NPS、PPS。

請參閱第2圖，為本發明之一第一實施例，一種製程及溫度變異偵測器100的電路圖，該環形振盪器110是由複數個NMOS反相器111及複數個CMOS反相器112及一NAND閘113組成，各該NMOS反相器111及各該CMOS反相器112為交互串聯後再與該NAND閘113連接，在本實施例中，是由4組MMOS反相器111及4組CMOS反相器112交互穿插排列組成。

請參閱第2圖，該NMOS反相器111具有一第一NMOS電晶體111a及一第二NMOS電晶體111b，該第一NMOS電晶體111a之閘極及汲極電性連接一電源端VDD，該第二NMOS電晶體111b之閘極接收該振盪訊號S _o，而由該振盪訊號S _o決定該第二NMOS電晶體111b的導通或截止，該第二NMOS電晶體111b之源極端電性連接一接地端，該第一NMOS電晶體111a之源極及該第二NMOS電晶體111b之汲極輸出該振盪訊號S _o。其中，當該第二NMOS電晶體111b接收之該振盪訊號S _o為高電位時，該第二NMOS電晶體111b導通，使該第一NMOS電晶體111a之源極及該第二NMOS電晶體111b之汲極的電位為低電位，反之，當該第二NMOS電晶體111b接收之該振盪訊號S _o為低電位時，該第二NMOS電晶體111b截止，使該第一NMOS電晶體111a之源極及該第二NMOS電晶體111b之汲極的電位為高電位，藉此達到反相的功效，進而讓該些反相器形成振盪電路。由於製程及溫度變異會影響該第一NMOS電晶體111a及該第二NMOS電晶體111b的切換速度，因此，由輸出之該振盪訊號S _o的振盪次數可得知NMOS電晶體的製程角落。一般而言，當NMOS電晶體的製程角落為快(Fast)時，輸出之該振盪訊號S _o的振盪次數越多，而當NMOS電晶體的製程角落為慢(Slow)時，輸出之該振盪訊號S _o的振盪次數越少。

請參閱第2及3圖，該CMOS反相器112具有一PMOS電晶體112a及一NMOS電晶體112b，該PMOS電晶體112a之源極電性連接該電源端VDD，該PMOS電晶體112a之閘極接收該振盪訊號S _o，該NMOS電晶體112b之閘極接收該振盪訊號S _o，該NMOS電晶體112b之源極電性連接該接地端，該PMOS電晶體112a之該汲極及該NMOS電晶體112b之汲極輸出該振盪訊號S _o。請參閱第3圖，當該振盪訊號S _o為高電位時，該PMOS電晶體112a截止、該NMOS電晶體112b導通，使得該PMOS電晶體112a之該汲極及該NMOS電晶體112b之汲極輸出之該振盪訊號S _o為低電位，而當該振盪訊號S _o為高電位時，該PMOS電晶體112a截止、該NMOS電晶體112b導通，使得該PMOS電晶體112a之該汲極及該NMOS電晶體112b之汲極輸出之該振盪訊號S _o為低電位，而達到反相之功效。

請參閱第2圖，該NAND閘113電性連接該CMOS反相器112並接收一時脈訊號Clk，且該NAND閘113輸出該振盪訊號S _o，當該時脈訊號Clk為高電位時，該NAND閘113則可視為一反相器，其輸出之該振盪訊號S _o的電位由輸入之該振盪訊號S _o決定，而可與該些NMOS反相器111及該些CMOS反相器112構成環形振盪器。

請參閱第2圖，該計數器120由一反相器140接收反相之該振盪訊號S _o，且該計數器120的一重置端rst接收該時脈訊號Clk，而可在每次的計數週期中將該計數器120重置，在本實施例中，該計數器120輸出之該計數訊號S _c為4位元之二進制數據，請參閱第4圖，為電晶體之製程角落與該振盪訊號S _o之振盪次數的對照表格，其中，當該振盪訊號S _o的振盪次數介於0至3，也就是該計數訊號S _c為[0001]至[0011]之間時，將NMOS電晶體之製程角落判定為慢，當該振盪訊號S _o的振盪次數介於4至7，也就是該計數訊號S _c為[0100]至[0111]之間時，將NMOS電晶體之製程角落判定為一般，當該振盪訊號S _o的振盪次數介於8至11，也就是該計數訊號S _c為[1000]至[1011]之間時，將NMOS電晶體之製程角落判定為快，讓各個製程角落具有最低位元及次低位元兩個位元的判定誤差，而僅透過最高位元及次高位元來判定NMOS電晶體之製程角落。因此，請參閱第2圖，該判斷單元130具有一第一正反器131及一第二正反器132，該第一正反器131電性連接計數器120並受反相之一時脈訊號Clk觸發，以在該時脈訊號Clk下降至低電位時儲存該計數訊號S _c之次高位元，該第二正反器132電性連接該計數器120受反相之該時脈訊號Clk觸發，以在該時脈訊號Clk下降至低電位時儲存該計數訊號S _c之最高位元，該第一正反器131輸出一第一判斷訊號NPS1，該第二正反器132輸出一第二判斷訊號NPS2，當該第一判斷訊號NPS1為0且該第二判斷訊號NPS2亦為0時，判定NMOS電晶體之製程角落為慢；當該第一判斷訊號NPS1為0且該第二判斷訊號NPS2為1時，判定NMOS電晶體之製程角落為一般；當該第一判斷訊號NPS1為1且該第二判斷訊號NPS2為1時，判定NMOS電晶體之製程角落為快。

請參閱第5圖，為本發明之一第二實施例，一種製程及溫度變異偵測器100的電路圖，該環形振盪器110是由複數個PMOS反相器114及複數個CMOS反相器112及一NAND閘113組成，各該PMOS反相器114及各該CMOS反相器112為交互串聯後再與該NAND閘113連接，在本實施例中，是由4組MMOS反相器111及4組CMOS反相器112交互穿插排列組成。

請參閱第5圖，該PMOS反相器114具有一第一PMOS電晶體114a及一第二PMOS電晶體114b，該第一PMOS電晶體114a之源極電性連接一電源端VDD，該第一PMOS電晶體114a之閘極接收該振盪訊號S _o，而由該振盪訊號S _o決定該第一PMOS電晶體114a的導通或截止，該第二PMOS電晶體114b之閘極及源極電性連接一接地端，該第一PMOS電晶體114a之汲極及該第二PMOS電晶體114b之源極輸出該振盪訊號S _o。其中，當該第一PMOS電晶體114a接收之該振盪訊號S _o為低電位時，該第一PMOS電晶體114a導通，使該第一PMOS電晶體114a之汲極及該第二PMOS電晶體114b之源極的電位為高電位，反之，當該第一PMOS電晶體114a接收之該振盪訊號S _o為高電位時，該第一PMOS電晶體114a截止，使該第一PMOS電晶體114a之汲極及該第二PMOS電晶體114b之源極的電位為高電位，藉此達到反相的功效，進而讓該些反相器形成振盪電路。由於製程及溫度變異影響了該第一PMOS電晶體114a及該第二PMOS電晶體114b的切換速度，因此，由輸出之該振盪訊號S _o的振盪次數可得知PMOS電晶體的製程角落。一般而言，當PMOS電晶體的製程角落為快(Fast)時，輸出之該振盪訊號S _o的振盪次數越多，而當PMOS電晶體的製程角落為慢(Slow)時，輸出之該振盪訊號S _o的振盪次數越少。

請參閱第3及5圖，該CMOS反相器112具有一PMOS電晶體112a及一NMOS電晶體112b，該PMOS電晶體112a之源極電性連接該電源端VDD，該PMOS電晶體112a之閘極接收該振盪訊號S _o，該NMOS電晶體112b之閘極接收該振盪訊號S _o，該NMOS電晶體112b之源極電性連接該接地端，該PMOS電晶體112a之該汲極及該NMOS電晶體112b之汲極輸出該振盪訊號S _o。其中，當該振盪訊號S _o為高電位時，該PMOS電晶體112a截止、該NMOS電晶體112b導通，使得該PMOS電晶體112a之該汲極及該NMOS電晶體112b之汲極輸出之該振盪訊號S _o為低電位，而當該振盪訊號S _o為高電位時，該PMOS電晶體112a截止、該NMOS電晶體112b導通，使得該PMOS電晶體112a之該汲極及該NMOS電晶體112b之汲極輸出之該振盪訊號S _o為低電位，而達到反相之功效。

請參閱第5圖，該NAND閘113電性連接該CMOS反相器112並接收一時脈訊號Clk，且該NAND閘113輸出該振盪訊號S _o，當該時脈訊號Clk為高電位時，該NAND閘113則可視為一反相器，其輸出之該振盪訊號S _o的電位由輸入之該振盪訊號S _o決定，而可與該些PMOS反相器114及該些CMOS反相器112構成環形振盪器。

請參閱第5圖，該計數器120由一反相器140接收反相之該振盪訊號S _o，且該計數器120的一重置端rst接收該時脈訊號Clk，而可在每次的計數週期中將該計數器120重置，在本實施例中，該計數器120輸出之該計數訊號S _c為4位元之二進制數據，請參閱第4圖，為電晶體之製程角落與該振盪訊號S _o之振盪次數的對照表格，其中，當該振盪訊號S _o的振盪次數介於0至3，也就是該計數訊號S _c為[0001]至[0011]之間時，將PMOS電晶體之製程角落判定為慢，當該振盪訊號S _o的振盪次數介於4至7，也就是該計數訊號S _c為[0100]至[0111]之間時，將PMOS電晶體之製程角落判定為一般，當該振盪訊號S _o的振盪次數介於8至11，也就是該計數訊號S _c為[1000]至[1011]之間時，將PMOS電晶體之製程角落判定為快，讓各個製程角落具有最低位元及次低位元兩個位元的判定誤差，而僅透過最高位元及次高位元來判定PMOS電晶體之製程角落。因此，請參閱第5圖，該判斷單元130具有一第一正反器131及一第二正反器132，該第一正反器131電性連接計數器120並受反相之一時脈訊號Clk觸發，以在該時脈訊號Clk下降至低電位時儲存該計數訊號S _c之次高位元，該第二正反器132電性連接該計數器120受反相之該時脈訊號Clk觸發，以在該時脈訊號Clk下降至低電位時儲存該計數訊號S _c之最高位元，該第一正反器131輸出一第一判斷訊號PPS1，該第二正反器132輸出一第二判斷訊號PPS2，當該第一判斷訊號PPS1為0且該第二判斷訊號PPS2亦為0時，判定PMOS電晶體之製程角落為慢；當該第一判斷訊號PPS1為0且該第二判斷訊號PPS2為1時，判定NMOS電晶體之製程角落為一般；當該第一判斷訊號PPS1為1且該第二判斷訊號PPS2為1時，判定PMOS電晶體之製程角落為快。

本發明藉由該環形振盪器110之振盪訊號S _o的振盪次數測得電晶體的製程角落，可不受限於電容之充電速度的限制，而能適用於高頻率之電路架構。

本發明之保護範圍當視後附之申請專利範圍所界定者為準，任何熟知此項技藝者，在不脫離本發明之精神和範圍內所作之任何變化與修改，均屬於本發明之保護範圍。

100 製程及溫度變異偵測器 110 環形振盪器 111 NMOS反相器 111a 第一NMOS電晶體 111b 第二NMOS電晶體 112 CMOS反相器 112a PMOS電晶體 112b NMOS電晶體 113 NAND閘 114 PMOS反相器 114a 第一PMOS電晶體 114b 第二PMOS電晶體 120 計數器 130 判斷單元 131 第一正反器 132 第二正反器 140 反相器 S _o振盪訊號 S _c計數訊號 VDD 電源端 Clk 時脈訊號 NPS 判斷訊號 PPS 判斷訊號 NPS1 第一判斷訊號 NPS2 第二判斷訊號 PPS1 第一判斷訊號 PPS2 第二判斷訊號 rst 重置端

第1圖： 依據本發明之一實施例，一製程及溫度變異偵測器之功能方塊圖。 第2圖： 依據本發明之一實施例，一製程及溫度變異偵測器之電路圖。 第3圖： 依據本發明之一實施例，一CMOS反相器之電路圖。 第4圖： 依據本發明之一實施例，電晶體之製程角落與技術訊號及判斷訊號的對照表格。 第5圖： 依據本發明之一實施例，一製程及溫度變異偵測器之電路圖。

Claims (12)

1. 一種製程及溫度變異偵測器，其包含： 一環形振盪器，其由至少一NMOS反相器及至少一CMOS反相器組成，該NMOS反相器及該CMOS反相器為交互串聯，其中該環形振盪器輸出一振盪訊號； 一計數器，接收該環形振盪器之該振盪訊號，該計數器用以計數該振盪訊號於一時間中的振盪次數而輸出一計數訊號；以及 一判斷單元，接收該計數訊號，該判斷單元根據該計數訊號的振盪次數判定該NMOS反相器中之一NMOS電晶體的製程角落(Process corner)。
2. 如申請專利範圍第1項所述之製程及溫度變異偵測器，其中該NMOS反相器具有一第一NMOS電晶體及一第二NMOS電晶體，該第一NMOS電晶體之閘極及汲極電性連接一電源端，該第二NMOS電晶體之閘極接收該振盪訊號，該第二NMOS電晶體之源極端電性連接一接地端，該第一NMOS電晶體之源極及該第二NMOS電晶體之汲極輸出該振盪訊號。
3. 如申請專利範圍第2項所述之製程及溫度變異偵測器，其中該CMOS反相器具有一PMOS電晶體及一NMOS電晶體，該PMOS電晶體之源極電性連接該電源端，該PMOS電晶體之閘極及該NMOS電晶體之閘極接收該振盪訊號，該NMOS電晶體之源極電性連接該接地端，該PMOS電晶體之汲極及該NMOS電晶體之汲極輸出該振盪訊號。
4. 如申請專利範圍第3項所述之製程及溫度變異偵測器，其中該環形振盪器具有一NAND閘，該NAND閘電性連接該CMOS反相器並接收一時脈訊號，且該NAND閘輸出該振盪訊號。
5. 如申請專利範圍第1項所述之製程及溫度變異偵測器，其另包含有一反相器，該計數器由該反相器接收反相之該振盪訊號。
6. 如申請專利範圍第1項所述之製程及溫度變異偵測器，其中該計數器輸出之該計數訊號為4位元，該判斷單元具有一第一正反器及一第二正反器，該第一正反器電性連接計數器並受反相之一時脈訊號觸發，以接收並儲存該計數訊號之次高位元，該第二正反器電性連接該計數器受反相之該時脈訊號觸發，以接收並儲存該計數訊號之最高位元。
7. 一種製程及溫度變異偵測器，其包含： 一環形振盪器，其由至少一PMOS反相器及至少一CMOS反相器組成，該PMOS反相器及該CMOS反相器為交互串聯，其中該環形振盪器輸出一振盪訊號； 一計數器，接收該環形振盪器之該振盪訊號，該計數器用以計數該振盪訊號於一時間中的振盪次數而輸出一計數訊號；以及 一判斷單元，接收該計數訊號，該判斷單元根據該計數訊號的振盪次數判定該PMOS反相器中之一PMOS電晶體的製程角落(Process corner)。
8. 如申請專利範圍第7項所述之製程及溫度變異偵測器，其中該PMOS反相器具有一第一PMOS電晶體及一第二PMOS電晶體，該第一PMOS電晶體之源極電性連接一電源端，該第一PMOS電晶體之閘極接收該振盪訊號，該第二PMOS電晶體之閘極及汲極電性連接一接地端，該第一PMOS電晶體之汲極及該第二PMOS電晶體之源極輸出該振盪訊號。
9. 如申請專利範圍第8項所述之製程及溫度變異偵測器，其中該CMOS反相器具有一PMOS電晶體及一NMOS電晶體，該PMOS電晶體之源極電性連接該電源端，該PMOS電晶體之閘極及該NMOS電晶體之閘極接收該振盪訊號，該NMOS電晶體之源極電性連接該接地端，該PMOS電晶體之汲極及該NMOS電晶體之汲極輸出該振盪訊號。
10. 如申請專利範圍第9項所述之製程及溫度變異偵測器，其中該環形振盪器具有一NAND閘，該NAND閘電性連接該CMOS反相器並接收一時脈訊號，且該NAND閘輸出該振盪訊號。
11. 如申請專利範圍第7項所述之製程及溫度變異偵測器，其另包含有一反相器，該計數器由該反相器接收反相之該振盪訊號。
12. 如申請專利範圍第7項所述之製程及溫度變異偵測器，其中該計數器輸出之該計數訊號為4位元，該判斷單元具有一第一正反器及一第二正反器，該第一正反器電性連接計數器並受反相之一時脈訊號觸發，以接收並儲存該計數訊號之次高位元，該第二正反器電性連接該計數器並受反相之該時脈訊號觸發，以接收並儲存該計數訊號之最高位元。