CN104660256A - 锁相环锁定时间的测量方法 - Google Patents

锁相环锁定时间的测量方法 Download PDF

Info

Publication number
CN104660256A
CN104660256A CN201510095605.8A CN201510095605A CN104660256A CN 104660256 A CN104660256 A CN 104660256A CN 201510095605 A CN201510095605 A CN 201510095605A CN 104660256 A CN104660256 A CN 104660256A
Authority
CN
China
Prior art keywords
phase
output voltage
locked loop
frequency
lock
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510095605.8A
Other languages
English (en)
Other versions
CN104660256B (zh
Inventor
余琨
牛勇
张大成
邓维维
郝丹丹
季海英
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sino IC Technology Co Ltd
Original Assignee
Sino IC Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sino IC Technology Co Ltd filed Critical Sino IC Technology Co Ltd
Priority to CN201510095605.8A priority Critical patent/CN104660256B/zh
Publication of CN104660256A publication Critical patent/CN104660256A/zh
Application granted granted Critical
Publication of CN104660256B publication Critical patent/CN104660256B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

本发明提供了一种锁相环锁定时间的测量方法，包括以下步骤：将锁相环分别在第一频率和第二频率上锁定，ATE测试设备测量所述锁相环在所述第一频率上的第一输出电压，以及在所述第二频率上的第二输出电压；使得所述锁相环从所述第一频率跳变到所述第二频率，所述ATE测试设备采集并处理所述锁相环在跳变过程中的输出电压；根据所述ATE测试设备对所述输出电压的处理结果计算出所述锁相环的锁定时间。无需外挂分立仪器，直接利用ATE测试设备获取所述锁相环从所述第一频率跳变到所述第二频率过程中的输出电压，以及对所述输出电压的处理结果直接计算出所述锁相环的锁定时间，大大提高了测试效率。

Description

锁相环锁定时间的测量方法
技术领域
本发明涉及集成电路测试领域，尤其是一种锁相环锁定时间的测量方法。
背景技术
锁相环主要包括分频器、鉴相器、环路滤波器、压控振荡器等，其锁定时间指指锁相环从一个指定频率跳变到另一个指定频率(在给定的频率误差范围内)所用的时间，是表征所述锁相环性能的一个重要参数，它决定了所述锁相环的输出能从一个频点快速跳变到另一个频点的能力。在所述锁相环从一个指定频率跳变到另一个指定频率的过程中，所述锁相环稳定输出的控制电压也相应发生跳变。
现有技术中对所述锁相环锁定时间的测量是通过分立仪器进行测量的。一种方法是直接采用所述分立仪器对所述锁相环进行测量。也就是说，所述锁相环的锁定时间可以采用频谱仪直接进行测量，或者采用示波器对锁相环的两次频点所对应输出电压的改变时间进行测试。这种方法测试时间长，测试结果需要人工读取，且自动化程度不高，通常只适用于实验室验证测试。
另一种方法是采用ATE测试设备外挂分立仪器进行测试，这种方法通常应用于量产中。所述ATE测试设备与分立仪器通过GPIB或者USB接口进行通信，所述分立仪器测试完成后，由所述ATE测试设备从所述分立仪器读回测试结果，基本可以实现自动化测试。但是多工位并行测试能力差，且所述ATE测试设备与所述分立仪器接口通讯时间较长，导致测试效率低下。所述ATE测试设备外挂所述分立仪器时，所述ATE测试设备的射频电缆与被测芯片连接不便，尤其在进行晶圆测试时。
随着射频芯片的迅速发展，存在很大的射频芯片锁相环锁定时间的测试需要，但是采用现有技术，无法高效率的进行大规模的量产测试。
发明内容
本发明的目的在于提供一种锁相环锁定时间的测量方法，以解决测试效率低的问题。
为了达到上述目的，本发明提供了一种锁相环锁定时间的测量方法，包括以下步骤：
将锁相环在第一频率上锁定，ATE测试设备测量所述锁相环在所述第一频率上的第一输出电压；
将所述锁相环在第二频率上锁定，所述ATE测试设备测量所述锁相环在所述第二频率上的第二输出电压；
使得所述锁相环从所述第一频率跳变到所述第二频率，所述ATE测试设备采集并处理所述锁相环在跳变过程中的输出电压；
根据所述ATE测试设备对所述输出电压的处理结果计算出所述锁相环的锁定时间。
优选的，在上述的锁相环锁定时间的测量方法中，利用所述ATE测试设备的电压测量模块来测量所述第一输出电压和所述第二输出电压。
优选的，在上述的锁相环锁定时间的测量方法中，所述ATE测试设备采集并处理所述锁相环在跳变过程中的输出电压包括以下步骤：
所述ATE测试设备测量所述锁相环从所述第一频率跳变到所述第二频率过程中的输出电压；
对所述输出电压进行滤波处理；
所述ATE测试设备按照一第一采样频率对进行过滤波处理后的所述输出电压进行采样，并将相应的采样点存储在一数组中；
在所述数组中找出所述锁相环跳变过程中开始跳变和结束跳变分别对应的采样点。
优选的，在上述的锁相环锁定时间的测量方法中，所述ATE测试设备上的电压测量模块测量所述锁相环从所述第一频率跳变到所述第二频率过程中的电压。
优选的，在上述的锁相环锁定时间的测量方法中，利用所述ATE测试设备上的高精度模拟信号采集模块对所述输出电压进行采样。
优选的，在上述的锁相环锁定时间的测量方法中，所述ATE测试设备对所述输出电压的采样时间大于所述锁相环的预判锁定时间。
优选的，在上述的锁相环锁定时间的测量方法中，在所述数组中找出所述锁相环跳变过程中开始跳变时所对应的采样点的步骤包括：
当所述数组中连续十个采样点所对应的输出电压与所述第一输出电压的差均大于一第一标准值时，所述连续十个采样点中的第一个采样点即为所述锁相环开始跳变时所对应的采样点。
优选的，在上述的锁相环锁定时间的测量方法中，所述第一标准值为1mV。
优选的，在上述的锁相环锁定时间的测量方法中，在所述数组中找出所述锁相环跳变过程中跳变结束时所对应的采样点的步骤包括：
当所述数组中连续十个采样点所对应的输出电压与所述第二输出电压的差均小于一第二标准值时，所述连续十个采样点中的第一个采样点即为所述锁相环跳变结束时所对应的采样点。
优选的，在上述的锁相环锁定时间的测量方法中，所述第二标准值为1mV。
优选的，在上述的锁相环锁定时间的测量方法中，所述锁相环的锁定时间＝(结束跳变时对应的采样点-开始跳变时对应的采样点)/第一采样频率。
优选的，在上述的锁相环锁定时间的测量方法中，所述第一频率与所述第二频率不相等。
在本发明提供的锁相环锁定时间的测量方法中，无需外挂分立仪器，直接利用ATE测试设备获取所述锁相环从所述第一频率跳变到所述第二频率过程中的输出电压，根据所述ATE测试设备对所述输出电压的处理结果直接计算出所述锁相环的锁定时间，大大提高了测试效率。
附图说明
图1为本发明实施例中锁相环锁定时间的测量方法的流程图；
图2为图1中步骤S3的具体流程图。
具体实施方式
下面将结合示意图对本发明的具体实施方式进行更详细的描述。根据下列描述和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
如图1所示，本发明提供了一种锁相环锁定时间的测量方法，包括以下步骤：
S1：将锁相环在第一频率上锁定，ATE测试设备测量所述锁相环在所述第一频率上的第一输出电压。
S2：将锁相环在第二频率上锁定，所述ATE测试设备测量所述锁相环在所述第二频率上的第二输出电压。
当所述锁相环从一个频点跳变到另一个频点时，所述锁相环稳定输出的电压也相应的从一个电平经过抖动跳变到另一个电平。
也就是说当所述锁相环从所述第一频率跳变到所述第二频率时，所述锁相环稳定输出的电压也从所述第一输出电压跳变到所述第二输出电压。将所述锁相环分别在所述第一频率和所述第二频率时锁定，采用所述ATE测试设备的电压测量模块来测量所述第一输出电压和所述第二输出电压。其中，所述第一频率与所述第二频率不相等。
S3：使得所述锁相环从所述第一频率跳变到所述第二频率，所述ATE测试设备采集并处理所述锁相环在跳变过程中的输出电压。
具体的，如图2所示，包括以下步骤：
S31：所述ATE测试设备测量所述锁相环从所述第一频率跳变到所述第二频率过程中的输出电压。
同步骤S1和步骤S2一样，采用所述ATE测试设备的电压测量模块来测量所述锁相环从所述第一频率跳变到所述第二频率过程中的输出电压。
S32：对所述输出电压进行滤波处理。
步骤S31中所获取的所述输出电压有很多噪声，需要对其进行滤波处理。可以通过物理连接外部滤波器对所述输出电压进行滤波，也就是说可以通过与所述ATE测试设备连接的滤波器过滤掉所述输出电压中的噪声。还可以通过软件的方式对所述输出电压进行滤波处理，也就是说在程序设计过程中对所述输出电压进行滤波处理，以减少噪声对所述输出电压的影响。
S33：所述ATE测试设备按照一第一采样频率对进行过滤波处理后的所述输出电压进行采样，并将相应的采样点存储在一数组中。
利用所述ATE测试设备上的高精度模拟信号采集模块，且所述高精度模拟信号采集模块对所述输出电压的采样时间大于所述锁相环的预判时间。所述高精度模拟信号采集模块按照一第一采样频率对经过滤波处理的输出电压进行采样，将采集的时间点即采集点以及所述采集点所对应的输出电压存储在一数组中。所述采样点为对所述输出电压进行采样时所对应的时间点。
S34：在所述数组中找出所述锁相环跳变过程中开始跳变和结束跳变分别对应的采样点。
首先确定所述锁相环跳变过程中开始跳变时的采样点，即开始采样点。具体的，从所述数组的第一个采样点开始，通过所述数组中采样点所对应的输出电压与所述第一输出电压的差来寻找所述开始采样点。在本实施例中，采用所述数组中连续十个采样点所对应的所述输出电压与所述第一输出电压的差来确定所述开始采样点。也就是说，如果所述数组中连续十个采样点所对应的所述输出电压与所述第一输出电压的差均大于一第一标准值，则该连续十个采样点中的第一个采样点即为所述开始采样点。所述第一标准值为1mV。
具体的，从所述数组的第一个采样点开始，连续十个采样点所对应的输出电压与所述第一输出电压进行比较，也就说所述数组中的第一个采样点到第十个采样点所对应的输出电压与所述第一输出电压的差均大于1mV，则说明所述数组中的第一个采样点即为所述开始采样点。只要所述数组中的第一个采样点到第十个采样点所对应的输出电压与所述第一输出电压的差有一个小于或者等于1mV，则将所述数组中的第二个采样点到第十一个采样点所对应的所述输出电压与所述第一输出电压进行比较，如果这十个采样点所对应的输出电压与所述第一输出电压的差均大于1mV，则说明所述数组中的第二个采样点即为要找的所述开始采样点；只要这十个采样点中有一个采样点所对应的输出电压与所述第一输出电压的差不大于1mV，则将所述数组中的第三个采样点到所述第十二个采样点所对应的输出电压与所述第一输出电压进行比较。以此类推，直到找到连续十个采样点所对应的输出电压与所述第一输出电压的差均大于1mV，则该连续十个采样点中的第一个采样点即为所述开始采样点。
其次，确定所述锁相环跳变过程中跳变结束时所对应的采样点。同样，也是采用所述数组中连续十个采样点所对应的输出电压与所述第二输出电压的差，来确定跳变结束时所对应的采样点，即结束采样点。具体的，当采用所述数组中连续十个采样点所对应的输出电压与所述第二输出电压的差小于一第二标准值时，该连续十个采样点中的第一个采样点即为结束采样点。从所述数组中具体寻找所述结束采样点的方法与寻找所述开始采样点的方法一样，在此不再赘述。
在本发明的其他实施例中，不限于是连续十个采样点所对应的输出电压与所述第一输出电压比较，也可以是连续其他个数的采样点，比如3个、4个、5个或者6个等。更优的，是后一个采样点所对应的输出电压与所述第一输出电压的差大于所述第一标准值，则可判断当前采样点即为所述锁相环开始跳变时所对应的采样点。
S4：根据所述ATE测试设备对所述输出电压的处理结果计算出所述锁相环的锁定时间。
根据步骤S3中确定的开始采样点、结束采样点以及已知的第一采样频率即可计算出所述锁相环的锁定时间：
所述锁相环的锁定时间＝(结束采样点-开始采样点)/第一采样频率。
综上，在本发明实施例提供的锁相环锁定时间的测量方法中，无需外挂分立仪器，直接利用ATE测试设备获取所述锁相环从所述第一频率跳变到所述第二频率过程中的输出电压，根据所述ATE测试设备对所述输出电压的处理结果直接计算出所述锁相环的锁定时间，大大提高了测试效率。
上述仅为本发明的优选实施例而已，并不对本发明起到任何限制作用。任何所属技术领域的技术人员，在不脱离本发明的技术方案的范围内，对本发明揭露的技术方案和技术内容做任何形式的等同替换或修改等变动，均属未脱离本发明的技术方案的内容，仍属于本发明的保护范围之内。

Claims (12)

1.一种锁相环锁定时间的测量方法，其特征在于，包括以下步骤：
将锁相环在第一频率上锁定，ATE测试设备测量所述锁相环在所述第一频率上的第一输出电压；
将所述锁相环在第二频率上锁定，所述ATE测试设备测量所述锁相环在所述第二频率上的第二输出电压；
使得所述锁相环从所述第一频率跳变到所述第二频率，所述ATE测试设备采集并处理所述锁相环在跳变过程中的输出电压；
根据所述ATE测试设备对所述输出电压的处理结果计算出所述锁相环的锁定时间。
2.如权利要求1所述的锁相环锁定时间的测量方法，其特征在于，利用所述ATE测试设备的电压测量模块来测量所述第一输出电压和所述第二输出电压。
3.如权利要求1所述的锁相环锁定时间的测量方法，其特征在于，所述ATE测试设备采集并处理所述锁相环在跳变过程中的输出电压包括以下步骤：
所述ATE测试设备测量所述锁相环从所述第一频率跳变到所述第二频率过程中的输出电压；
对所述输出电压进行滤波处理；
所述ATE测试设备按照一第一采样频率对进行过滤波处理后的所述输出电压进行采样，并将相应的采样点存储在一数组中；
在所述数组中找出所述锁相环跳变过程中开始跳变和结束跳变分别对应的采样点。
4.如权利要求3所述的锁相环锁定时间的测量方法，其特征在于，所述ATE测试设备上的电压测量模块测量所述锁相环从所述第一频率跳变到所述第二频率过程中的电压。
5.如权利要求3所述的锁相环锁定时间的测量方法，其特征在于，利用所述ATE测试设备上的高精度模拟信号采集模块对所述输出电压进行采样。
6.如权利要求3所述的锁相环锁定时间的测量方法，其特征在于，所述ATE测试设备对所述输出电压的采样时间大于所述锁相环的预判锁定时间。
7.如权利要求3所述的锁相环锁定时间的测量方法，其特征在于，在所述数组中找出所述锁相环跳变过程中开始跳变时所对应的采样点的步骤包括：
当所述数组中连续十个采样点所对应的输出电压与所述第一输出电压的差均大于一第一标准值时，所述连续十个采样点中的第一个采样点即为所述锁相环开始跳变时所对应的采样点。
8.如权利要求7所述的锁相环锁定时间的测量方法，其特征在于，所述第一标准值为1mV。
9.如权利要求3所述的锁相环锁定时间的测量方法，其特征在于，在所述数组中找出所述锁相环跳变过程中跳变结束时所对应的采样点的步骤包括：
当所述数组中连续十个采样点所对应的输出电压与所述第二输出电压的差均小于一第二标准值时，所述连续十个采样点中的第一个采样点即为所述锁相环跳变结束时所对应的采样点。
10.如权利要求9所述的锁相环锁定时间的测量方法，其特征在于，所述第二标准值为1mV。
11.如权利要求3所述的锁相环锁定时间的测量方法，其特征在于，所述锁相环的锁定时间＝(结束跳变时对应的采样点-开始跳变时对应的采样点)/第一采样频率。
12.如权利要求1所述的锁相环锁定时间的测量方法，其特征在于，所述第一频率与所述第二频率不相等。
CN201510095605.8A 2015-03-04 2015-03-04 锁相环锁定时间的测量方法 Active CN104660256B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510095605.8A CN104660256B (zh) 2015-03-04 2015-03-04 锁相环锁定时间的测量方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510095605.8A CN104660256B (zh) 2015-03-04 2015-03-04 锁相环锁定时间的测量方法

Publications (2)

Publication Number Publication Date
CN104660256A true CN104660256A (zh) 2015-05-27
CN104660256B CN104660256B (zh) 2017-10-31

Family

ID=53251013

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510095605.8A Active CN104660256B (zh) 2015-03-04 2015-03-04 锁相环锁定时间的测量方法

Country Status (1)

Country Link
CN (1) CN104660256B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107991600A (zh) * 2017-11-29 2018-05-04 成都锐成芯微科技股份有限公司 自动测试方法及其测试系统
CN114253135A (zh) * 2021-12-13 2022-03-29 筏渡(上海)科技有限公司 基于机器学习的芯片性能参数测试方法和装置
CN114744999A (zh) * 2022-06-09 2022-07-12 中星联华科技（北京）有限公司 跳频源的实现方法、装置、跳频源、电子设备和存储介质

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1780149A (zh) * 2004-12-10 2006-05-31 展讯通信（上海）有限公司 射频接收系统锁定时间及锁定后频率误差的评估方法
US20070022350A1 (en) * 2005-06-23 2007-01-25 Mc Auliffe Robert E Built-in waveform edge deskew using digital-locked loops and coincidence detectors in an automated test equipment system
CN1980065A (zh) * 2005-12-08 2007-06-13 上海华虹Nec电子有限公司 一种采用模拟方法实现的电平检测电路
CN102401878A (zh) * 2010-09-08 2012-04-04 凌阳科技股份有限公司 混合模式集成电路的测试系统及方法
CN102571079A (zh) * 2010-12-27 2012-07-11 北京国睿中数科技股份有限公司 一种针对pll的ate测试电路及其测试方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1780149A (zh) * 2004-12-10 2006-05-31 展讯通信（上海）有限公司 射频接收系统锁定时间及锁定后频率误差的评估方法
US20070022350A1 (en) * 2005-06-23 2007-01-25 Mc Auliffe Robert E Built-in waveform edge deskew using digital-locked loops and coincidence detectors in an automated test equipment system
CN1980065A (zh) * 2005-12-08 2007-06-13 上海华虹Nec电子有限公司 一种采用模拟方法实现的电平检测电路
CN102401878A (zh) * 2010-09-08 2012-04-04 凌阳科技股份有限公司 混合模式集成电路的测试系统及方法
CN102571079A (zh) * 2010-12-27 2012-07-11 北京国睿中数科技股份有限公司 一种针对pll的ate测试电路及其测试方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107991600A (zh) * 2017-11-29 2018-05-04 成都锐成芯微科技股份有限公司 自动测试方法及其测试系统
CN114253135A (zh) * 2021-12-13 2022-03-29 筏渡(上海)科技有限公司 基于机器学习的芯片性能参数测试方法和装置
CN114253135B (zh) * 2021-12-13 2024-03-26 深圳智现未来工业软件有限公司 基于机器学习的芯片性能参数测试方法和装置
CN114744999A (zh) * 2022-06-09 2022-07-12 中星联华科技（北京）有限公司 跳频源的实现方法、装置、跳频源、电子设备和存储介质
CN114744999B (zh) * 2022-06-09 2022-08-23 中星联华科技（北京）有限公司 跳频源的实现方法、装置、跳频源、电子设备和存储介质

Also Published As

Publication number Publication date
CN104660256B (zh) 2017-10-31

Similar Documents

Publication Publication Date Title
KR101140703B1 (ko) 지터를 측정하는 방법 및 장치
JP4708056B2 (ja) 差動信号測定をともなう試験システム
CN106802372B (zh) 一种检测电容容值变化的方法
CN104660256A (zh) 锁相环锁定时间的测量方法
CN105629061A (zh) 一种基于高稳定度宽基准脉冲的精密频率测量装置
CN113848384A (zh) 一种基于鉴频鉴相器的高精度反馈式频率测量装置及方法
CN109298657A (zh) 一种基于fpga的时变信号功率检测与自动增益控制的方法
US9341658B2 (en) Fast on-chip oscillator trimming
JP5328096B2 (ja) ジッタ測定装置、ジッタ測定方法、試験装置、及び電子デバイス
JP5113368B2 (ja) ジッタ測定装置、ジッタ測定方法、試験装置、及び電子デバイス
US7705581B2 (en) Electronic device and method for on chip jitter measurement
WO2008000653A1 (en) Method and apparatus for determining data signal jitter via asynchronous sampling
CN101498761B (zh) 锁相环系统的阶跃响应性能的测试方法
RU2014153145A (ru) Проверка тока контура управления процессом
US6807498B2 (en) Method for measuring PLL lock time
CN109100928B (zh) 一种高精度脉冲时间间隔测量方法及电路
CN103472319B (zh) 一种基于查表补偿技术的近载频相位噪声修正装置
CN103941092B (zh) 一种频域快速扫描测量的装置
CN109633243B (zh) 一种基于多相位采样的束流信号峰值幅度精确提取方法
US8811463B2 (en) Jitter measuring trigger generator, jitter measuring apparatus using the same, method of generating jitter measuring trigger, and method of measuring jitter
CN110857890A (zh) 一种高精度温度检测方法及装置
CN110988495B (zh) 一种高速脉冲信号幅度测量方法
CN110208588B (zh) 数字示波器和测量波特图的方法、可读存储介质
US7627027B2 (en) Method for measuring locking time and frequency error in RF receiver
CN105652083A (zh) 提高超外差式频谱分析仪频率测量精度的电路结构及方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant