CN114744999B - 跳频源的实现方法、装置、跳频源、电子设备和存储介质 - Google Patents

跳频源的实现方法、装置、跳频源、电子设备和存储介质 Download PDF

Info

Publication number
CN114744999B
CN114744999B CN202210643805.2A CN202210643805A CN114744999B CN 114744999 B CN114744999 B CN 114744999B CN 202210643805 A CN202210643805 A CN 202210643805A CN 114744999 B CN114744999 B CN 114744999B
Authority
CN
China
Prior art keywords
frequency
phase
locked loop
frequency point
determining
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202210643805.2A
Other languages
English (en)
Other versions
CN114744999A (zh
Inventor
何志海
杨胜领
程军强
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhongxing Lianhua Technology Beijing Co ltd
Original Assignee
Zhongxing Lianhua Technology Beijing Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhongxing Lianhua Technology Beijing Co ltd filed Critical Zhongxing Lianhua Technology Beijing Co ltd
Priority to CN202210643805.2A priority Critical patent/CN114744999B/zh
Publication of CN114744999A publication Critical patent/CN114744999A/zh
Application granted granted Critical
Publication of CN114744999B publication Critical patent/CN114744999B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop

Abstract

本发明涉及信号传输技术领域，提供一种跳频源的实现方法、装置、跳频源、电子设备和存储介质，其中方法包括：确定目标频点，并基于所述目标频点，从频点‑参数映射关系中确定出锁相环配置参数；基于所述锁相环配置参数，对所述跳频源的锁相环进行配置，以使所述锁相环锁定至所述目标频点对应的目标频率；其中，所述频点‑参数映射关系是基于对所述锁相环进行自动校准得到的多个锁相环参数确定的，所述多个锁相环参数中任一锁相环参数与任一频点存在映射关系。本发明可以在确保锁相环参数配置准确的前提下，降低锁相环的响应时间，从而减少跳频时间，实现高速跳频源。

Description

跳频源的实现方法、装置、跳频源、电子设备和存储介质
技术领域
本发明涉及信号传输技术领域，尤其涉及一种跳频源的实现方法、装置、跳频源、电子设备和存储介质。
背景技术
随着通信技术的快速发展，尤其随着数字通信、雷达、信息战、电子对抗等技术的迅速发展，对更高性能指标的跳频源及具备该跳频源的设备的需求越来越旺盛。
目前，为提高跳频源的跳频速度，可以采用DDS（Direct Digital Synthesis，直接数字式频率合成器）与点频源混频、倍频相结合的方案，然而，该方案存在输出信号杂散多的问题。基于此，采用DDS与PLL（Phase Locked Loop，锁相环）相结合的方案，即将DDS的输出信号作为PLL的参考信号，由于没有进行混频和倍频，从而避免上述方案中输出信号杂散多的问题，然而，该方案中跳频时间过长，无法满足需求。
综上，如何降低跳频源的跳频时间，是目前亟需解决的问题。
发明内容
本发明提供一种跳频源的实现方法、装置、跳频源、电子设备和存储介质，用以解决现有技术中跳频时间过长的缺陷，实现高速跳频源。
本发明提供一种跳频源的实现方法，包括：
确定目标频点，并基于所述目标频点，从频点-参数映射关系中确定出锁相环配置参数；
基于所述锁相环配置参数，对所述跳频源的锁相环进行配置，以使所述锁相环锁定至所述目标频点对应的目标频率；
其中，所述频点-参数映射关系是基于对所述锁相环进行自动校准得到的多个锁相环参数确定的，所述多个锁相环参数中任一锁相环参数与任一频点存在映射关系。
根据本发明提供的一种跳频源的实现方法，所述方法还包括：确定所述频点-参数映射关系，包括：
确定多个样本频点；
基于所述多个样本频点中任一样本频点，对所述锁相环进行自动校准；
确定所述锁相环锁定至所述任一样本频点对应的频率，将自动校准确定的锁相环参数与所述任一样本频点进行映射处理；
返回基于所述多个样本频点中任一样本频点，对所述锁相环进行自动校准的步骤，直至所述多个样本频点均映射处理完成，基于各映射处理结果确定所述频点-参数映射关系。
根据本发明提供的一种跳频源的实现方法，所述将自动校准确定的锁相环参数与所述任一样本频点进行映射处理，包括：
获取在各工作环境温度下的所述自动校准确定的锁相环参数；
将所述各工作环境温度下的锁相环参数进行平均运算，得到平均锁相环参数；
将所述平均锁相环参数与所述任一样本频点进行映射处理。
根据本发明提供的一种跳频源的实现方法，所述锁相环包括环路滤波器，所述环路滤波器包括第一子环路滤波器和第二子环路滤波器，所述第一子环路滤波器与所述第二子环路滤波器并联，所述第一子环路滤波器的工作带宽小于所述第二子环路滤波器的工作带宽；
所述方法还包括：对所述跳频源进行频率切换，包括：
基于第一时刻，控制所述环路滤波器，以使所述第一子环路滤波器断开连接，所述第二子环路滤波器正常连接；
基于第二时刻，控制所述环路滤波器，以使所述第一子环路滤波器正常连接，所述第二子环路滤波器断开连接；
其中，所述第一时刻早于所述第二时刻。
根据本发明提供的一种跳频源的实现方法，所述跳频源还包括直接数字式频率合成器DDS，所述DDS的输出端与所述锁相环的输入端连接；所述方法还包括：
基于所述目标频点，从频点-分频比映射关系中确定出目标分频比；
基于所述目标分频比，计算所述DDS的目标输出频率；
基于所述目标输出频率，对所述DDS进行配置，以控制所述DDS的输出频率。
根据本发明提供的一种跳频源的实现方法，所述方法还包括：确定所述频点-分频比映射关系，包括：
确定多个样本频点，并确定所述多个样本频点中各样本频点对应的分频比取值范围；
基于所述多个样本频点中任一样本频点和所述任一样本频点对应的分频比取值范围，控制所述跳频源进行工作，并确定所述分频比取值范围中各分频比对应的杂散抑制比；
从所述各分频比对应的杂散抑制比确定出最优抑制比，将所述最优抑制比对应的分频比确定为所述任一样本频点的最优分频比；
将所述最优分频比与所述任一样本频点进行映射处理；
返回基于所述多个样本频点中任一样本频点和所述任一样本频点对应的分频比取值范围，控制所述跳频源进行工作的步骤，直至所述多个样本频点均映射处理完成，基于各映射处理结果确定所述频点-分频比映射关系。
根据本发明提供的一种跳频源的实现方法，所述跳频源还包括DDS，所述DDS的输出端与所述锁相环的输入端连接；
所述方法还包括：对所述跳频源进行频率切换，包括：
将所述DDS的切换时序与所述锁相环的切换时序进行对齐，所述切换时序为频率切换的时序。
根据本发明提供的一种跳频源的实现方法，所述锁相环包括压控振荡器VCO，所述VCO为集成多段式宽带VCO；
所述锁相环配置参数包括以下至少一种：VCO内核、VCO频段、VCO幅度。
本发明还提供一种跳频源的实现装置，包括：
确定模块，用于确定目标频点，并基于所述目标频点，从频点-参数映射关系中确定出锁相环配置参数；
配置模块，用于基于所述锁相环配置参数，对所述跳频源的锁相环进行配置，以使所述锁相环锁定至所述目标频点对应的目标频率；
其中，所述频点-参数映射关系是基于对所述锁相环进行自动校准得到的多个锁相环参数确定的，所述多个锁相环参数中任一锁相环参数与任一频点存在映射关系。
本发明还提供一种跳频源，包括控制器，该控制器包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，所述处理器执行所述程序时实现如上述任一种所述跳频源的实现方法。
本发明还提供一种电子设备，包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，所述处理器执行所述程序时实现如上述任一种所述跳频源的实现方法。
本发明还提供一种非暂态计算机可读存储介质，其上存储有计算机程序，该计算机程序被处理器执行时实现如上述任一种所述跳频源的实现方法。
本发明提供的跳频源的实现方法、装置、跳频源、电子设备和存储介质，确定目标频点，并基于目标频点，从频点-参数映射关系中确定出锁相环配置参数；基于锁相环配置参数，对跳频源的锁相环进行配置，以使锁相环锁定至目标频点对应的目标频率。通过上述方式，通过查询频点-参数映射关系，就可以确定锁相环配置参数，进而可以基于该锁相环配置参数对锁相环进行配置，以使锁相环锁定至目标频点对应的目标频率，无需对锁相环进行自动校准，节省了自动校准所需的额外时间，从而显著缩短频率锁定时间，进而减少跳频时间；同时，频点-参数映射关系是基于对锁相环进行自动校准得到的多个锁相环参数确定的，预先对锁相环进行自动校准确定频点-参数映射关系，可以确保频点-参数映射关系的准确性，进而确保锁相环准确地锁定至目标频点对应的目标频率。综上，本发明可以在确保锁相环参数配置准确的前提下，降低锁相环的响应时间，从而减少跳频时间，实现高速跳频源。
附图说明
为了更清楚地说明本发明或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明提供的跳频源的实现方法的流程示意图之一；
图2为本发明提供的跳频源的实现方法的流程示意图之二；
图3为本发明提供的跳频源的结构示意图；
图4为本发明提供的跳频源的实现装置的结构示意图；
图5为本发明提供的电子设备的结构示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合本发明中的附图，对本发明中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
随着通信技术的快速发展，尤其随着数字通信、雷达、信息战、电子对抗等技术的迅速发展，对更高性能指标的跳频源及具备该跳频源的设备的需求越来越旺盛。
目前，只采用DDS（Direct Digital Synthesis，直接数字式频率合成器）方案的跳频源，虽然DDS具备频率步进小的优势，但是该方案输出频率低，且存在输出信号杂散多的问题，以及存在相噪过大的问题。基于此，为提高跳频源的跳频速度，采用DDS与点频源混频、倍频相结合的方案，然而，该方案存在输出信号杂散多的问题，且该方案的跳频源占用体积大。
基于输出信号杂散多的问题，采用DDS与PLL（Phase Locked Loop，锁相环）相结合的方案，即将DDS的输出信号作为PLL的参考信号，由于没有进行混频和倍频，从而避免上述方案中输出信号杂散多的问题。虽然，PLL具备低杂散和输出频率高的优势，然而，PLL存在相噪过大、频率步进过大的问题，因此，目前的DDS与PLL的结合方案中跳频时间过长，无法满足需求。
综上，如何降低跳频源的跳频时间，是目前亟需解决的问题。
针对上述问题，本发明提出以下各实施例。图1为本发明提供的跳频源的实现方法的流程示意图之一，如图1所示，该跳频源的实现方法包括：
步骤110，确定目标频点，并基于所述目标频点，从频点-参数映射关系中确定出锁相环配置参数。
此处，本发明实施例可以应用于跳频源，该跳频源包括锁相环（PLL）。
在一具体实施例中，该跳频源还包括频率合成器，该频率合成器的输出端与锁相环的输入端连接，即将频率合成器的输出信号作为锁相环的参考信号。该频率合成器的输入端可以作为跳频源的输入端，该锁相环的输出端可以作为跳频源的输出端。其中，频率合成器可以为DDS。
此处，频点-参数映射关系包括各频点对应的锁相环配置参数，基于此，可以确定目标频点对应的锁相环配置参数。
在一具体实施例中，该频点-参数映射关系可以通过表格进行表征，即频点-参数映射关系为频点-参数映射表格。基于此，可以从频点-参数映射表格中读取目标频点对应的锁相环配置参数。
此处，锁相环配置参数的具体参数内容可以根据实际需要进行设定，本发明实施例对此不作限定。该锁相环配置参数可以包括但不限于以下一种或多种：VCO（voltage-controlled oscillator，压控振荡器）内核、VCO频段、VCO幅度、目标分频比等等。
其中，VCO内核指的是N个独立的VCO组成的一组VCO，其数量N可以根据实际需要进行设定。因此，基于VCO内核的配置参数，可以选择对应的VCO。
其中，目标分频比可以设定锁相环中的分频器的分频比，并用于计算DDS的输出频率，以基于该DDS的输出频率对DDS进行配置。
在一实施例中，该锁相环包括VCO，该VCO为集成多段式宽带VCO，也就是说，每个VCO又分成几百个频段，每个频段之间互相交叠，从而实现宽频率覆盖，进而使跳频源为宽频带跳频源。
在一些实施例中，该锁相环或VCO集成在一颗芯片上，从而减少跳频源的体积，节约成本。
步骤120，基于所述锁相环配置参数，对所述跳频源的锁相环进行配置，以使所述锁相环锁定至所述目标频点对应的目标频率。
其中，所述频点-参数映射关系是基于对所述锁相环进行自动校准得到的多个锁相环参数确定的，所述多个锁相环参数中任一锁相环参数与任一频点存在映射关系。
需要说明的是，由于频点-参数映射关系是基于对锁相环进行自动校准得到的多个锁相环参数确定的，也就是说，锁相环在使能自动校准的情况下，在每个频点将锁相环锁定至目标频率，然后，确定得到每个频点对应的锁相环参数，因此，基于该频点-参数映射关系确定的锁相环配置参数进行配置，可以使锁相环达到自动校准的作用，从而使锁相环锁定至目标频点对应的目标频率。
此处，锁相环配置参数与锁相环参数为相同概念，此处，是为了将应用过程中确定的参数和映射过程中确定的参数进行区分。基于此，锁相环参数与锁相环配置参数基本相同，此处不再赘述。
在一实施例中，锁相环配置参数包括：VCO内核、VCO频段、VCO幅度。基于此，基于VCO内核、VCO频段、VCO幅度，对锁相环进行配置。以使锁相环从多个VCO中选择正确的VCO，并选择正确的VCO频段，以及选择正确的VCO幅度，从而无需对锁相环进行自动校准，节省了自动校准所需的额外时间，从而显著缩短频率锁定时间，进而减少跳频时间。
在另一实施例中，锁相环配置参数还包括：目标分频比。基于此，基于目标分频比，对锁相环的分频器进行配置，并计算DDS的输出频率，以基于DDS的输出频率控制DDS。以使锁相环选择正确的目标分频比，从而降低了输出杂散，并降低了相噪。
在一具体实施例中，该跳频源包括自动校准电路，在跳频源正常工作时，该自动校准电路处于禁用状态，或者将该自动校准电路进行旁路，从而节省了自动校准所需的额外时间。而在频点-参数映射关系确定过程中，该自动校准电路处于使能状态、工作状态。
本发明实施例提供的跳频源的实现方法，确定目标频点，并基于目标频点，从频点-参数映射关系中确定出锁相环配置参数；基于锁相环配置参数，对跳频源的锁相环进行配置，以使锁相环锁定至目标频点对应的目标频率。通过上述方式，通过查询频点-参数映射关系，就可以确定锁相环配置参数，进而可以基于该锁相环配置参数对锁相环进行配置，以使锁相环锁定至目标频点对应的目标频率，无需对锁相环进行自动校准，节省了自动校准所需的额外时间，从而显著缩短频率锁定时间，进而减少跳频时间；同时，频点-参数映射关系是基于对锁相环进行自动校准得到的多个锁相环参数确定的，预先对锁相环进行自动校准确定频点-参数映射关系，可以确保频点-参数映射关系的准确性，进而确保锁相环准确地锁定至目标频点对应的目标频率。综上，本发明实施例可以在确保锁相环参数配置准确的前提下，降低锁相环的响应时间，从而减少跳频时间，实现高速跳频源。
基于上述实施例，图2为本发明提供的跳频源的实现方法的流程示意图之二，如图2所示，该方法还包括：确定所述频点-参数映射关系，包括：
步骤210，确定多个样本频点。
此处，样本频点为目标频点对应的样本数据，该多个样本频点可以根据实际需要进行设定。
步骤220，基于所述多个样本频点中任一样本频点，对所述锁相环进行自动校准。
具体地，使能自动校准，直至将锁相环锁定至该任一样本频点对应的频率。
在一具体实施例中，该跳频源包括自动校准电路，在频点-参数映射关系确定过程中，该自动校准电路处于使能状态、工作状态，从而可以基于自动校准电路对锁相环进行自动校准，以使锁相环锁定至任一样本频点对应的频率。
步骤230，确定所述锁相环锁定至所述任一样本频点对应的频率，将自动校准确定的锁相环参数与所述任一样本频点进行映射处理。
具体地，在使能自动校准的情况下，将锁相环锁定至该任一样本频点对应的频率。基于此，确定锁相环锁定至任一样本频点对应的频率的同时，锁相环所对应的参数为自动校准确定的锁相环参数。
更为具体地，在使能自动校准的情况下，将锁相环锁定至该任一样本频点对应的频率，同时，回读并存储通过自动校准功能选择的锁相环参数，以供后续进行映射处理。
在一具体实施例中，该跳频源包括自动校准电路，在频点-参数映射关系确定过程中，该自动校准电路处于使能状态、工作状态，从而可以将锁相环锁定至该任一样本频点对应的频率，此时，自动校准电路所配置的锁相环参数为自动校准确定的锁相环参数。
在一具体实施例中，该频点-参数映射关系可以通过表格进行表征，即频点-参数映射关系为频点-参数映射表格。基于此，可以将任一样本频点对应的锁相环参数存储于频点-参数映射表格。
此处，锁相环参数的具体参数内容可以根据实际需要进行设定，本发明实施例对此不作限定。该锁相环参数可以包括但不限于以下一种或多种：VCO内核、VCO频段、VCO幅度、目标分频比等等。
在一实施例中，锁相环参数包括：VCO内核、VCO频段、VCO幅度。基于此，确定锁相环锁定至任一样本频点对应的频率的同时，将自动校准确定的VCO内核、VCO频段、VCO幅度与任一样本频点进行映射处理。
在另一实施例中，锁相环参数还包括：目标分频比。基于此，确定锁相环锁定至任一样本频点对应的频率的同时，将自动校准确定的目标分频比与任一样本频点进行映射处理。
步骤240，返回基于所述多个样本频点中任一样本频点，对所述锁相环进行自动校准的步骤，直至所述多个样本频点均映射处理完成，基于各映射处理结果确定所述频点-参数映射关系。
具体地，不断重复执行步骤230和步骤240，直至多个样本频点均已执行步骤230和步骤240，此时，基于每个样本频点的映射处理结果，确定多个样本频点的频点-参数映射关系。
本发明实施例提供的跳频源的实现方法，通过上述方式，为频点-参数映射关系的确定提供支持，以供在跳频源的应用过程中，通过查询频点-参数映射关系，就可以确定锁相环配置参数，无需对锁相环进行自动校准，节省了自动校准所需的额外时间，从而显著缩短频率锁定时间，进而减少跳频时间；同时，预先对锁相环进行自动校准确定频点-参数映射关系，可以确保频点-参数映射关系的准确性，进而确保锁相环准确地锁定至目标频点对应的目标频率。
基于上述任一实施例，该方法中，上述步骤230中，将自动校准确定的锁相环参数与所述任一样本频点进行映射处理，包括：
获取在各工作环境温度下的所述自动校准确定的锁相环参数；
将所述各工作环境温度下的锁相环参数进行平均运算，得到平均锁相环参数；
将所述平均锁相环参数与所述任一样本频点进行映射处理。
此处，各工作环境温度可以根据实际需要进行设定。具体地，可以将各工作环境温度设定为正常工作环境中所能遇到的所有温度。
在一具体实施例中，各工作环境温度包括第一环境温度、第二环境温度和第三环境温度。更为具体地，第一环境温度小于第二环境温度，第二环境温度小于第三环境温度。进一步地，第一环境温度为低温，第二环境温度为常温，第三环境温度为高温。
具体地，在各工作环境温度中任一工作环境温度下，基于多个样本频点中任一样本频点，对锁相环进行自动校准；确定锁相环锁定至任一样本频点对应的频率，将自动校准确定的锁相环参数确定为该任一工作环境温度下的自动校准确定的锁相环参数。
本发明实施例提供的跳频源的实现方法，通过上述方式，进行映射处理的锁相环参数为在各工作环境温度下所获得的锁相环参数的平均值，从而确保锁相环能够在宽温范围内稳定工作，提高了锁相环的可靠性，进而提高跳频源的可靠性。
基于上述任一实施例，该方法中，所述锁相环包括环路滤波器，所述环路滤波器包括第一子环路滤波器和第二子环路滤波器，所述第一子环路滤波器与所述第二子环路滤波器并联，所述第一子环路滤波器的工作带宽小于所述第二子环路滤波器的工作带宽。
此处，第一子环路滤波器的工作带宽较窄，从而可以实现低相噪，低杂散。第二子环路滤波器的工作带宽较宽，从而可以缩短频率切换时间。第一子环路滤波器的工作带宽和第二子环路滤波器的工作带宽可以根据实际需要进行设定，本发明实施例对此不作具体限定。
进一步地，锁相环还包括第一开关和第二开关，该第一开关分别与第一子环路滤波器的输入端和第二子环路滤波器的输入端连接，该第二开关分别与第一子环路滤波器的输出端和第二子环路滤波器的输出端连接。
再进一步地，锁相环还包括鉴相器、VCO和射频分频器，该鉴相器的输出端与第一开关连接，该鉴相器的第一输入端与跳频源的DDS的输出端连接，该鉴相器的第二输入端与射频分频器的输出端连接，该第二开关与VCO的输入端连接，该VCO的第一输出端与射频分频器的输入端连接，该VCO的第二输出端与信号输出端连接，以输出信号。
该方法还包括：对所述跳频源进行频率切换，包括：
基于第一时刻，控制所述环路滤波器，以使所述第一子环路滤波器断开连接，所述第二子环路滤波器正常连接；
基于第二时刻，控制所述环路滤波器，以使所述第一子环路滤波器正常连接，所述第二子环路滤波器断开连接；
其中，所述第一时刻早于所述第二时刻。
具体地，在频率切换的过程中，先将环路滤波器切换到带宽较宽的第二子环路滤波器，然后，再将环路滤波器切换到带宽较窄的第一子环路滤波器。
在一具体实施例中，第一子环路滤波器和第二子环路滤波器的连接与断开可以通过第一开关和/或第二开关进行控制。
需要说明的是，环路滤波器为可变环路带宽滤波器，通过对可变环路带宽滤波器中各子环路滤波器的工作带宽进行设置，以及对可变环路带宽滤波器中各子环路滤波器的切换进行设置，可以缩短频率锁定时间。
本发明实施例提供的跳频源的实现方法，通过上述方式，先将环路滤波器切换到带宽较宽的第二子环路滤波器，可以缩短频率切换时间，进而缩短频率锁定时间，进而进一步减少跳频时间；然后，再将环路滤波器切换到带宽较窄的第一子环路滤波器，可以降低相噪，并减少输出信号杂散，实现低相噪、低杂散。
基于上述任一实施例，该方法中，所述跳频源还包括直接数字式频率合成器DDS，所述DDS的输出端与所述锁相环的输入端连接。
进一步地，锁相环还包括参考分频器、鉴相器、环路滤波器、VCO和射频分频器，该参考分频器的输出端与鉴相器的第一输入端连接，该鉴相器的输出端与环路滤波器的输入端连接，该鉴相器的第二输入端与射频分频器的输出端连接，该环路滤波器的输出端与VCO的输入端连接，该VCO的第一输出端与射频分频器的输入端连接，该VCO的第二输出端与信号输出端连接，以输出信号。
该方法还包括：
基于所述目标频点，从频点-分频比映射关系中确定出目标分频比；
基于所述目标分频比，计算所述DDS的目标输出频率；
基于所述目标输出频率，对所述DDS进行配置，以控制所述DDS的输出频率。
此处，频点-分频比映射关系包括各频点对应的分频比，基于此，可以确定目标频点对应的目标分频比。
在一具体实施例中，该频点-分频比映射关系可以通过表格进行表征，即频点-分频比映射关系为频点-分频比映射表格。基于此，可以从频点-分频比映射表格中读取目标频点对应的目标分频比。
在另一实施例中，基于目标分频比，对锁相环的射频分频器进行配置。
本发明实施例提供的跳频源的实现方法，通过上述方式，通过查询频点-分频比映射关系，就可以确定目标分频比，进而可以基于该目标分频比对DDS进行配置，以选择正确的目标分频比，从而降低了输出杂散，并降低了相噪，以同时实现低杂散和低相噪两个目标。
基于上述任一实施例，所述方法还包括：确定所述频点-分频比映射关系，包括：
确定多个样本频点，并确定所述多个样本频点中各样本频点对应的分频比取值范围；
基于所述多个样本频点中任一样本频点和所述任一样本频点对应的分频比取值范围，控制所述跳频源进行工作，并确定所述分频比取值范围中各分频比对应的杂散抑制比；
从所述各分频比对应的杂散抑制比确定出最优抑制比，将所述最优抑制比对应的分频比确定为所述任一样本频点的最优分频比；
将所述最优分频比与所述任一样本频点进行映射处理；
返回基于所述多个样本频点中任一样本频点和所述任一样本频点对应的分频比取值范围，控制所述跳频源进行工作的步骤，直至所述多个样本频点均映射处理完成，基于各映射处理结果确定所述频点-分频比映射关系。
此处，样本频点为目标频点对应的样本数据，该多个样本频点可以根据实际需要进行设定。
此处，分频比取值范围可以根据实际需要进行设定。
具体地，在相噪和杂散满足指标的情况下，分频比尽量小，从而减少相噪恶化。
在一具体实施例中，使用自动测试程序开始测试，遍历任一样本频点的分频比取值范围中每个分频比，记录每个分频比的杂散抑制比，并选择抑制最好的最优分频比。
需要说明的是，有两个或两个以上的杂散抑制比相同的情况下，确定相同杂散抑制比对应的多个分频比，并将多个分频比中最小的分频比确定为最优分频比，从而减少相噪恶化。
在一具体实施例中，该频点-分频比映射关系可以通过表格进行表征，即频点-分频比映射关系为频点-分频比映射表格。基于此，可以将每个频点的最优分频比存储于频点-分频比映射表格。
本发明实施例提供的跳频源的实现方法，通过上述方式，为频点-分频比映射关系的确定提供支持，以供在跳频源的应用过程中，通过查询频点-分频比映射关系，就可以确定目标分频比，进而可以基于该目标分频比对DDS进行配置，以使锁相环选择正确的目标分频比，从而降低了输出杂散，并降低了相噪，以同时实现低杂散和低相噪两个目标。
基于上述任一实施例，该方法中，所述跳频源还包括DDS，所述DDS的输出端与所述锁相环的输入端连接。
进一步地，锁相环还包括鉴相器、环路滤波器、VCO和射频分频器，DDS的输出端与鉴相器的第一输入端连接，该鉴相器的输出端与环路滤波器的输入端连接，该鉴相器的第二输入端与射频分频器的输出端连接，该环路滤波器的输出端与VCO的输入端连接，该VCO的第一输出端与射频分频器的输入端连接，该VCO的第二输出端与信号输出端连接，以输出信号。
该方法还包括：对所述跳频源进行频率切换，包括：
将所述DDS的切换时序与所述锁相环的切换时序进行对齐，所述切换时序为频率切换的时序。
具体地，将锁相环配置和DDS配置更新的切换时序进行对齐。在频率切换的过程中，把DDS的切换使能信号与锁相环配置的切换时序进行对齐。
本发明实施例提供的跳频源的实现方法，通过上述方式，将DDS的切换时序与锁相环的切换时序进行对齐，减少频率失锁时间，从而加快频率切换速度，进而缩短频率锁定时间，最终进一步减少跳频源的跳频时间。
基于上述任一实施例，该方法中，所述锁相环包括压控振荡器VCO，所述VCO为集成多段式宽带VCO。
此处，集成多段式宽带VCO表示每个VCO分成几百个频段，每个频段之间互相交叠，从而实现宽频率覆盖，进而使跳频源为宽频带跳频源。
进一步地，该锁相环或VCO集成在一颗芯片上，从而减少跳频源的体积，节约成本。
所述锁相环配置参数包括以下至少一种：VCO内核、VCO频段、VCO幅度。
此处，VCO内核指的是N个独立的VCO组成的一组VCO，其数量N可以根据实际需要进行设定。因此，基于VCO内核的配置参数，可以选择对应的VCO。
本发明实施例提供的跳频源的实现方法，通过上述方式，VCO为集成多段式宽带VCO，从而实现宽频率覆盖，使跳频源为宽频带跳频源；同时，通过查询频点-参数映射关系，就可以确定VCO内核、VCO频段、VCO幅度，进而可以基于VCO内核、VCO频段、VCO幅度对锁相环进行配置，以使锁相环锁定至目标频点对应的目标频率，无需对锁相环进行自动校准，节省了自动校准所需的额外时间，从而显著缩短频率锁定时间，进而减少跳频时间。
基于上述任一实施例，该方法中，所述跳频源还包括DDS，所述DDS的输出端与所述锁相环的输入端连接。
在一些实施例中，跳频源还包括DDS时钟电路，该DDS时钟电路与DDS的输入端连接。
在一实施例中，DDS时钟电路包括倍频电路或者锁相环电路。该DDS时钟电路为DDS提供参考信号。进一步地，该DDS时钟是一个低相噪的固定点频信号，从而降低跳频源的相噪。
在一实施例中，跳频源的外部输入信号为高稳定、低相噪的点频信号，以作为系统参考时钟，用来产生DDS的时钟信号，从而降低跳频源的相噪，并提高跳频源的稳定性。该外部输入信号可以为100M信号。
在一些实施例中，跳频源还包括滤波器和放大器，该滤波器的输入端与DDS的输出端连接，该滤波器的输出端与放大器的输入端连接，该放大器的输出端与锁相环的输入端连接。DDS输出信号经过滤波放大后提供给锁相环，作为锁相环的参考信号。DDS输出信号是一个可变信号，可以提供小步进，例如，实现0.01HZ步进，且DDS的频率变换时间较小，例如，DDS的频率变换时间小于200纳秒。因此，本实施例可以进一步减少跳频源的跳频时间。
基于上述任一实施例，该方法中，锁相环包括鉴相器、环路滤波器、VCO和射频分频器，该鉴相器的第一输入端与信号输入端连接，该鉴相器的输出端与环路滤波器的输入端连接，该鉴相器的第二输入端与射频分频器的输出端连接，该环路滤波器的输出端与VCO的输入端连接，该VCO的第一输出端与射频分频器的输入端连接，该VCO的第二输出端与信号输出端连接，以输出信号。
在一些实施例中，锁相环还包括倍频器和分频器，从而实现多倍频程的频率输出。例如，倍频器可以为2倍频器，分频器为可编程分频器。
在一实施例中，锁相环还包括倍频器、分频器和MUX（Multiplexer，多路选择器），倍频器和分频器并联，倍频器的输入端和分频器的输入端分别与VCO的输出端连接，VCO的输出端、倍频器的输出端和分频器的输出端分别与MUX的输入端连接，MUX的输出端与信号输出端连接，以输出信号。
基于上述任一实施例，该方法中，跳频源或者包括跳频源的电子设备还包括放大器、衰减器和开关滤波器电路，以实现大功率、高动态、低杂散。
在一实施例中，该衰减器的输入端与锁相环的输出端连接，该衰减器的输出端与放大器的输入端连接，该放大器的输出端与开关滤波器电路的输入端连接。
其中，开关滤波器电路包括第一开关、第二开关和N个滤波器。N个滤波器并联，第一开关分别与N个滤波器的输入端连接，第二开关分别与N个滤波器的输出端连接。
在一实施例中，衰减器采用数控步进衰减和压控衰减组合的方式，同时实现小步进以及高动态的要求，每个频点的功率均进行了功率校准，保证跳频源的功率准确性。
基于上述任一实施例，该方法中，该跳频源包括控制器，该控制器可以采用高速FPGA，芯片间通信采用高速通信接口。
为便于理解以上各实施例，以下举一具体实施例对跳频源进行说明。图3为本发明提供的跳频源的结构示意图，如图3所示，该跳频源包括DDS和锁相环，DDS的输出端与锁相环的输入端连接。
其中，锁相环包括参考分频器、鉴相器、两个开关、环路滤波器1、环路滤波器2、VCO、射频分频器、倍频器、分频器、MUX。该参考分频器的输入端与DDS的输出端连接，该参考分频器的输出端与鉴相器的第一输入端连接，该鉴相器的输出端与一开关的输入端连接，该一开关的输出端分别与环路滤波器1的输入端和环路滤波器2的输入端连接，该环路滤波器1的输出端与一开关的输入端连接，该环路滤波器2的输出端与一开关的输入端连接，该一开关的输出端与VCO的输入端连接，该VCO的第一输出端与射频分频器的输入端连接，该射频分频器的输出端与鉴相器的第二输入端连接，该VCO的第二输出端分别与倍频器的输入端、分频器的输入端和MUX的输入端连接，倍频器的输出端和分频器的输出端分别与MUX的输入端连接，MUX的输出端与信号输出端连接，以输出信号。
下面对本发明提供的跳频源的实现装置进行描述，下文描述的跳频源的实现装置与上文描述的跳频源的实现方法可相互对应参照。
图4为本发明提供的跳频源的实现装置的结构示意图，如图4所示，该跳频源的实现装置，包括：
确定模块410，用于确定目标频点，并基于所述目标频点，从频点-参数映射关系中确定出锁相环配置参数；
配置模块420，用于基于所述锁相环配置参数，对所述跳频源的锁相环进行配置，以使所述锁相环锁定至所述目标频点对应的目标频率；
其中，所述频点-参数映射关系是基于对所述锁相环进行自动校准得到的多个锁相环参数确定的，所述多个锁相环参数中任一锁相环参数与任一频点存在映射关系。
本发明实施例提供的跳频源的实现装置，确定目标频点，并基于目标频点，从频点-参数映射关系中确定出锁相环配置参数；基于锁相环配置参数，对跳频源的锁相环进行配置，以使锁相环锁定至目标频点对应的目标频率。通过上述方式，通过查询频点-参数映射关系，就可以确定锁相环配置参数，进而可以基于该锁相环配置参数对锁相环进行配置，以使锁相环锁定至目标频点对应的目标频率，无需对锁相环进行自动校准，节省了自动校准所需的额外时间，从而显著缩短频率锁定时间，进而减少跳频时间；同时，频点-参数映射关系是基于对锁相环进行自动校准得到的多个锁相环参数确定的，预先对锁相环进行自动校准确定频点-参数映射关系，可以确保频点-参数映射关系的准确性，进而确保锁相环准确地锁定至目标频点对应的目标频率。综上，本发明实施例可以在确保锁相环参数配置准确的前提下，减少跳频源的跳频时间。
基于上述任一实施例，该装置还包括第一关系确定模块，该第一关系确定模块，包括：
样本确定单元，用于确定多个样本频点；
自动校准单元，用于基于所述多个样本频点中任一样本频点，对所述锁相环进行自动校准；
映射处理单元，用于确定所述锁相环锁定至所述任一样本频点对应的频率，将自动校准确定的锁相环参数与所述任一样本频点进行映射处理；
步骤返回单元，用于返回基于所述多个样本频点中任一样本频点，对所述锁相环进行自动校准的步骤，直至所述多个样本频点均映射处理完成，基于各映射处理结果确定所述频点-参数映射关系。
基于上述任一实施例，该映射处理单元还用于：
获取在各工作环境温度下的所述自动校准确定的锁相环参数；
将所述各工作环境温度下的锁相环参数进行平均运算，得到平均锁相环参数；
将所述平均锁相环参数与所述任一样本频点进行映射处理。
基于上述任一实施例，所述锁相环包括环路滤波器，所述环路滤波器包括第一子环路滤波器和第二子环路滤波器，所述第一子环路滤波器与所述第二子环路滤波器并联，所述第一子环路滤波器的工作带宽小于所述第二子环路滤波器的工作带宽；
该装置还包括频率切换模块，该频率切换模块包括：
环路控制单元，用于基于第一时刻，控制所述环路滤波器，以使所述第一子环路滤波器断开连接，所述第二子环路滤波器正常连接；
环路控制单元，还用于基于第二时刻，控制所述环路滤波器，以使所述第一子环路滤波器正常连接，所述第二子环路滤波器断开连接；
其中，所述第一时刻早于所述第二时刻。
基于上述任一实施例，所述跳频源还包括直接数字式频率合成器DDS，所述DDS的输出端与所述锁相环的输入端连接；该装置还包括：
分频确定模块，用于基于所述目标频点，从频点-分频比映射关系中确定出目标分频比；
频率计算模块，用于基于所述目标分频比，计算所述DDS的目标输出频率；
频率配置模块，用于基于所述目标输出频率，对所述DDS进行配置，以控制所述DDS的输出频率。
基于上述任一实施例，该装置还包括第二关系确定模块，该第二关系确定模块包括：
范围确定单元，用于确定多个样本频点，并确定所述多个样本频点中各样本频点对应的分频比取值范围；
杂散确定单元，用于基于所述多个样本频点中任一样本频点和所述任一样本频点对应的分频比取值范围，控制所述跳频源进行工作，并确定所述分频比取值范围中各分频比对应的杂散抑制比；
最优确定单元，用于从所述各分频比对应的杂散抑制比确定出最优抑制比，将所述最优抑制比对应的分频比确定为所述任一样本频点的最优分频比；
频点映射单元，用于将所述最优分频比与所述任一样本频点进行映射处理；
关系确定单元，用于返回基于所述多个样本频点中任一样本频点和所述任一样本频点对应的分频比取值范围，控制所述跳频源进行工作的步骤，直至所述多个样本频点均映射处理完成，基于各映射处理结果确定所述频点-分频比映射关系。
基于上述任一实施例，所述跳频源还包括DDS，所述DDS的输出端与所述锁相环的输入端连接；
该装置还包括频率切换模块，该频率切换模块还包括：
时序对齐单元，用于将所述DDS的切换时序与所述锁相环的切换时序进行对齐，所述切换时序为频率切换的时序。
基于上述任一实施例，所述锁相环包括压控振荡器VCO，所述VCO为集成多段式宽带VCO；
所述锁相环配置参数包括以下至少一种：VCO内核、VCO频段、VCO幅度。
下面对本发明提供的跳频源进行描述，下文描述的跳频源与上文描述的跳频源的实现方法可相互对应参照。
该跳频源包括控制器，该控制器包括存储器、处理器及存储在所述存储器上并可在所述处理器上运行的计算机程序，该处理器执行所述程序时实现如上任一实施例所述跳频源的实现方法。
图5示例了一种电子设备的实体结构示意图，如图5所示，该电子设备可以包括：处理器(processor)510、通信接口(Communications Interface)520、存储器(memory)530和通信总线540，其中，处理器510，通信接口520，存储器530通过通信总线540完成相互间的通信。处理器510可以调用存储器530中的逻辑指令，以执行跳频源的实现方法，该方法包括：确定目标频点，并基于所述目标频点，从频点-参数映射关系中确定出锁相环配置参数；基于所述锁相环配置参数，对所述跳频源的锁相环进行配置，以使所述锁相环锁定至所述目标频点对应的目标频率；其中，所述频点-参数映射关系是基于对所述锁相环进行自动校准得到的多个锁相环参数确定的，所述多个锁相环参数中任一锁相环参数与任一频点存在映射关系。
此外，上述的存储器530中的逻辑指令可以通过软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备（可以是个人计算机，服务器，或者网络设备等）执行本发明各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器（ROM，Read-Only Memory）、随机存取存储器（RAM，Random Access Memory）、磁碟或者光盘等各种可以存储程序代码的介质。
另一方面，本发明还提供一种计算机程序产品，所述计算机程序产品包括计算机程序，计算机程序可存储在非暂态计算机可读存储介质上，所述计算机程序被处理器执行时，计算机能够执行上述各方法所提供的跳频源的实现方法，该方法包括：确定目标频点，并基于所述目标频点，从频点-参数映射关系中确定出锁相环配置参数；基于所述锁相环配置参数，对所述跳频源的锁相环进行配置，以使所述锁相环锁定至所述目标频点对应的目标频率；其中，所述频点-参数映射关系是基于对所述锁相环进行自动校准得到的多个锁相环参数确定的，所述多个锁相环参数中任一锁相环参数与任一频点存在映射关系。
又一方面，本发明还提供一种非暂态计算机可读存储介质，其上存储有计算机程序，该计算机程序被处理器执行时实现以执行上述各方法提供的跳频源的实现方法，该方法包括：确定目标频点，并基于所述目标频点，从频点-参数映射关系中确定出锁相环配置参数；基于所述锁相环配置参数，对所述跳频源的锁相环进行配置，以使所述锁相环锁定至所述目标频点对应的目标频率；其中，所述频点-参数映射关系是基于对所述锁相环进行自动校准得到的多个锁相环参数确定的，所述多个锁相环参数中任一锁相环参数与任一频点存在映射关系。
以上所描述的装置实施例仅仅是示意性的，其中所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部模块来实现本实施例方案的目的。本领域普通技术人员在不付出创造性的劳动的情况下，即可以理解并实施。
通过以上的实施方式的描述，本领域的技术人员可以清楚地了解到各实施方式可借助软件加必需的通用硬件平台的方式来实现，当然也可以通过硬件。基于这样的理解，上述技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来，该计算机软件产品可以存储在计算机可读存储介质中，如ROM/RAM、磁碟、光盘等，包括若干指令用以使得一台计算机设备（可以是个人计算机，服务器，或者网络设备等）执行各个实施例或者实施例的某些部分所述的方法。
最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。

Claims (11)

1.一种跳频源的实现方法，其特征在于，包括：
确定目标频点，并基于所述目标频点，从频点-参数映射关系中确定出锁相环配置参数；
基于所述锁相环配置参数，对所述跳频源的锁相环进行配置，以使所述锁相环锁定至所述目标频点对应的目标频率；
其中，所述频点-参数映射关系是基于对所述锁相环进行自动校准得到的多个锁相环参数确定的，所述多个锁相环参数中任一锁相环参数与任一频点存在映射关系；
所述方法还包括：确定所述频点-参数映射关系，包括：
确定多个样本频点；
基于所述多个样本频点中任一样本频点，对所述锁相环进行自动校准；
确定所述锁相环锁定至所述任一样本频点对应的频率，将自动校准确定的锁相环参数与所述任一样本频点进行映射处理；
返回基于所述多个样本频点中任一样本频点，对所述锁相环进行自动校准的步骤，直至所述多个样本频点均映射处理完成，基于各映射处理结果确定所述频点-参数映射关系。
2.根据权利要求1所述的跳频源的实现方法，其特征在于，所述将自动校准确定的锁相环参数与所述任一样本频点进行映射处理，包括：
获取在各工作环境温度下的所述自动校准确定的锁相环参数；
将所述各工作环境温度下的锁相环参数进行平均运算，得到平均锁相环参数；
将所述平均锁相环参数与所述任一样本频点进行映射处理。
3.根据权利要求1所述的跳频源的实现方法，其特征在于，所述锁相环包括环路滤波器，所述环路滤波器包括第一子环路滤波器和第二子环路滤波器，所述第一子环路滤波器与所述第二子环路滤波器并联，所述第一子环路滤波器的工作带宽小于所述第二子环路滤波器的工作带宽；
所述方法还包括：对所述跳频源进行频率切换，包括：
基于第一时刻，控制所述环路滤波器，以使所述第一子环路滤波器断开连接，所述第二子环路滤波器正常连接；
基于第二时刻，控制所述环路滤波器，以使所述第一子环路滤波器正常连接，所述第二子环路滤波器断开连接；
其中，所述第一时刻早于所述第二时刻。
4.根据权利要求1所述的跳频源的实现方法，其特征在于，所述跳频源还包括直接数字式频率合成器DDS，所述DDS的输出端与所述锁相环的输入端连接；所述方法还包括：
基于所述目标频点，从频点-分频比映射关系中确定出目标分频比；
基于所述目标分频比，计算所述DDS的目标输出频率；
基于所述目标输出频率，对所述DDS进行配置，以控制所述DDS的输出频率。
5.根据权利要求4所述的跳频源的实现方法，其特征在于，所述方法还包括：确定所述频点-分频比映射关系，包括：
确定多个样本频点，并确定所述多个样本频点中各样本频点对应的分频比取值范围；
基于所述多个样本频点中任一样本频点和所述任一样本频点对应的分频比取值范围，控制所述跳频源进行工作，并确定所述分频比取值范围中各分频比对应的杂散抑制比；
从所述各分频比对应的杂散抑制比确定出最优抑制比，将所述最优抑制比对应的分频比确定为所述任一样本频点的最优分频比；
将所述最优分频比与所述任一样本频点进行映射处理；
返回基于所述多个样本频点中任一样本频点和所述任一样本频点对应的分频比取值范围，控制所述跳频源进行工作的步骤，直至所述多个样本频点均映射处理完成，基于各映射处理结果确定所述频点-分频比映射关系。
6.根据权利要求1所述的跳频源的实现方法，其特征在于，所述跳频源还包括DDS，所述DDS的输出端与所述锁相环的输入端连接；
所述方法还包括：对所述跳频源进行频率切换，包括：
将所述DDS的切换时序与所述锁相环的切换时序进行对齐，所述切换时序为频率切换的时序。
7.根据权利要求1至6中任一项所述的跳频源的实现方法，其特征在于，所述锁相环包括压控振荡器VCO，所述VCO为集成多段式宽带VCO；
所述锁相环配置参数包括以下至少一种：VCO内核、VCO频段、VCO幅度。
8.一种跳频源的实现装置，其特征在于，包括：
确定模块，用于确定目标频点，并基于所述目标频点，从频点-参数映射关系中确定出锁相环配置参数；
配置模块，用于基于所述锁相环配置参数，对所述跳频源的锁相环进行配置，以使所述锁相环锁定至所述目标频点对应的目标频率；
其中，所述频点-参数映射关系是基于对所述锁相环进行自动校准得到的多个锁相环参数确定的，所述多个锁相环参数中任一锁相环参数与任一频点存在映射关系；
所述装置还包括第一关系确定模块，所述第一关系确定模块包括：
样本确定单元，用于确定多个样本频点；
自动校准单元，用于基于所述多个样本频点中任一样本频点，对所述锁相环进行自动校准；
映射处理单元，用于确定所述锁相环锁定至所述任一样本频点对应的频率，将自动校准确定的锁相环参数与所述任一样本频点进行映射处理；
步骤返回单元，用于返回基于所述多个样本频点中任一样本频点，对所述锁相环进行自动校准的步骤，直至所述多个样本频点均映射处理完成，基于各映射处理结果确定所述频点-参数映射关系。
9.一种跳频源，其特征在于，包括控制器，所述控制器包括存储器、处理器及存储在所述存储器上并可在所述处理器上运行的计算机程序，所述处理器执行所述程序时实现如权利要求1至7任一项所述跳频源的实现方法。
10.一种电子设备，包括存储器、处理器及存储在所述存储器上并可在所述处理器上运行的计算机程序，其特征在于，所述处理器执行所述程序时实现如权利要求1至7任一项所述跳频源的实现方法。
11.一种非暂态计算机可读存储介质，其上存储有计算机程序，其特征在于，所述计算机程序被处理器执行时实现如权利要求1至7任一项所述跳频源的实现方法。
CN202210643805.2A 2022-06-09 2022-06-09 跳频源的实现方法、装置、跳频源、电子设备和存储介质 Active CN114744999B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210643805.2A CN114744999B (zh) 2022-06-09 2022-06-09 跳频源的实现方法、装置、跳频源、电子设备和存储介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210643805.2A CN114744999B (zh) 2022-06-09 2022-06-09 跳频源的实现方法、装置、跳频源、电子设备和存储介质

Publications (2)

Publication Number Publication Date
CN114744999A CN114744999A (zh) 2022-07-12
CN114744999B true CN114744999B (zh) 2022-08-23

Family

ID=82287214

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210643805.2A Active CN114744999B (zh) 2022-06-09 2022-06-09 跳频源的实现方法、装置、跳频源、电子设备和存储介质

Country Status (1)

Country Link
CN (1) CN114744999B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115940941A (zh) * 2023-03-09 2023-04-07 中兵通信科技股份有限公司 一种数据链跳频通信的频率源及其快速锁定方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1601922A (zh) * 2004-10-27 2005-03-30 东南大学 提高跳频设备密钥量和缩短频率跳转建立时间的方法
CN103368568A (zh) * 2013-08-05 2013-10-23 深圳市森虎科技有限公司 提高锁相环输出频率精度的方法及其锁相环频率合成器
CN104660256A (zh) * 2015-03-04 2015-05-27 上海华岭集成电路技术股份有限公司 锁相环锁定时间的测量方法
CN206135882U (zh) * 2016-11-04 2017-04-26 河北鸿捷电子科技有限公司 一种具有低杂散低相噪的快跳频率源
CN112491415A (zh) * 2020-12-09 2021-03-12 北京中科飞鸿科技股份有限公司 一种超宽频带低杂散双锁相环频率源

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10313884A1 (de) * 2003-03-27 2004-12-09 Frauenhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. (FHG) Frequenzgenerator mit einer Phasenregelschleife

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1601922A (zh) * 2004-10-27 2005-03-30 东南大学 提高跳频设备密钥量和缩短频率跳转建立时间的方法
CN103368568A (zh) * 2013-08-05 2013-10-23 深圳市森虎科技有限公司 提高锁相环输出频率精度的方法及其锁相环频率合成器
CN104660256A (zh) * 2015-03-04 2015-05-27 上海华岭集成电路技术股份有限公司 锁相环锁定时间的测量方法
CN206135882U (zh) * 2016-11-04 2017-04-26 河北鸿捷电子科技有限公司 一种具有低杂散低相噪的快跳频率源
CN112491415A (zh) * 2020-12-09 2021-03-12 北京中科飞鸿科技股份有限公司 一种超宽频带低杂散双锁相环频率源

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
基于锁相环快速跳频源的设计;郭忠海等;《火力与指挥控制》;20080515(第05期);全文 *
高纯度捷变频频率源研制;李兴文等;《现代电子技术》;20060801(第20期);全文 *

Also Published As

Publication number Publication date
CN114744999A (zh) 2022-07-12

Similar Documents

Publication Publication Date Title
US8437441B2 (en) Phase locked loop capable of fast locking
US8704562B2 (en) Ultra low phase noise signal source
EP2902866A1 (en) System ready in a clock distribution chip
CN108063618B (zh) 一种vco自动校准电路和方法
JPH04507180A (ja) 音声／データ通信システム用分数分周合成器
CN114744999B (zh) 跳频源的实现方法、装置、跳频源、电子设备和存储介质
US9350296B1 (en) Systems and methods for calibrating a dual port phase locked loop
CN108809305B (zh) 一种减小射频信号源杂散的方法和射频信号源
KR101576919B1 (ko) 집적 회로 상의 코어들 간의 클록 공유
US8004320B2 (en) Frequency synthesizer, frequency prescaler thereof, and frequency synthesizing method thereof
US10218367B2 (en) Frequency synthesizing device and automatic calibration method thereof
CN114337551B (zh) 宽频带上下变频装置、控制方法及控制单元
JP2007124508A (ja) Ｐｌｌ過渡応答制御システム及び通信システム
CN113162617B (zh) 一种低相噪x波段频率源及其调制方法
CN112290934B (zh) 基于Bias-Tee信号合成的可控抖动时钟产生装置
US11502814B2 (en) Device and method for realizing data synchronization
US11290118B2 (en) Frequency synthesizer
WO2021120836A1 (zh) 一种频率合成器、频率合成方法、电子设备及存储介质
CN220022782U (zh) 一种锁相环频率综合器和电子设备
Pilipenko Testing of Numerical Simulation Methods for Hybrid Frequency Synthesizers
US20080267264A1 (en) Low phase noise clock generator for device under test
JP6753132B2 (ja) 信号源
JP3883743B2 (ja) 無線装置
Lenshin et al. Modernization of Frequency Synthesizers of the VHF Radios
CN115831703A (zh) 一种谐振频率校准方法、装置、fpga校准板和质谱仪

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant