CN1980065A - 一种采用模拟方法实现的电平检测电路 - Google Patents

一种采用模拟方法实现的电平检测电路 Download PDF

Info

Publication number
CN1980065A
CN1980065A CN 200510111295 CN200510111295A CN1980065A CN 1980065 A CN1980065 A CN 1980065A CN 200510111295 CN200510111295 CN 200510111295 CN 200510111295 A CN200510111295 A CN 200510111295A CN 1980065 A CN1980065 A CN 1980065A
Authority
CN
China
Prior art keywords
comparators
signal
pedestal generator
latch
pass filter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN 200510111295
Other languages
English (en)
Other versions
CN100525110C (zh
Inventor
朱红卫
刘天伟
温建新
童红亮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Hua Hong NEC Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Hua Hong NEC Electronics Co Ltd filed Critical Shanghai Hua Hong NEC Electronics Co Ltd
Priority to CNB2005101112950A priority Critical patent/CN100525110C/zh
Publication of CN1980065A publication Critical patent/CN1980065A/zh
Application granted granted Critical
Publication of CN100525110C publication Critical patent/CN100525110C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本发明公开了一种采用模拟方法实现的电平检测电路，它可以检测锁相环电路锁定情况，可以利用该电路结合一定的逻辑功能模块，就可以实现对锁相环电路锁定时间的判定。它包括低通滤波器、基准电压发生器、两个比较器、锁存器，所述的低通滤波器主要是将来自锁相环电路的非线性变化信号的毛刺滤除，提取信号的直流和低频分量，所述基准电压发生器产生所述两个比较器所需要的偏置电压信号以及两个比较器输入端所需要的比较信号，所述比较器是将经过所述低通滤波器后的非线性变化信号同由所述基准电压发生器所产生的两个电压信号相比较，并返回逻辑0或1，所述锁存器是将两个比较器的逻辑信号锁存或跳变。

Description

一种采用模拟方法实现的电平检测电路
技术领域
本发明涉及一种检测锁相环锁定时间的电路，尤其涉及一种采用模拟方法实现的电平检测电路。
背景技术
锁相环作为时钟电路的重要组成部分，已经成为现代超大规模集成电路中必不可少的一个模块，几乎所有的数字集成电路中都采用集成锁相环来产生片内高速时钟。锁相环是一个负反馈自动控制系统，其环路工作状态可以分作两个阶段：跟踪、锁定，环路刚开始工作到稳定在设计的频率所需时间简单定义为锁定时间，通常，锁相环电路在设计仿真过程中可以清楚的判断其锁定时间，但是在电路实际工作过程中，由于锁定时间在微秒量级，很难判定。这就需要相应的电路结构来检测判定，而当前的锁相环电路设计很少有相应的设计技术来实现。
发明内容
本发明所要解决的技术问题是提供一种采用模拟方法实现的电平检测电路，它可以检测锁相环电路锁定情况，可以利用该电路结合一定的逻辑功能模块，就可以实现对锁相环电路锁定时间的判定。
为了解决以上技术问题，本发明提供了一种采用模拟方法实现的电平检测电路，它包括低通滤波器、基准电压发生器、两个比较器、锁存器，所述的低通滤波器主要是将来自锁相环电路的非线性变化信号的毛刺滤除，提取信号的直流和低频分量，所述基准电压发生器产生所述两个比较器所需要的偏置电压信号以及两个比较器输入端所需要的比较信号，所述比较器是将经过所述低通滤波器后的非线性变化信号同由所述基准电压发生器所产生的两个电压信号相比较，并返回逻辑0或1，所述锁存器是将两个比较器的逻辑信号锁存或跳变。
因为本发明使用双比较器对非线性变化带毛刺信号检测并利用锁存器将检测结果加以锁存或跳变，可以实现检测锁相环电路锁定情况的监控，并且如果结合一定的逻辑功能模块，就可以实现对锁相环电路锁定时间的判定。
附图说明
下面结合附图和具体实施方式对本发明做进一步阐述。
图1是本发明的电路示意图；
图2是带有本发明电路锁相环仿真效果图。
具体实施方式
如图1所示，它是本发明的电平检测电路示意图。它包括低通滤波器(LPF)1、基准电压发生器(BGR)2、两个比较器(COM)3、4以及锁存器(LATH)5、输出驱动单元(BUR)6。首先，低通滤波器1将来自锁相环电路的非线性变化信号(可以是锁相环电路的鉴频鉴相器输出信号)的毛刺滤除，提取信号的直流和低频分量；基准电压发生器2主要有两个功能，一是产生比较器3、4所需要的偏置电压信号，二是分别产生两个比较器3、4输入端所需要的比较信号；比较器3、4是将经过所述低通滤波器后的非线性变化信号同由所述基准电压发生器所产生的两个电压信号相比较，并返回逻辑0或1；然后锁存器5将两个比较器3、4的逻辑信号锁存或跳变。
输出驱动单元6是将锁存器5的结果加大驱动，以满足设计的驱动能力。
如图2所示，它是本专利使用到华虹NEC电子有限公司CL250工艺，应用于锁相环HQCOMPLDHR00V1电路中的仿真效果图，其中纵坐标分别为输入电压(V_in)和锁定电压(V_lock)，横坐标为时间(T)。
从图可以明显的看到，电路开始工作后，环路经历从跟踪到锁定的逐渐稳定过程，控制电压信号(也就是锁相环电路的非线性变化信号)从0开始变化，慢慢的无规律带毛刺的上升，到最后稳定在某一固定值上。通过本发明将此控制信号转变为由高到低非线性带毛刺变化的电平信号，通过本专利就可以检测出控制信号是否稳定，其结果如LOCK信号所示。当控制信号在非线性变化时，环路没有锁定，所以LOCK信号为“低”，当控制信号最后稳定时，LOCK信号跳变为“高”。

Claims (2)

1、一种采用模拟方法实现的电平检测电路，其特征在于，它包括低通滤波器、基准电压发生器、两个比较器、锁存器，所述的低通滤波器主要是将来自锁相环电路的非线性变化信号的毛刺滤除，提取信号的直流和低频分量，所述基准电压发生器产生所述两个比较器所需要的偏置电压信号以及两个比较器输入端所需要的比较信号，所述比较器是将经过所述低通滤波器后的非线性变化信号同由所述基准电压发生器所产生的两个电压信号相比较，并返回逻辑0或1，所述锁存器是将两个比较器的逻辑信号锁存或跳变。
2、如权利要求1所述的采用模拟方法实现的电平检测电路，其特征在于，它还包括一个输出驱动单元，它是将锁存器的结果加大驱动。
CNB2005101112950A 2005-12-08 2005-12-08 一种采用模拟方法实现的电平检测电路 Active CN100525110C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB2005101112950A CN100525110C (zh) 2005-12-08 2005-12-08 一种采用模拟方法实现的电平检测电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB2005101112950A CN100525110C (zh) 2005-12-08 2005-12-08 一种采用模拟方法实现的电平检测电路

Publications (2)

Publication Number Publication Date
CN1980065A true CN1980065A (zh) 2007-06-13
CN100525110C CN100525110C (zh) 2009-08-05

Family

ID=38131106

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005101112950A Active CN100525110C (zh) 2005-12-08 2005-12-08 一种采用模拟方法实现的电平检测电路

Country Status (1)

Country Link
CN (1) CN100525110C (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104660256A (zh) * 2015-03-04 2015-05-27 上海华岭集成电路技术股份有限公司 锁相环锁定时间的测量方法
CN108521278A (zh) * 2018-04-11 2018-09-11 中国科学技术大学 一种基于时间电压转换器的锁相环锁定检测电路
CN109212350A (zh) * 2018-09-11 2019-01-15 电子科技大学 一种用于降压型电压转换器的瞬态跳变检测电路

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104660256A (zh) * 2015-03-04 2015-05-27 上海华岭集成电路技术股份有限公司 锁相环锁定时间的测量方法
CN104660256B (zh) * 2015-03-04 2017-10-31 上海华岭集成电路技术股份有限公司 锁相环锁定时间的测量方法
CN108521278A (zh) * 2018-04-11 2018-09-11 中国科学技术大学 一种基于时间电压转换器的锁相环锁定检测电路
CN109212350A (zh) * 2018-09-11 2019-01-15 电子科技大学 一种用于降压型电压转换器的瞬态跳变检测电路
CN109212350B (zh) * 2018-09-11 2020-07-31 电子科技大学 一种用于降压型电压转换器的瞬态跳变检测电路

Also Published As

Publication number Publication date
CN100525110C (zh) 2009-08-05

Similar Documents

Publication Publication Date Title
US6411665B1 (en) Phase locked loop clock extraction
US7999583B2 (en) Method and apparatus for on-chip phase error measurement to determine jitter in phase-locked loops
CN100508399C (zh) 锁定回路和同步方法
EP1724926A1 (en) Phase lock circuit and information reproduction device
CN102497200B (zh) 一种时钟信号丢失检测电路及方法
CN102288890B (zh) 一种芯片故障检测方法及装置
CN100525110C (zh) 一种采用模拟方法实现的电平检测电路
US7103130B2 (en) Phase-locked loop circuit
CN103176029A (zh) 电压幅度检测电路和方法、信息存储设备以及通信设备
CN103957007A (zh) 低信噪比下任意波形的微弱信号检测方法及系统
CN101977053A (zh) 应用于动态可重配分频比的pll的锁定检测电路
US7015727B2 (en) Generating a lock signal indicating whether an output clock signal generated by a PLL is in lock with an input reference signal
TW201338631A (zh) 射頻系統
US20100034330A1 (en) Clock generating device and method thereof
US20080273628A1 (en) Data sampling circuit and data sampling method
TW201008127A (en) Digital fast-locking frequency synthesizer
CN101498761A (zh) 锁相环系统的阶跃响应性能的测试方法
CN101645704B (zh) 重置信号过滤器
CN107645288A (zh) 用于产生脉冲的电子电路、方法及电子装置
US7605569B2 (en) Acquisition circuit and controller circuit for an alternator
CN101841322A (zh) 检测时钟信号的方法及装置
US8537937B2 (en) Detecting circuit and related detecting method
CN113193868A (zh) 锁相检测装置和锁相检测方法、锁相环
US20110191505A1 (en) Key activity detection system and method thereof
JP2018189410A (ja) ジッタ測定回路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING

Free format text: FORMER OWNER: HUAHONG NEC ELECTRONICS CO LTD, SHANGHAI

Effective date: 20131219

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 201206 PUDONG NEW AREA, SHANGHAI TO: 201203 PUDONG NEW AREA, SHANGHAI

TR01 Transfer of patent right

Effective date of registration: 20131219

Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399

Patentee after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation

Address before: 201206, Shanghai, Pudong New Area, Sichuan Road, No. 1188 Bridge

Patentee before: Shanghai Huahong NEC Electronics Co., Ltd.