CN108521278A - 一种基于时间电压转换器的锁相环锁定检测电路 - Google Patents

一种基于时间电压转换器的锁相环锁定检测电路 Download PDF

Info

Publication number
CN108521278A
CN108521278A CN201810322005.4A CN201810322005A CN108521278A CN 108521278 A CN108521278 A CN 108521278A CN 201810322005 A CN201810322005 A CN 201810322005A CN 108521278 A CN108521278 A CN 108521278A
Authority
CN
China
Prior art keywords
time
clocked comparator
voltage converter
output end
phase lock
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810322005.4A
Other languages
English (en)
Other versions
CN108521278B (zh
Inventor
席娜
林福江
叶甜春
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Science and Technology of China USTC
Original Assignee
University of Science and Technology of China USTC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Science and Technology of China USTC filed Critical University of Science and Technology of China USTC
Priority to CN201810322005.4A priority Critical patent/CN108521278B/zh
Publication of CN108521278A publication Critical patent/CN108521278A/zh
Application granted granted Critical
Publication of CN108521278B publication Critical patent/CN108521278B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/095—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using a lock detector
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本发明公开了一种基于时间电压转换器的锁相环锁定检测电路，包括时间电压转换器和钟控比较器；并联连接的时间电路转换器分别与钟控比较器连接，钟控比较器输出为锁定检测结果信号；所述两个时间数字转换器的输入端分别与输入参考信号和分频器输出信号相连，所述两个时间数字转换器的输出端分别与钟控比较器的两个输入端口相连，所述钟控比较器的输出端为锁相环锁定检测器输出端。通过增加由时间放大器(TA)、时间电压转换器(TVC)和模拟数字转换器(ADC)构成的校准电路，使电荷泵输出电流匹配特性得到极大提高，从而使电荷泵型锁相环电路极大程度的降低了输出信号参考杂散，使得无线通信收发机系统的相邻信道的干扰极大减弱，可以满足高性能需求的通信系统。

Description

一种基于时间电压转换器的锁相环锁定检测电路
技术领域
本发明涉及射频集成电路技术领域，尤其涉及一种基于时间电压转换器的锁相环锁定检测电路。
背景技术
锁相环电路为无线通信系统中重要电路模块，用于产生上下变频的低参考杂散低相位噪声的本振信号。锁相环电路自上电时刻起要经历频率跟踪、相位跟踪和达到锁定三种状态。其中，锁相环电路达到锁定状态所用时间为其关键的性能，达到锁定所用时间较长时，限制信道切换速度和数据传输速率。检测锁相环是否达到锁定状态的电路为锁相环检测电路，目前的锁相环锁定检测电路基于计数器结构，但存在检测周期长的不足。
基于计数器的锁相环锁定检测电路如图1所示，包括N位计数器使能模块、锁定检测计数器使能模块和锁定检测计数器模块，其对输入参考信号和分频器反馈信号进行频率比较从而判断锁相环是否达到锁定状态。基于计数器的锁定检测电路优点在于由数字电路组成，便于集成，但其结构复杂且较长的频率比较周期--为N*Tref，实时性较差。综上，实时性高且结构简单易于设计的锁相环锁定检测电路以满足多种应用场合需求成为锁定检测电路设计的必然趋势。
发明内容
本发明的目的是提供一种基于时间电压转换器的锁相环锁定检测电路，可以有效缩短检测时间。
本发明的目的是通过以下技术方案实现的：
一种基于时间电压转换器的锁相环锁定检测电路，该检测电路包括时间电压转换器和钟控比较器；连接关系如下：
并联连接的时间电路转换器分别与钟控比较器连接，钟控比较器输出为锁定检测结果信号；所述两个时间数字转换器的输入端分别与输入参考信号和分频器输出信号相连，所述两个时间数字转换器的输出端分别与钟控比较器的两个输入端口相连，所述钟控比较器的输出端为锁相环锁定检测器输出端。
由上述本发明提供的技术方案可以看出，通过将时间电压转换器将输入参考信号和分频器输出信号分别转换为电压Vref和Vfb，并将此两个电压连接至比较器输入端以比较大小以确定锁相环是否达到锁定状态。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域的普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他附图。
图1为本发明背景技术提供的基于计数器的锁相环锁定检测电路；
图2为本发明实施例提供的一种基于时间电压转换器的锁相环锁定检测电路结构示意图；
图3为本发明实施例提供的时间电压转换器晶体管级电路及其输入输出电压示意图，其中，图3(a)为时间电压转换器放大器晶体管级电路示意图，图3(b)为时间电压转换器工作电压示意图；
图4为本发明实施例提供的钟控比较器晶体管级电路示意图。
具体实施方式
下面结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明的保护范围。
图2为本发明实施例提供的一种基于时间电压转换器的锁相环环路检测电路，如图2所示，其主要包括两个时间电压转换器(Time-to-Voltage,TVC)和钟控比较器(Clock-Controlled Comparator，CC-COMP)。其连接关系为：并联连接的时间电路转换器分别与钟控比较器连接，钟控比较器输出为锁定检测结果信号。所述两个时间数字转换器的输入端分别与输入参考信号和分频器输出信号相连，所述两个时间数字转换器的输出端分别与钟控比较器的两个输入端口相连，所述钟控比较器的输出端为锁相环锁定检测器输出端。
如图3(a)所示，为所述的时间电压转换器放大器晶体管级电路。所述时间电压转换器电路包括晶体管M1-M3和电容Cload。连接关系如下：晶体管M1源极连接至电源电压VDD，漏极与晶体管M2漏极连接，晶体管M2源极连接至晶体管M3漏极且M3源极连接至地GND。晶体管M1栅极连接至使能信号EN，晶体管M2栅极连接至电源电压VDD且M3栅极连接至输入时钟信号。如图3(b)所示为所述时间电压转换器工作电压示意图。使能信号EN＝0时，晶体管M1导通，输出端电压VOUT被充电至VDD，使能信号EN＝1时，晶体管M1截止，输入时钟信号为VDD时，晶体管M3导通状态，将输出端VOUT拉低；输入时钟信号跳变为GND时，晶体管M3截止状态，将输出端VOUT拉高至VDD。
如图4所示，为所述钟控比较器晶体管级电路，包括晶体管M1-M12，所述钟控比较器时钟控制信号CLK为输入参考信号二分频信号，从而使所述锁相环锁定检测器电路的检测周期为2*Tref。当CLK＝0时，尾电流管M1和M12处于截止状态但晶体管M4-M5处于导通状态，从而晶体管M2-M3漏极被充电至VDD并使M6-M9漏极放电至GND；当CLK信号发生上升沿跳变时，M4-M5进入截止状态，尾电流管M1和M12进入导通状态，M2和M3同时也进入导通状态，当Vinp>Vinm时，输出端Vop为高电平；当Vinp<Vinm时，输出端Von为高电平。
当锁相环环路未进入锁定状态时，即分频器输出信号与输入参考信号周期不同，当Tref>Tfb时，CLKref和CLKfb经过时间电压转换器分别转换成电压Vref和Vfb且Vref>Vfb，此时，钟控比较器正输出端为1；当Tref<Tfb时，CLKref和CLKfb经过时间电压转换器分别转换成电压Vref和Vfb且Vref<Vfb，此时，钟控比较器负输出端为1。当Tref＝Tfb时，CLKref和CLKfb经过时间电压转换器分别转换成电压Vref和Vfb且Vref＝Vfb，此时，钟控比较器正负输出端均为0，即显示环路达到锁定状态。与基于计数器的锁相环锁定检测器相比，所述锁相环锁定检测器检测周期短且结构简易。
以上所述，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明披露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应该以权利要求书的保护范围为准。

Claims (1)

1.一种基于时间电压转换器的锁相环锁定检测电路，其特征在于，该检测电路包括时间电压转换器和钟控比较器；连接关系如下：
并联连接的时间电路转换器分别与钟控比较器连接，钟控比较器输出为锁定检测结果信号；所述两个时间数字转换器的输入端分别与输入参考信号和分频器输出信号相连，所述两个时间数字转换器的输出端分别与钟控比较器的两个输入端口相连，所述钟控比较器的输出端为锁相环锁定检测器输出端。
CN201810322005.4A 2018-04-11 2018-04-11 一种基于时间电压转换器的锁相环锁定检测电路 Active CN108521278B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810322005.4A CN108521278B (zh) 2018-04-11 2018-04-11 一种基于时间电压转换器的锁相环锁定检测电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810322005.4A CN108521278B (zh) 2018-04-11 2018-04-11 一种基于时间电压转换器的锁相环锁定检测电路

Publications (2)

Publication Number Publication Date
CN108521278A true CN108521278A (zh) 2018-09-11
CN108521278B CN108521278B (zh) 2021-03-09

Family

ID=63430837

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810322005.4A Active CN108521278B (zh) 2018-04-11 2018-04-11 一种基于时间电压转换器的锁相环锁定检测电路

Country Status (1)

Country Link
CN (1) CN108521278B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113114238A (zh) * 2021-04-09 2021-07-13 西安电子科技大学 一种应用于锁相环自动频率校准的频率检测器
WO2024119852A1 (zh) * 2022-12-05 2024-06-13 华南理工大学 一种传输线结构的亚100fs分辨率的时间数字转换器

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06132818A (ja) * 1992-10-19 1994-05-13 Fujitsu Ltd 位相同期回路の誤動作防止回路
US20040061536A1 (en) * 2002-09-27 2004-04-01 Teruo Katoh Phase-locked loop circuit
CN1677865A (zh) * 2004-03-31 2005-10-05 日本胜利株式会社 数字pll的锁定检测电路
CN1697325A (zh) * 2005-06-24 2005-11-16 威盛电子股份有限公司 用于锁相环的数字锁定检测器
CN1980065A (zh) * 2005-12-08 2007-06-13 上海华虹Nec电子有限公司 一种采用模拟方法实现的电平检测电路
CN101516251A (zh) * 2006-09-28 2009-08-26 奥林巴斯医疗株式会社 检测体位置检测系统以及检测体的位置检测方法
CN101621297A (zh) * 2009-08-03 2010-01-06 和芯微电子(四川)有限公司 锁相环频率锁定的检测方法及电路
CN102332912A (zh) * 2011-09-30 2012-01-25 中国科学技术大学 一种可调节增益线性度的vco以及基于该vco的两点调制器
CN102447517A (zh) * 2011-10-12 2012-05-09 中国电子科技集团公司第十研究所 适用于多种调制模式下的锁定检测方法
CN203596812U (zh) * 2013-12-18 2014-05-14 中国电子科技集团公司第五十四研究所 一种锁相环锁定状态检测电路
US20140240003A1 (en) * 2013-02-22 2014-08-28 Microchip Technology Incorporated Phase lock loop lock indicator
CN104485946A (zh) * 2014-12-05 2015-04-01 中国航天科技集团公司第九研究院第七七一研究所 一种锁相环锁定状态检测电路

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06132818A (ja) * 1992-10-19 1994-05-13 Fujitsu Ltd 位相同期回路の誤動作防止回路
US20040061536A1 (en) * 2002-09-27 2004-04-01 Teruo Katoh Phase-locked loop circuit
CN1677865A (zh) * 2004-03-31 2005-10-05 日本胜利株式会社 数字pll的锁定检测电路
CN1697325A (zh) * 2005-06-24 2005-11-16 威盛电子股份有限公司 用于锁相环的数字锁定检测器
CN1980065A (zh) * 2005-12-08 2007-06-13 上海华虹Nec电子有限公司 一种采用模拟方法实现的电平检测电路
CN101516251A (zh) * 2006-09-28 2009-08-26 奥林巴斯医疗株式会社 检测体位置检测系统以及检测体的位置检测方法
CN101621297A (zh) * 2009-08-03 2010-01-06 和芯微电子(四川)有限公司 锁相环频率锁定的检测方法及电路
CN102332912A (zh) * 2011-09-30 2012-01-25 中国科学技术大学 一种可调节增益线性度的vco以及基于该vco的两点调制器
CN102447517A (zh) * 2011-10-12 2012-05-09 中国电子科技集团公司第十研究所 适用于多种调制模式下的锁定检测方法
US20140240003A1 (en) * 2013-02-22 2014-08-28 Microchip Technology Incorporated Phase lock loop lock indicator
CN203596812U (zh) * 2013-12-18 2014-05-14 中国电子科技集团公司第五十四研究所 一种锁相环锁定状态检测电路
CN104485946A (zh) * 2014-12-05 2015-04-01 中国航天科技集团公司第九研究院第七七一研究所 一种锁相环锁定状态检测电路

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
BUMSOO LEE 等: "Fast-locking phase-error compensation technique in PLL", 《2012 IEEE 11TH INTERNATIONAL CONFERENCE ON SOLID-STATE AND INTEGRATED CIRCUIT TECHNOLOGY》 *
周子龙 等: "基于PLL技术的BLDCM转子位置检测", 《信息技术》 *
韩威力 等: "一种使用时间斜移整形技术的_时间数字转换器", 《微电子学与计算机》 *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113114238A (zh) * 2021-04-09 2021-07-13 西安电子科技大学 一种应用于锁相环自动频率校准的频率检测器
CN113114238B (zh) * 2021-04-09 2022-11-25 西安电子科技大学 一种应用于锁相环自动频率校准的频率检测器
WO2024119852A1 (zh) * 2022-12-05 2024-06-13 华南理工大学 一种传输线结构的亚100fs分辨率的时间数字转换器

Also Published As

Publication number Publication date
CN108521278B (zh) 2021-03-09

Similar Documents

Publication Publication Date Title
Lu et al. A 3.6 mW, 90 nm CMOS gated-Vernier time-to-digital converter with an equivalent resolution of 3.2 ps
CN104113303B (zh) 50%占空比时钟产生电路
CN102870328B (zh) 具有减少的至偏置节点的耦合的pll电荷泵
US7750612B2 (en) Voltage-pulse converting circuit and charge control system
US10644868B2 (en) Frequency/phase lock detector for clock and data recovery circuits
CN103595244B (zh) 具有频率抖动功能的弛张振荡器
CN102025371B (zh) 同步振荡器、时钟恢复装置、时钟分配电路和多模式注入电路
US10116286B2 (en) Reference clock signal generators and methods for generating a reference clock signal
CN102832915B (zh) 可编程上电复位系统
CN101106375A (zh) 锁相回路装置以及电流补偿方法
CN102324912A (zh) 电流控制振荡器
CN108199699A (zh) 一种占空比稳定和低抖动时钟电路
US9155164B2 (en) HF system for high-frequency lamp
CN108521278A (zh) 一种基于时间电压转换器的锁相环锁定检测电路
CN105024693A (zh) 一种低杂散锁相环频率综合器电路
US8760202B1 (en) System for generating clock signal
TWI434168B (zh) 時脈資料回復電路
US8373511B2 (en) Oscillator circuit and method for gain and phase noise control
Wu et al. Buck converter with higher than 87% efficiency over 500nA to 20mA load current range for IoT sensor nodes by clocked hysteresis control
Nisa'Minhad et al. Investigating phase detectors: Advances in mature and emerging phase-frequency and time-to-digital detectors in phase-locked looped systems
CN104065344A (zh) 低功耗振荡器
Zahir et al. A fast acquisition phase frequency detector for high frequency PLLs
ur Rahman et al. Quasi-resonant clocking: Continuous voltage-frequency scalable resonant clocking system for dynamic voltage-frequency scaling systems
Palaniappan et al. A TDC-less all-digital phase locked loop for medical implant applications
CN107317580B (zh) 一种高稳定性振荡器电路及其实现方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP02 Change in the address of a patent holder
CP02 Change in the address of a patent holder

Address after: No.443 Huangshan Road, Shushan District, Hefei City, Anhui Province 230022

Patentee after: University of Science and Technology of China

Address before: 230026 Jinzhai Road, Baohe District, Hefei, Anhui Province, No. 96

Patentee before: University of Science and Technology of China