CN113114238A - 一种应用于锁相环自动频率校准的频率检测器 - Google Patents

一种应用于锁相环自动频率校准的频率检测器 Download PDF

Info

Publication number
CN113114238A
CN113114238A CN202110384906.8A CN202110384906A CN113114238A CN 113114238 A CN113114238 A CN 113114238A CN 202110384906 A CN202110384906 A CN 202110384906A CN 113114238 A CN113114238 A CN 113114238A
Authority
CN
China
Prior art keywords
frequency
circuit
output
switch
comparator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110384906.8A
Other languages
English (en)
Other versions
CN113114238B (zh
Inventor
丁瑞雪
孙德鹏
刘术彬
陆帅
布枫
朱樟明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shaanxi Qinxin Industry Research Institute Technology Co.,Ltd.
Original Assignee
Xidian University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xidian University filed Critical Xidian University
Priority to CN202110384906.8A priority Critical patent/CN113114238B/zh
Publication of CN113114238A publication Critical patent/CN113114238A/zh
Application granted granted Critical
Publication of CN113114238B publication Critical patent/CN113114238B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本发明提出的一种应用于锁相环自动频率校准的频率检测器，在频率校准时，频率检测器可以连续检测反馈信号与参考信号的频率相对大小，无需花费大量时间等待系统稳定，可以减少频率校准的时间。同时本发明提供的频率检测器是对频率的相对检测，电路设计难度较小。通过本发明提供的频率检测器，可以降低在单次校准周期内锁相环的锁定时间。

Description

一种应用于锁相环自动频率校准的频率检测器
技术领域
本发明属于数模混合集成电路技术领域，具体涉及一种应用于锁相环自动频率校准的频率检测器。
背景技术
随着现代通信的飞快发展，收发机对于频带的切换也越来越快，作为评估锁相环频率合成器的重要性能指标之一，锁定时间已经受到越来越多的关注。为了追求快速锁定，越来越多的自动频率校准技术(AFC)被提出。
传统的频带间AFC技术分为开环校准和闭环校准。开环校准的机制是在校准过程中将VCO输入与环路断开并接入合适的电压值，一般为电源电压的一半，然后比较一段时间内参考信号和反馈信号的上升沿(或下降沿)数量。由于信号初始相位的不同，需要很长时间才能完成。与此不同，闭环校准是通过在保持闭环的前提下直接判断环路滤波器的输出电压是否合理来实现的，其每一次切换都相当于重新锁定一次，因其每个步骤的校准都非常耗时，难以适应多频段(n≥8)的设计。
发明内容
为了解决现有技术中存在的上述问题，本发明提供了一种应用于锁相环自动频率校准的频率检测器。本发明要解决的技术问题通过以下技术方案实现：
本发明提供的一种应用于锁相环自动频率校准的频率检测器包括：上下2路分频电路，2个时间电压转换器TVC，1个比较器，2个D触发器以及或非门逻辑电路，上路分频电路的输出接入第一个时间电压转换器TVC1，下路分频电路的输出接入第二个时间转换器TVC2，第一个时间电压转换器TVC1的输出端接入比较器的正输入端，第二个时间电压转换器TVC2的输出接入比较器的负输入端，比较器的输出接入第一个D触发器，第一个D触发器的输出接入第二个D触发器，两个D触发器受同一时钟信号CLK的控制，两个D触发器的输出接入或非门逻辑电路中，或非门逻辑电路输出信号；上路分频电路的输入端连接锁相环的参考信号，下路分频电路的输入端连接锁相环的反馈信号；
其中，频率检测器在自动频率校准初始阶段，参考信号经过除二分频器和TVC1电路后，将恒定的参考信号转化为恒定的电压信号并连接到比较器的正输入端；反馈信号经过除二分频电路和TVC2电路后，将反馈信号转化为电压信号并连接到比较器的负输入端；若反馈信号频率始终低于或高于参考信号频率时，比较器输出相对应的负或正，经过两个CLK周期，串联的第一个D触发器的输出信号O1和第二个D出发器的输出信号O2将保持相应的低电平或高电平使得频率检测器的输出保持为低电平，当反馈信号穿过目标频带时，使得第一个D触发器的输出信号O1和第二个D出发器的输出信号O2生成一个周期的不同值，频率检测器输出信号OEN也会产生一个周期的高电平脉冲，高电平脉冲的出现说明目标频率的出现。
可选的，所述第一个时间电压转换器TVC1包括：第一电容C1、第一电流源I1、第二电流源IP、充电电容CR，第一控制开关Ka1、第一复位开关Kb1、反相器、晶体管以及第一比较器，反相器的输入端连在第一控制开关Ka1的控制端，第一控制开关Ka1的控制端输入上路分频电路的输出信号，第一控制开关Ka1的一个开关端连接第一电流源I1的一端，另一个开关端连接第一复位开关Kb1的一个开关端、第一电容C1的一端以及第一比较器的正输入端，第一电流源I1的另一端连接电压电源，第一复位开关Kb1的控制端连接反相器的输出端，第一复位开关Kb1的另一个开关端以及第一电容C1的另一端接入电源地，第一比较器的负输入端连接晶体管的源极、充电电容CR的一端以及所述比较器的正输入端，第一比较器的输出端连接晶体管的栅极，晶体管的漏极连接第二电流源IP的一端，另一端连接电源电压。
可选的，第二个时间电压转换器TVC2包括：第二电容C2、第二电流源I2、第二控制开关Ka2以及第二复位开关Kb2，下路分频电路的输出信号输入第二控制开关Ka2的控制端，第二控制开关Ka2的一个开关端连接第二电流源I2的一端，另一个开关端连接第二复位开关Kb2的一个开关端以及第二电容C2的一端，第二电流源I2的另一端连接电压电源，第二电容C2的另一端接入电源地以及所述比较器的负输入端。
其中，所述晶体管为NMOS管。
可选的，频率检测器设置在电荷泵锁相环外，与所述电荷泵锁相环相接，所述频率检测器中上路分频电路的输入端连接电荷泵锁相环的PFD模块的上输入端，用于输入参考信号，所述频率检测器中下路分频电路的输入端连接电荷泵锁相环的PFD模块的下输入端，用于输入反馈信号，频率检测器的输出信号通过逻辑模块与电荷泵锁相环中的压控振荡器相连。
本发明提出的一种应用于锁相环自动频率校准的频率检测器，在频率校准时，频率检测器可以连续检测反馈信号与参考信号的频率相对大小，无需花费大量时间等待系统稳定，可以减少频率校准的时间。同时本发明提供的频率检测器是对频率的相对检测，电路设计难度较小。通过本发明提供的频率检测器，可以降低在单次校准周期内锁相环的锁定时间。
以下将结合附图及实施例对本发明做进一步详细说明。
附图说明
图1是本发明实施例提供的一种应用于锁相环自动频率校准的频率检测器的结构图；
图2是本发明提供的应用于参考频率和反馈频率的TVC电路；
图3是锁定过程以及可改进部分示意图；
图4是本发明频率检测器的检测原理示意图；
图5是本发明中频率检测器的信号变化示意图；
图6是本发明带有频率检测器电荷泵锁相环的结构图。
具体实施方式
下面结合具体实施例对本发明做进一步详细的描述，但本发明的实施方式不限于此。
实施例一
如图1所示，本发明提供的一种应用于锁相环自动频率校准的频率检测器包括：上下2路分频电路，2个时间电压转换器TVC，1个比较器，2个D触发器以及或非门逻辑电路，上路分频电路的输出接入第一个时间电压转换器TVC1，下路分频电路的输出接入第二个时间转换器TVC2，第一个时间电压转换器TVC1的输出端接入比较器的正输入端，第二个时间电压转换器TVC2的输出接入比较器的负输入端，比较器的输出接入第一个D触发器，第一个D触发器的输出接入第二个D触发器，两个D触发器受同一时钟信号CLK的控制，两个D触发器的输出接入或非门逻辑电路中，或非门逻辑电路输出信号；上路分频电路的输入端连接锁相环的参考信号，下路分频电路的输入端连接锁相环的反馈信号；
参考图2，所述第一个时间电压转换器TVC1包括：第一电容C1、第一电流源I1、第二电流源IP、充电电容CR，第一控制开关Ka1、第一复位开关Kb1、反相器、晶体管以及第一比较器，反相器的输入端连在第一控制开关K1的控制端，第一控制开关Ka1的控制端输入上路分频电路的输出信号，第一控制开关Ka1的一个开关端连接第一电流源I1的一端，另一个开关端连接第一复位开关Kb1的一个开关端、第一电容C1的一端以及第一比较器的正输入端，第一电流源I1的另一端连接电压电源，第一复位开关Kb1的控制端连接反相器的输出端，第一复位开关Kb1的另一个开关端以及第一电容C1的另一端接入电源地，第一比较器的负输入端连接晶体管的源极、充电电容CR的一端以及所述比较器的正输入端，第一比较器的输出端连接晶体管的栅极，晶体管的漏极连接第二电流源IP的一端，另一端连接电源电压。
其中，所述晶体管为NMOS管。
参考图2，第二个时间电压转换器TVC2包括：第二电容C2、第二电流源I2、第二控制开关Ka2以及第二复位开关Kb2，下路分频电路的输出信号输入第二控制开关Ka2的控制端，第二控制开关Ka2的一个开关端连接第二电流源I2的一端，另一个开关端连接第二复位开关Kb2的一个开关端以及第二电容C2的一端，第二电流源I2的另一端连接电压电源，第二电容C2的另一端接入电源地以及所述比较器的负输入端。
当自动频率校准开启，频率检测器持续工作，若反馈信号频率始终低于(高于)参考信号频率时，比较器输出为负(正)，经过两个CLK周期，串联D触发器的输出信号O1和O2将保持低电平(高电平)，使得OEN输出保持为低电平。当反馈频率穿过目标频带时，使得O1和O2生成一个周期的不同值，相应的OEN也会产生一个周期的高电平脉冲，此高电平会传输到逻辑电路中，判断此时VCO频带处于目标频带，结束自动频率校准。通过上述检测，可以不用等待漫长的系统响应时间，若一定时间内无高电平的出现，则频带直接进行切换，若高电平出现，则会确定此时VCO的处于目标频带，自动频率校准过程结束。
其中，频率检测器在自动频率校准初始阶段，参考信号经过除二分频器和TVC1电路后，将恒定的参考信号转化为恒定的电压信号并连接到比较器的正输入端；反馈信号经过除二分频电路和TVC2电路后，将反馈信号转化为电压信号并连接到比较器的负输入端；若反馈信号频率始终低于或高于参考信号频率时，比较器输出相对应的负或正，经过两个CLK周期，串联的第一个D触发器的输出信号(O1)和第二个D出发器的输出信号(O2)将保持相应的低电平或高电平使得频率检测器的输出保持为低电平，当反馈信号穿过目标频带时，使得第一个D触发器的输出信号(O1)和第二个D触发器的输出信号(O2)生成一个周期的不同值，频率检测器输出信号(OEN)也会产生一个周期的高电平脉冲，高电平脉冲的出现说明目标频率的出现。
参考图3，如图3为锁相环的锁定过程，正常情况下锁定时间为t2，而锁定时在point1处即出现第一次目标频率。在频带切换时，若检测到point1并检查其是否处于所需电压位置。即可大大减少校准时间。本发明旨在提出一种应用于自动频率校准技术的新型频率检测器，在不影响主回路的情况下对point1进行相对的检测，降低电路的精度要求，减少系统锁定时间。如图4所示，频率检测器只有在出现目标频率时电压才会进行跳变，检测跳变位置电压即可选择出合适的目标频带。
可以理解，在自动频率校准初始阶段，参考频率信号经过2分频器后，通过一个TVC电路，在较短的自动校准过程(几个参考时钟周期)内，TVC电路连续将频率信号转化为一个电压信号，因为参考频率是恒定的，这个电压信号是一个稳定的恒定值。分频器输出的反馈信号也经过2分频器后，通过一个TVC电路，TVC电路将频率信号转化为一个电压信号，因为反馈频率是变化的，转化的电压也是一个变化的值(反馈信号频率越大，转化电压越小；相反，转化电压越大)。
其次，当自动频率校准开启后，若反馈信号频率始终低于(高于)参考信号频率时，比较器输出为负(正)，经过两个CLK周期，串联D触发器的输出信号O1和O2将保持低电平(高电平)，使得OEN输出保持为低电平。当反馈频率穿过目标频带时，使得O1和O2生成一个周期的不同值，相应的OEN也会产生一个周期的高电平脉冲，此高电平会传输到逻辑电路中，判断此时VCO频带处于目标频带，结束自动频率校准。通过上述检测，可以不用等待漫长的系统响应时间，若一定时间内无高电平的出现，则频带直接进行切换，若高电平出现，则会确定此时VCO的处于目标频带，自动频率校准过程结束。
本发明提出的一种应用于锁相环自动频率校准的频率检测器，在频率校准时，频率检测器可以连续检测反馈信号与参考信号的频率相对大小，无需花费大量时间等待系统稳定，可以减少频率校准的时间。同时本发明提供的频率检测器是对频率的相对检测，电路设计难度较小。通过本发明提供的频率检测器，可以降低在单次校准周期内锁相环的锁定时间。
实施例二
作为本发明一种可选的实施例，频率检测器设置在电荷泵锁相环外，与所述电荷泵锁相环相接，所述频率检测器中上路分频电路的输入端连接电荷泵锁相环的PFD模块的上输入端，用于输入参考信号，所述频率检测器中下路分频电路的输入端连接电荷泵锁相环的PFD模块的下输入端，用于输入反馈信号，频率检测器的输出信号通过逻辑模块与电荷泵锁相环中的压控振荡器相连。
图5为频率检测器的电路工作图，图6为带有自动频率校准电路的电荷泵锁相环的结构框图，其中黑色虚线框中的电路是所发明的频率检测器电路框图。在自动频率校准初始阶段，参考频率信号的经过除2分频器后，通过一个TVC电路，在较短的自动校准过程(几个参考时钟周期)内，TVC电路连续将频率信号转化为一个电压信号，因为参考频率是恒定的，这个电压信号是一个稳定的恒定值。TVC1电路的工作原理如下：当V1节点电压高于VR节点电压时，使得比较器输出为高电平，打开NMOS管对电容CR充电；电容CR持续充电，直到当V1节点电压等于或低于VR节点电压时，使得比较器输出为低电平，NMOS管关闭，电容CR上的电荷保持不变，得到了一个恒定的VR电压。分频器输出的反馈信号也经过2分频器后，通过一个TVC2电路，TVC电路将频率信号转化为一个电压信号，因为反馈频率是变化的，所以转化的电压也是一个变化的值。TVC2电路工作原理如下：当反馈信号为高电平时，打开开关对电容C2充电，当Reset信号为高时，使得V2电容放电。反馈信号频率越高(低)，在一个周期内充电时间越短(长)，V2电压值越低(高)。
本发明提出一种频率检测器，在频率校准时，此检测电路连续检测反馈频率与参考频率的相对大小，无需花费大量时间等待系统稳定，极大的减少了频率校准的时间，同时本频率检测器是对频率的相对检测，电路设计难度较小。通过本发明创新频率检测器电路，使得锁定时间相对于传统技术锁定时间在单次校准周期内降低了70％以上。
以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。

Claims (5)

1.一种应用于锁相环自动频率校准的频率检测器，其特征在于，包括：上下2路分频电路，2个时间电压转换器TVC，1个比较器，2个D触发器以及或非门逻辑电路，上路分频电路的输出接入第一个时间电压转换器(TVC1)，下路分频电路的输出接入第二个时间转换器(TVC2)，第一个时间电压转换器(TVC1)的输出端接入比较器的正输入端，第二个时间电压转换器(TVC2)的输出接入比较器的负输入端，比较器的输出接入第一个D触发器，第一个D触发器的输出接入第二个D触发器，两个D触发器受同一时钟信号(CLK)的控制，两个D触发器的输出接入或非门逻辑电路中，或非门逻辑电路输出信号；上路分频电路的输入端连接锁相环的参考信号，下路分频电路的输入端连接锁相环的反馈信号；
其中，频率检测器在自动频率校准初始阶段，参考信号经过除二分频器和TVC1电路后，将恒定的参考信号转化为恒定的电压信号并连接到比较器的正输入端；反馈信号经过除二分频电路和TVC2电路后，将反馈信号转化为电压信号并连接到比较器的负输入端；若反馈信号频率始终低于或高于参考信号频率时，比较器输出相对应的负或正，经过两个CLK周期，串联的第一个D触发器的输出信号(O1)和第二个D出发器的输出信号(O2)将保持相应的低电平或高电平使得频率检测器的输出保持为低电平，当反馈信号穿过目标频带时，使得第一个D触发器的输出信号(O1)和第二个D出发器的输出信号(O2)生成一个周期的不同值，频率检测器输出信号(OEN)也会产生一个周期的高电平脉冲，高电平脉冲的出现说明目标频率的出现。
2.根据权利要求1所述的频率检测器，其特征在于，所述第一个时间电压转换器(TVC1)包括：第一电容(C1)、第一电流源(I1)、第二电流源(IP)、充电电容(CR)，第一控制开关(Ka1)、第一复位开关(Kb1)、反相器、晶体管以及第一比较器，反相器的输入端连在第一控制开关(Ka1)的控制端，第一控制开关(Ka1)的控制端输入上路分频电路的输出信号，第一控制开关(Ka1)的一个开关端连接第一电流源(I1)的一端，另一个开关端连接第一复位开关(Kb1)的一个开关端、第一电容(C1)的一端以及第一比较器的正输入端，第一电流源(I1)的另一端连接电压电源，第一复位开关(Kb1)的控制端连接反相器的输出端，第一复位开关(Kb1)的另一个开关端以及第一电容(C1)的另一端接入电源地，第一比较器的负输入端连接晶体管的源极、充电电容(CR)的一端以及所述比较器的正输入端，第一比较器的输出端连接晶体管的栅极，晶体管的漏极连接第二电流源(IP)的一端，另一端连接电源电压。
3.根据权利要求1所述的频率检测器，其特征在于，第二个时间电压转换器(TVC2)包括：第二电容(C2)、第二电流源(I2)、第二控制开关(Ka2)以及第二复位开关(Kb2)，下路分频电路的输出信号输入第二控制开关(Ka2)的控制端，第二控制开关(Ka2)的一个开关端连接第二电流源(I2)的一端，另一个开关端连接第二复位开关(Kb2)的一个开关端以及第二电容(C2)的一端，第二电流源(I2)的另一端连接电压电源，第二电容(C2)的另一端接入电源地以及所述比较器的负输入端。
4.根据权利要求2所述的频率检测器，其特征在于，所述晶体管为NMOS管。
5.根据权利要求1所述的频率检测器，其特征在于，频率检测器设置在电荷泵锁相环外，与所述电荷泵锁相环相接，所述频率检测器中上路分频电路的输入端连接电荷泵锁相环的PFD模块的上输入端，用于输入参考信号，所述频率检测器中下路分频电路的输入端连接电荷泵锁相环的PFD模块的下输入端，用于输入反馈信号，频率检测器的输出信号通过逻辑模块与电荷泵锁相环中的压控振荡器相连。
CN202110384906.8A 2021-04-09 2021-04-09 一种应用于锁相环自动频率校准的频率检测器 Active CN113114238B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110384906.8A CN113114238B (zh) 2021-04-09 2021-04-09 一种应用于锁相环自动频率校准的频率检测器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110384906.8A CN113114238B (zh) 2021-04-09 2021-04-09 一种应用于锁相环自动频率校准的频率检测器

Publications (2)

Publication Number Publication Date
CN113114238A true CN113114238A (zh) 2021-07-13
CN113114238B CN113114238B (zh) 2022-11-25

Family

ID=76715564

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110384906.8A Active CN113114238B (zh) 2021-04-09 2021-04-09 一种应用于锁相环自动频率校准的频率检测器

Country Status (1)

Country Link
CN (1) CN113114238B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116405030A (zh) * 2023-06-09 2023-07-07 牛芯半导体(深圳)有限公司 一种校准电路
CN116436459A (zh) * 2023-06-12 2023-07-14 牛芯半导体(深圳)有限公司 一种校准电路

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6608511B1 (en) * 2002-07-17 2003-08-19 Via Technologies, Inc. Charge-pump phase-locked loop circuit with charge calibration
US20100213984A1 (en) * 2009-02-24 2010-08-26 Kwangwoon University Industry-Academic Collaboration Foundation Automatic frequency calibration apparatus and method for a phase-locked loop based frequency synthesizer
US8008956B1 (en) * 2010-05-18 2011-08-30 Kwangwoon University Industry-Academic Collaboration Foundation Frequency synthesizer and high-speed automatic calibration device therefor
CN102231628A (zh) * 2011-04-12 2011-11-02 广州润芯信息技术有限公司 一种基于时间电压转换的高精度脉宽比较装置
CN103346790A (zh) * 2013-07-19 2013-10-09 苏州磐启微电子有限公司 一种快速锁定的频率综合器
US20150145570A1 (en) * 2013-11-27 2015-05-28 Silicon Laboratories Inc. Time-to-digital converter based on a voltage controlled oscillator
CN108521278A (zh) * 2018-04-11 2018-09-11 中国科学技术大学 一种基于时间电压转换器的锁相环锁定检测电路
US20190052278A1 (en) * 2017-08-11 2019-02-14 Qualcomm Incorporated Apparatus and method for frequency calibration of voltage controlled oscillator (vco) including determining vco frequency range

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6608511B1 (en) * 2002-07-17 2003-08-19 Via Technologies, Inc. Charge-pump phase-locked loop circuit with charge calibration
US20100213984A1 (en) * 2009-02-24 2010-08-26 Kwangwoon University Industry-Academic Collaboration Foundation Automatic frequency calibration apparatus and method for a phase-locked loop based frequency synthesizer
US8008956B1 (en) * 2010-05-18 2011-08-30 Kwangwoon University Industry-Academic Collaboration Foundation Frequency synthesizer and high-speed automatic calibration device therefor
CN102231628A (zh) * 2011-04-12 2011-11-02 广州润芯信息技术有限公司 一种基于时间电压转换的高精度脉宽比较装置
CN103346790A (zh) * 2013-07-19 2013-10-09 苏州磐启微电子有限公司 一种快速锁定的频率综合器
US20150145570A1 (en) * 2013-11-27 2015-05-28 Silicon Laboratories Inc. Time-to-digital converter based on a voltage controlled oscillator
US20190052278A1 (en) * 2017-08-11 2019-02-14 Qualcomm Incorporated Apparatus and method for frequency calibration of voltage controlled oscillator (vco) including determining vco frequency range
CN108521278A (zh) * 2018-04-11 2018-09-11 中国科学技术大学 一种基于时间电压转换器的锁相环锁定检测电路

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
谢靖等: "一种宽带频率综合器快速自动频率校准技术", 《微电子学》 *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116405030A (zh) * 2023-06-09 2023-07-07 牛芯半导体(深圳)有限公司 一种校准电路
CN116405030B (zh) * 2023-06-09 2023-08-18 牛芯半导体(深圳)有限公司 一种校准电路
CN116436459A (zh) * 2023-06-12 2023-07-14 牛芯半导体(深圳)有限公司 一种校准电路
CN116436459B (zh) * 2023-06-12 2024-03-01 牛芯半导体(深圳)有限公司 一种校准电路

Also Published As

Publication number Publication date
CN113114238B (zh) 2022-11-25

Similar Documents

Publication Publication Date Title
US5180992A (en) Pll frequency synthesizer having a power saving circuit
CN109639271B (zh) 锁定指示电路及其构成的锁相环
CN113114238B (zh) 一种应用于锁相环自动频率校准的频率检测器
CN101079625A (zh) 时钟切换电路
CN102868399A (zh) 锁相环频率综合器和锁相环失锁检测及调节方法
TWI783547B (zh) 雙模鎖相迴路電路、振盪電路及振盪電路的控制方法
JPH1141091A (ja) Ｐｌｌ回路
CN101977053A (zh) 应用于动态可重配分频比的pll的锁定检测电路
US6864729B2 (en) Mode switching method for PLL circuit and mode control circuit for PLL circuit
CN112234981B (zh) 数据与时钟恢复电路
CN101667830B (zh) 锁相环频率综合器
JP2002026728A (ja) Ｐｌｌ回路のモード制御回路及び半導体装置
CN101105510B (zh) 相位误差测量电路与其方法
CN100417024C (zh) 低稳态误差的锁相回路及其校正电路
CN113922817A (zh) 一种脉冲发生器和时钟倍频器
US8253499B2 (en) Charge pump and phase detection apparatus, phase-locked loop and delay-locked loop using the same
CN112073059B (zh) 一种dll电路
CN113193868A (zh) 锁相检测装置和锁相检测方法、锁相环
CN207782771U (zh) 一种锁相环
CN111371523B (zh) 一种时钟信号处理装置和方法
CN108566199B (zh) 一种锁相环及频率控制方法
CN217282908U (zh) 一种锁相环结构
JP2970843B2 (ja) Ｐｌｌ回路
CN116436459B (zh) 一种校准电路
CN215186702U (zh) 锁相检测装置、锁相环

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB03 Change of inventor or designer information

Inventor after: Ding Ruixue

Inventor after: Sun Depeng

Inventor after: Liu Shubin

Inventor after: Lu Shuai

Inventor after: Bu Feng

Inventor after: Zhu Zhangming

Inventor before: Ding Ruixue

Inventor before: Sun Depeng

Inventor before: Liu Shubin

Inventor before: Lu Shuai

Inventor before: Bufeng

Inventor before: Zhu Zhangming

CB03 Change of inventor or designer information
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20230728

Address after: 710086 Room 601, 6th Floor, Block 3-D, Zone 3, Phase I, Energy Jinmao Zone, Fengdong New City, Xixian New District, Xi'an City, Shaanxi Province

Patentee after: Shaanxi Qinxin Industry Research Institute Technology Co.,Ltd.

Address before: No.2, Taibai South Road, Yanta District, Xi'an City, Shaanxi Province

Patentee before: XIDIAN University

TR01 Transfer of patent right