TWI389459B - 延遲閉鎖迴路之電路及方法 - Google Patents

延遲閉鎖迴路之電路及方法 Download PDF

Info

Publication number
TWI389459B
TWI389459B TW098109924A TW98109924A TWI389459B TW I389459 B TWI389459 B TW I389459B TW 098109924 A TW098109924 A TW 098109924A TW 98109924 A TW98109924 A TW 98109924A TW I389459 B TWI389459 B TW I389459B
Authority
TW
Taiwan
Prior art keywords
phase
integer
signal
fractional
feedback
Prior art date
Application number
TW098109924A
Other languages
English (en)
Other versions
TW200941949A (en
Inventor
Sterling Smith
Chen Ellen Yeh
Wen Cai Lu
Original Assignee
Mstar Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mstar Semiconductor Inc filed Critical Mstar Semiconductor Inc
Publication of TW200941949A publication Critical patent/TW200941949A/zh
Application granted granted Critical
Publication of TWI389459B publication Critical patent/TWI389459B/zh

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/04—Synchronising
    • H04N5/12—Devices in which the synchronising signals are only operative if a phase difference occurs between synchronising and synchronised scanning devices, e.g. flywheel synchronising
    • H04N5/126—Devices in which the synchronising signals are only operative if a phase difference occurs between synchronising and synchronised scanning devices, e.g. flywheel synchronising whereby the synchronisation signal indirectly commands a frequency generator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/07—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop using several loops, e.g. for redundant clock signal generation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
    • H03L7/0814—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the phase shifting device being digitally controlled
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0995—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator comprising a ring oscillator
    • H03L7/0996—Selecting a signal among the plurality of phase-shifted signals produced by the ring oscillator

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Description

延遲閉鎖迴路之電路及方法
本發明係指一種延遲閉鎖迴路之電路，尤指一種具有精確鎖相的電路及其方法。
現今因通訊產品的使用量與重要性日趨成長，加上積體電路發展迅速，使得通訊積體電路的需求也相對增加，其中相位鎖相迴路(Phase Locked Loop，PLL)及延遲閉鎖迴路(Delay Locked Loop；DLL)是最常被使用的電路之一。鎖相迴路可應用於通訊上做調變解調或無線電系統上做頻率合成器以及在數位電路上做時序訊號回復系統。
鎖相迴路的原理主要是將兩個輸入訊號的相位和頻率做追蹤與鎖定，使兩個輸入訊號能夠時時刻刻保持一致，當兩個輸入的相位誤差等於零或非常小時，我們就可以稱為鎖住(locked)。一般而言，我們常以不同的需求去設計出不同訴求的鎖相迴路，例如低Jitter、低Skew、快速鎖定同步。高速的資料傳輸速率為當今熱門的課題，增加時脈速率及低偏斜時脈分佈成為需要處理的問題。同時，高速率的電路亦有編排時脈週期及時脈延遲的需求。
基本的延遲閉鎖迴路電路由一相位偵測器、一迴路濾波器及一電壓控制延遲電路所組成。相位偵測器用來測量輸入參考訊號及回授輸出訊號間領先或延遲關係。迴路濾波器過濾相位誤差訊號，並消除頻率抖動。然後，電壓控制延遲電路根據相位誤差訊號調整輸入參考訊號及回授輸出訊號，使成為相同相位。
延遲閉鎖迴路電路工作模式如下所述。首先，相位偵測器偵測輸入參考訊號及回授輸出訊號間領先或延遲關係。參考訊號及回授輸出訊號間的差值即為相位誤差。然後，相位誤差經過迴路濾波器後提供至電壓控制延遲電路。電壓控制延遲電路控制延遲大小，直到相位誤差趨近於零或很小，並稱為「鎖相」。當延遲閉鎖迴路電路被鎖相，參考訊號及回授輸出訊號間的延遲應為零或一固定相位偏移值。
但是在影像系統中，高解析度之影像接收需要一個具高頻率的像素時脈及很小的延遲閉鎖迴路抖動的鎖相電路。目前的延遲閉鎖迴路電路無法滿足此一需求。
因此，本發明的目的之一在於提供一種能夠精確決定一相位偏移調整值(或訊號延遲)的延遲閉鎖迴路電路及其方法，以解決上述的問題。
依據本發明的實施例，其係揭露一種延遲閉鎖迴路電路。該延遲閉鎖迴路電路，其包含有一多相位之鎖相迴路電路，用於依據系統時鐘，產生複數個相位訊號，其中該複數相位訊號之一為一像素時脈訊號；一相位偵測電路，用於依據該像素時脈訊號，偵測一參考訊號及一回授訊號間之一整數相位誤差及一小數相位誤差；一相位選擇電路，用於依據該小數相位誤差，選擇該複數相位之一為一微調相位；以及一延遲電路，用於依據該整數相位誤差及該微調相位，調整該參考訊號之輸出相位，產生一輸出訊號；其中，該回授訊號與輸出訊號有關。
依據本發明的實施例，其係揭露一種延遲閉鎖迴路之相位調整方法，用於調整一參考訊號及一回授訊號間的相位。該延遲閉鎖迴路之相位調整方法包含有依據一系統時鐘，產生複數相位訊號，其中該複數相位訊號之一為一像素時脈訊號；依據該像素時脈訊號，偵測該參考訊號及該回授訊號間之一整數相位誤差及一小數相位誤差；依據該小數相位誤差，選擇該複數相位訊號之一成為一微調相位；以及依據該整數相位誤差及該微調相位，調整該參考訊號之相位，產生一輸出訊號；其中，該回授訊號與輸出訊號有關。
依據本發明的實施例，另揭露一種相位誤差偵測電路，用於一延遲閉鎖迴路電路中。該電路其包含有一多相位之鎖相迴路電路，用於依據系統時鐘，產生複數個相位訊號，其中該複數相位訊號之一為一像素時脈訊號；一相位偵測電路，用於依據該像素時脈訊號，偵測一參考訊號及一回授訊號間之一整數相位誤差及一小數相位誤差；以及一相位選擇電路，用於依據該小數相位誤差，選擇該複數相位訊號之一為一微調相位。
本發明之實施例的優勢在於能夠精確決定一相位偏移調整值(或訊號延遲)。並可將瞬間相位偏移訊號加入輸出訊號，可避免迴路濾波電路之延遲影響。以映像管(CRT)電視為例，瞬間相位偏移訊號可事先計算後，加入每一影像線行內，用於校正映像管圖形失真的現象。
第一圖為延遲閉鎖迴路之基本方塊圖。參考訊號11為延遲閉鎖迴路電路中一輸入訊號，係由系統內部所產生，例如：在一影像系統中經內部處理過的水平同步訊號(horizontal synchronization signal；HSYNC)。延遲閉鎖迴路電路的輸出訊號13係用來提供系統內部執行工作所使用，並經系統延遲後回授至延遲閉鎖迴路電路之輸入端，係為第一圖中之回授訊號12。延遲閉鎖迴路電路的目的係針對參考訊號11及回授訊號12間相位偏移，進行相位調整，產生輸出訊號13。上述三訊號間之關係請參照第二圖。
請參照第三圖之延遲閉鎖迴路電路方塊圖，係為本發明一較佳實施態樣。本發明之延遲鎖相迴路電路包含一多相位之鎖相迴路電路110、一相位選擇電路120、一相位偵測電路130、一濾波電路140及一延遲電路150。其中，多相位之鎖相迴路(Phase Locked Loop；PLL)電路110用於將系統時鐘分割成不同的空間相位，以產生複數時脈14。由於延遲閉鎖迴路之跳動偏移(jitter)與相位鎖相迴路之相位(或頻率)偏移的反相成比例關係，因此可經由規劃該多相位之鎖相迴路之相位(或頻率)，用以調整延遲閉鎖迴路之跳動所造成之偏移。而時脈pclk 15為該些複數時脈14的其中之一。在影像系統中，時脈pclk 15通常為像素時脈或稱點時脈，被當作一通用時脈，至少提供給相位偵測電路130、濾波電路140及延遲電路150使用。另外，相位偵測電路130接收參考訊號11及回授訊號12，並使用時脈pclk 15為基礎，計算得到整數相位誤差16及小數相位誤差17。接著，這些相位誤差(包含整數相位誤差16及小數相位誤差17)被傳送至一濾波電路140中。濾波電路140中將接收到之整數相位誤差16及小數相位誤差17進行濾波處理，並產生整數輸出相位19及小數輸出相位18。其中，整數輸出相位19被傳送至一延遲電路150；而小數輸出相位18被傳送至一相位選擇電路120，做為選擇該等複數時脈14之一成為微調相位20的依據，同時該微調相位20亦被傳送至延遲電路150。延遲電路150根據整數輸出相位19及微調相位20進行相位偏移，以調整參考訊號11，以產生輸出訊號13。最後，輸出訊號13用來提供系統內部執行工作所使用，並經系統延遲160回授至延遲閉鎖迴路電路之輸入端，係為第三圖中之回授訊號12。其中，系統延遲160係為輸出訊號13通過系統，然後回授至延遲閉鎖迴路所造成的時間延遲。一般而言，系統延遲大小可能會因為溫度的改變而不同。
請參照第四圖之延遲閉鎖迴路的詳盡電路方塊圖，係為本發明一較佳實施態樣之細部設計。已於第三圖中揭露之相位偵測電路130可進一步包含一整數時脈計數器131、一相位量化器132及一相位誤差計算器133。其中，整數時脈計數器131根據參考訊號11脈波上升邊緣，計數時脈pclk 15之脈波數，並產生一計數值pcnt 21。另外，整數時脈計數器131的位元數目與延遲閉鎖迴路之鎖相範圍有關。參考訊號11之上升邊緣用於重置整數時脈計數器131，並經過固定的計數值後下降，此時的計數值pcnt 21即為整數參考相位22。而當回授訊號12之上升邊緣發生時，此時的計數值pcnt 21即為整數回授相位24；相位量化器132用於監測參考訊號11及回授訊號12，並產生整數參考相位22、小數參考相位23、整數回授相位24及小數回授相位25。其中，整數參考相位22及整數回授相位24，係分別在參考訊號11及回授訊號12之上升邊緣，讀取整數時脈計數器131之計數值pcnt 21。小數參考相位23及小數回授相位25係由相位量化器132中之時間-數位轉換器(將於後述第六圖中說明)計算所得；相位誤差計算器133用來計算整數參考相位22及整數回授相位24之差值，產生整數相位誤差16，以及計算小數參考相位23及小數回授相位25之差值，產生小數相位誤差17。
接著，濾波電路140包含一相位偏移電路141、一迴路濾波電路142及兩個加法器143、144，產生整數輸出相位19及小數輸出相位18。其中，相位偏移電路141偵測時脈pclk 15跳動所造成之瞬間相位偏移訊號31，並經由加法器143及加法器144將瞬間相位偏移訊號31加入濾波前與後之整數相位誤差16及小數相位誤差17。加法器143及加法器144分別置於迴路濾波電路142之前與後，以致於瞬間相位偏移訊號可以加入訊號，且避免迴路濾波電路之延遲影響。加法器143輸出整數相位誤差偏移26及小數相位誤差偏移27至迴路濾波電路142濾波處理後，產生一整數濾波相位誤差28及一小數濾波相位誤差29。然後，整數濾波相位誤差28及小數濾波相位誤差29輸入至加法器144，與瞬間相位偏移訊號31進行處理。最後，加法器144輸出整數輸出相位19至延遲電路150及小數輸出相位18至相位選擇電路120。以映像管(CRT)電視為例，瞬間相位偏移訊號可事先計算後，加入每一影像線行內，用於校正映像管圖形失真的現象。
接著，延遲電路150係為一兩階段延遲的電路架構，包含一整數延遲電路151及一小數延遲電路152兩部分。其中，整數延遲電路151依據濾波電路140所輸出的整數輸出相位19，進行相位調整(或時間延遲)。小數延遲電路152則接收相位選擇電路120所輸出之微調相位20，進行微幅的相位調整(或時間延遲)。相位選擇電路120接收小數輸出相位18，並選擇該等複數時脈14之一成為微調相位20。最終，延遲電路150產生輸出訊號13。
請參考第五圖之訊號時序圖，係為本發明一較佳實施態樣之訊號時序圖。相較於習知的延遲閉鎖迴路電路，本發明利用通用時脈pclk 15及時脈計數值pcnt 21用於偵測參考訊號11及回授訊號12時使用，相關時序圖請參見第五圖。根據參考訊號11上升邊緣重置整數時脈計數器131，並經過一固定計數值參考訊號下降時，產生整數參考相位22。而當回授訊號12之上升邊緣發生時，此時的計數值pcnt 21即為整數回授相位24。透過相位偵測電路130，計算整數參考相位22及整數回授相位24之差值，產生整數相位誤差16，以及計算小數參考相位23及小數回授相位25之差值，產生小數相位誤差17。
請參考第六圖之時間-數位轉換電路之架構圖，係用於偵測小數參考相位23及小數回授相位25，為相位偵測電路130中一部分。參考訊號11連接至第一組正反器61a～61n之致能(enable)點，當參考訊號11於上升邊緣時，第一組正反器61a～61n閂住多相位之鎖相迴路電路110之複數時脈14。而第一組正反器61a～61n之輸出連接至第一解碼器63，產生小數參考相位23。相同地，回授訊號12連接至第二組正反器62a～62n之致能(enable)點，當回授訊號12於上升邊緣時，第二組正反器62a～62n閂住多相位之鎖相迴路電路110之複數時脈14。而第二組正反器62a～62n之輸出連接至第二解碼器64，產生小數回授相位25。此外，小數參考相位23及小數回授相位25之差值即為小數相位誤差17。上述方法亦可運用在測量參考訊號11及回授訊號12的下降邊緣或上升邊緣及下降邊緣之平均之計算。這種具有彈性方法對於量測訊號下降邊緣或上升邊緣相位十分有用。
依據本發明的實施例，其係揭露一種調整參考訊號與回授訊號間相位誤差偵測方法。本發明方法包含有依據一系統時鐘，產生複數相位訊號，其中該複數相位訊號之一為一像素時脈訊號；依據該像素時脈訊號，偵測該參考訊號及該回授訊號間之一整數相位誤差及一小數相位誤差；依據該小數相位誤差，選擇該複數相位訊號之一成為一微調相位；以及依據該整數相位誤差及該微調相位，調整該參考訊號之相位，產生一輸出訊號；其中，該回授訊號與輸出訊號有關。另外，偵測一參考訊號及一回授訊號間之一整數相位誤差及一小數相位誤差之步驟包含有計算該像素時脈訊號的脈波數以產生一計數值；依據該參考訊號、該回授訊號、該等相位訊號及該計數值，產生一整數參考相位、一小數參考相位、一整數回授相位及一小數回授相位；以及計算該整數參考相位和該整數回授相位，以產生該整數相位誤差，及計算該小數參考相位和該小數回授相位，以產生該小數相位誤差。
以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
本案圖式中所包含之各元件列示如下：
11．．．參考訊號
12．．．回授訊號
13．．．輸出訊號
14．．．複數時脈
15．．．像素時脈
16．．．整數相位誤差
17．．．小數相位誤差
18．．．小數輸出相位
19．．．整數輸出相位
20．．．微調相位
110．．．多相位之鎖相迴路電路
120．．．相位選擇電路
130．．．相位偵測電路
140．．．濾波電路
150．．．延遲電路
160．．．系統延遲
131．．．整數時脈計數器
132．．．相位量化器
133．．．相位誤差計算器
141．．．相位偏移電路
142．．．迴路濾波電路
143、144．．．加法器
151．．．整數延遲電路
152．．．小數延遲電路
21．．．計數值
22．．．整數參考相位
23．．．小數參考相位
24．．．整數回授相位
25．．．小數回授相位
26．．．整數相位誤差偏移
27．．．小數相位誤差偏移
28．．．整數濾波相位誤差
29．．．小數濾波相位誤差
31．．．瞬間相位偏移訊號
61a～61n、62a～62n．．．正反器
63、64．．．解碼器
本案得藉由下列圖式及說明，俾得更深入之了解：
第一圖為一習知延遲閉鎖迴路電路的電路方塊圖。
第二圖為一習知延遲閉鎖迴路電路的訊號時序示意圖。
第三圖為本發明之一實施例電路方塊圖。
第四圖為本發明之一實施例較詳盡之電路方塊圖。
第五圖為本發明之訊號時序示意圖。
第六圖為本發明中時間-數位轉換電路之架構圖。
110．．．多相位之鎖相迴路電路
120．．．相位選擇電路
130．．．相位偵測電路
140．．．濾波電路
150．．．延遲電路
160．．．系統延遲
11．．．參考訊號
12．．．回授訊號
13．．．輸出訊號
14．．．複數時脈
15．．．像素時脈
16．．．整數相位誤差
17．．．小數相位誤差
18．．．小數輸出相位
19．．．整數輸出相位
20．．．微調相位

Claims (18)

  1. 一種延遲閉鎖迴路電路，其包含有：一多相位之鎖相迴路電路，用於依據一系統時鐘，產生複數相位訊號，其中該等相位訊號之一為一像素時脈訊號；一相位偵測電路，用於依據該像素時脈訊號，偵測一參考訊號及一回授訊號間之一整數相位誤差及一小數相位誤差；一相位選擇電路，用於依據一小數輸出相位，選擇該等相位之一為一微調相位；以及一延遲電路，用於依據一整數輸出相位及該微調相位，調整該參考訊號之相位，產生一輸出訊號；其中，該回授訊號與輸出訊號有關，且該整數相位誤差及該小數相位誤差產生該整數輸出相位及該小數輸出相位。
  2. 如申請專利範圍第1項所述之延遲閉鎖迴路電路，其中該相位偵測電路包含有：一整數時脈計數器，用於計算該像素時脈訊號的脈波數，以產生一計數值；一相位量化器，用於依據該參考訊號、該回授訊號、該等相位訊號及該計數值，產生一整數參考相位、一小數參考相位、一整數回授相位及一小數回授相位；以及一相位誤差計算器，用於根據該整數參考相位和該整數回授相位，計算該整數相位誤差，及根據該小數參考相位和該小數回授相位，計算該小數相位誤差。
  3. 如申請專利範圍第2項所述之延遲閉鎖迴路電路，其中 該整數時脈計數器在每次該參考訊號之上升邊緣時被重置。
  4. 如申請專利範圍第2項所述之延遲閉鎖迴路電路，其中該相位量化器分別在該參考訊號及該回授訊號之上升邊緣時，讀取該計數值，以產生該整數參考相位和該整數回授相位。
  5. 如申請專利範圍第2項所述之延遲閉鎖迴路電路，其中該相位量化器分別比較該參考訊號和該等相位訊號及該回授訊號和該等相位訊號，以產生該小數參考相位及該小數回授相位。
  6. 如申請專利範圍第2項所述之延遲閉鎖迴路電路，其中該相位量化器包含一轉換器，用於依據該參考訊號、該回授訊號及該等相位訊號，產生該小數參考相位及該小數回授相位。
  7. 如申請專利範圍第1項所述之延遲閉鎖迴路電路，更包含有：一濾波電路，用於過濾該整數相位誤差及該小數相位誤差，以產生該整數輸出相位至該延遲電路及該小數輸出相位至該相位選擇電路。
  8. 如申請專利範圍第7項所述之延遲閉鎖迴路電路，更包含有：一相位偏移電路，用於根據該像素時脈訊號，提供一瞬間相位偏移訊號；一第一加法電路，耦接於該相位偏移電路之前，用於將該瞬間相位偏移訊號加入該整數相位誤差及該小數相位 誤差；以及一第二加法電路，耦接於該相位偏移電路之後，用於將該瞬間相位偏移訊號加入該整數輸出相位及該小數輸出相位。
  9. 一種延遲閉鎖迴路之相位調整方法，用於調整一參考訊號及一回授訊號間的相位，其包含有：依據一系統時鐘，產生複數相位訊號，其中該等相位訊號之一為一像素時脈訊號；依據該像素時脈訊號，偵測該參考訊號及該回授訊號間之一整數相位誤差及一小數相位誤差；將該整數相位誤差及該小數相位誤差轉換為一整數輸出相位及一小數輸出相位；依據該小數輸出相位，選擇該等相位訊號之一成為一微調相位；以及依據該整數輸出相位及該微調相位，調整該參考訊號之相位，產生一輸出訊號；其中，該回授訊號與輸出訊號有關。
  10. 如申請專利範圍第9項所述之延遲閉鎖迴路之相位調整方法，其中偵測該參考訊號及該回授訊號間之該整數相位誤差及該小數相位誤差之步驟包含有：計數該像素時脈訊號的脈波數，以產生一計數值；依據該參考訊號、該回授訊號、該等相位訊號及該計數值，產生一整數參考相位、一小數參考相位、一整數回授相位及一小數回授相位；以及根據該整數參考相位和該整數回授相位，計算該整數 相位誤差，及根據該小數參考相位和該小數回授相位，計算該小數相位誤差。
  11. 如申請專利範圍第9項所述之延遲閉鎖迴路之相位調整方法，其中該參考訊號係為一水平同步訊號。
  12. 如申請專利範圍第10項所述之延遲閉鎖迴路之相位調整方法，其中該計數值係由一計數器所產生，且該參考訊號之上升邊緣用於重置該計數器。
  13. 如申請專利範圍第10項所述之延遲閉鎖迴路之相位調整方法，其中該整數參考相位和該整數回授相位分別在該參考訊號及該回授訊號之上升邊緣時，讀取該計數值所獲得。
  14. 如申請專利範圍第10項所述之延遲閉鎖迴路之相位調整方法，其中該小數參考相位及該小數回授相位，分別偵測該參考訊號和該等相位訊號及該回授訊號和該等相位訊號所獲得。
  15. 如申請專利範圍第9項所述之延遲閉鎖迴路之相位調整方法，更包含過濾該整數相位誤差及該小數相位誤差，以產生該整數輸出相位至該延遲電路及該小數輸出相位。
  16. 如申請專利範圍第15項所述之延遲閉鎖迴路之相位調整方法，更包含有：在該過濾步驟之前，加入一瞬間相位偏移訊號至該整數相位誤差及該小數相位誤差，其中該瞬間相位偏移訊號與該像素時脈訊號有關；以及在該過濾步驟之後，加入該瞬間相位偏移訊號至該整數輸出相位及該小數輸出相位。
  17. 一種相位誤差偵測電路，用於一延遲閉鎖迴路電路中，其包含有：一多相位之鎖相迴路電路，用於依據系統時鐘，產生複數個相位訊號，其中該複數相位訊號之一為一像素時脈訊號；一相位偵測電路，用於依據該像素時脈訊號，偵測一參考訊號及一回授訊號間之一整數相位誤差及一小數相位誤差；以及一相位選擇電路，用於依據一小數輸出相位，選擇該複數相位訊號之一為一微調相位；其中，該小數相位誤差產生該小數輸出相位。
  18. 如申請專利範圍第17項所述之相位誤差偵測電路，其中該相位偵測電路包含有：一整數時脈計數器，用於計算該像素時脈訊號的脈波數以產生一計數值；一相位量化器，用於依據該參考訊號、該回授訊號、該等相位訊號及該計數值，產生一整數參考相位、一小數參考相位、一整數回授相位及一小數回授相位；以及一相位誤差計算器，用於根據該整數參考相位和該整數回授相位，計算該整數相位誤差，及根據該小數參考相位和該小數回授相位，計算該小數相位誤差。
TW098109924A 2008-03-26 2009-03-26 延遲閉鎖迴路之電路及方法 TWI389459B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US3944008P 2008-03-26 2008-03-26

Publications (2)

Publication Number Publication Date
TW200941949A TW200941949A (en) 2009-10-01
TWI389459B true TWI389459B (zh) 2013-03-11

Family

ID=41116170

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098109924A TWI389459B (zh) 2008-03-26 2009-03-26 延遲閉鎖迴路之電路及方法

Country Status (3)

Country Link
US (1) US7795937B2 (zh)
CN (1) CN101547296B (zh)
TW (1) TWI389459B (zh)

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8736323B2 (en) * 2007-01-11 2014-05-27 International Business Machines Corporation Method and apparatus for on-chip phase error measurement to determine jitter in phase-locked loops
KR100822307B1 (ko) * 2007-09-20 2008-04-16 주식회사 아나패스 데이터 구동 회로 및 지연 고정 루프
TWI364169B (en) * 2008-12-09 2012-05-11 Sunplus Technology Co Ltd All digital phase locked loop circuit
TWI410982B (zh) * 2009-03-18 2013-10-01 Mstar Semiconductor Inc 記憶體控制器中資料觸發信號的校正電路及其校正方法
US8949069B2 (en) * 2009-12-16 2015-02-03 Intel Corporation Position determination based on propagation delay differences of multiple signals received at multiple sensors
US8258837B2 (en) * 2009-12-17 2012-09-04 Intel Corporation Controlled clock phase generation
CN102859879B (zh) * 2010-05-13 2015-03-11 华为技术有限公司 用于校验锁相环中的输出频率的系统和方法
US8816780B2 (en) 2010-07-27 2014-08-26 Mediatek Inc. Apparatus and method for calibrating timing mismatch of edge rotator operating on multiple phases of oscillator
US8493107B2 (en) * 2010-07-27 2013-07-23 Mediatek Inc. Clock generator for generating output clock having non-harmonic relationship with input clock and related clock generating method thereof
TWI449339B (zh) * 2010-12-13 2014-08-11 Ind Tech Res Inst 時脈偏移補償裝置
US8411258B2 (en) 2010-12-22 2013-04-02 Intel Corporation Systems and methods for determining position using light sources
US8405436B2 (en) * 2011-07-19 2013-03-26 Himax Technologies Limited Multi-phase clock generator
CN103036559B (zh) * 2011-09-28 2015-11-11 晨星软件研发(深圳)有限公司 锁相回路以及相关的相位对齐方法
US8923375B2 (en) * 2012-06-29 2014-12-30 Parade Technologies, Inc. On die jitter tolerance test
US9753137B2 (en) 2013-05-26 2017-09-05 Intel Corporation Apparatus, system and method of communicating positioning information
WO2015005912A1 (en) 2013-07-10 2015-01-15 Intel Corporation Apparatus, system and method of communicating positioning transmissions
CN104113326B (zh) * 2013-09-29 2017-08-25 西安电子科技大学 一种具有可编程功能的多相位时钟产生电路
CN103957003B (zh) * 2014-04-23 2017-10-17 华为技术有限公司 一种时间数字转换器、频率跟踪装置及方法
US9444435B1 (en) * 2015-10-20 2016-09-13 Stmicroelectronics S.R.L. Injection locked ring oscillator circuit with an analog quadrature calibration loop
US9634826B1 (en) * 2015-11-30 2017-04-25 Intel Corporation Apparatus and method for automatic bandwidth calibration for phase locked loop
CN105528313A (zh) * 2015-12-18 2016-04-27 上海联影医疗科技有限公司 磁共振系统的时序控制单元、时序控制方法及磁共振系统
US9419629B1 (en) * 2016-03-01 2016-08-16 Freescale Semiconductor, Inc. Delay-locked loop circuit with fractional phase frequency detector
EP3427418B1 (en) * 2016-03-11 2020-06-24 Telefonaktiebolaget LM Ericsson (publ) Antenna array calibration method and apparatus
CN115085727A (zh) 2016-04-22 2022-09-20 康杜实验室公司 高性能锁相环
US10193716B2 (en) 2016-04-28 2019-01-29 Kandou Labs, S.A. Clock data recovery with decision feedback equalization
US10411922B2 (en) 2016-09-16 2019-09-10 Kandou Labs, S.A. Data-driven phase detector element for phase locked loops
US10020813B1 (en) * 2017-01-09 2018-07-10 Microsoft Technology Licensing, Llc Scaleable DLL clocking system
US10270455B2 (en) * 2017-02-20 2019-04-23 Qualcomm Incorporated Multi-phase clock generation employing phase error detection in a controlled delay line
CN115333530A (zh) 2017-05-22 2022-11-11 康杜实验室公司 多模式数据驱动型时钟恢复方法和装置
US10554380B2 (en) 2018-01-26 2020-02-04 Kandou Labs, S.A. Dynamically weighted exclusive or gate having weighted output segments for phase detection and phase interpolation
EP4145705A1 (en) 2018-06-12 2023-03-08 Kandou Labs SA Low latency combined clock data recovery logic network and charge pump circuit
US10958251B2 (en) 2019-04-08 2021-03-23 Kandou Labs, S.A. Multiple adjacent slicewise layout of voltage-controlled oscillator
US10630272B1 (en) 2019-04-08 2020-04-21 Kandou Labs, S.A. Measurement and correction of multiphase clock duty cycle and skew
KR102627861B1 (ko) * 2019-04-16 2024-01-23 에스케이하이닉스 주식회사 위상 감지 회로, 이를 이용하는 클럭 생성 회로 및 반도체 장치
US10958277B1 (en) * 2019-09-05 2021-03-23 Cobham Colorado Springs Inc. PLL with multiple and adjustable phase outputs
US11463092B1 (en) 2021-04-01 2022-10-04 Kanou Labs Sa Clock and data recovery lock detection circuit for verifying lock condition in presence of imbalanced early to late vote ratios
US11563605B2 (en) 2021-04-07 2023-01-24 Kandou Labs SA Horizontal centering of sampling point using multiple vertical voltage measurements
US11539369B2 (en) * 2021-05-06 2022-12-27 Taiwan Semiconductor Manufacturing Company, Ltd. Duty-cycle corrector circuit
US11496282B1 (en) 2021-06-04 2022-11-08 Kandou Labs, S.A. Horizontal centering of sampling point using vertical vernier

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6362898B1 (en) * 1997-10-31 2002-03-26 In-System Design, Inc. Pulse width position modulator and clock skew synchronizer
US6288574B1 (en) * 1999-12-21 2001-09-11 Xerox Corporation Digital phase detector
US6151152A (en) * 1999-12-21 2000-11-21 Xerox Corporation Reference frequency and facet to facet error correction circuit
JP2001298363A (ja) * 2000-04-17 2001-10-26 Matsushita Electric Ind Co Ltd 周波数シンセサイザ装置とそれを用いた移動無線機
WO2001091298A2 (en) * 2000-05-19 2001-11-29 Koninklijke Philips Electronics N.V. Fractional n-divider, and frequency synthesizer provided with a fractional n-divider
US20030198311A1 (en) * 2002-04-19 2003-10-23 Wireless Interface Technologies, Inc. Fractional-N frequency synthesizer and method
CN100420153C (zh) * 2002-08-23 2008-09-17 联发科技股份有限公司 锁相环路
US6803834B1 (en) * 2003-05-22 2004-10-12 Faraday Technology Corp. Sigma-delta modulated discrete time oscillator
KR100543910B1 (ko) * 2003-05-30 2006-01-23 주식회사 하이닉스반도체 디지털 지연고정루프 및 그의 제어 방법
US7356107B2 (en) * 2004-01-26 2008-04-08 Texas Instruments Incorporated Flying-adder frequency synthesizer-based digital-controlled oscillator and video decoder including the same
JP4155406B2 (ja) * 2004-04-01 2008-09-24 ソニー・エリクソン・モバイルコミュニケーションズ株式会社 デルタシグマ変調型分数分周ｐｌｌ周波数シンセサイザ、及び、無線通信装置
KR100537202B1 (ko) * 2004-05-06 2005-12-16 주식회사 하이닉스반도체 지연고정루프의 지연고정상태 정보의 이용이 가능한반도체 소자
US7496168B2 (en) * 2005-04-27 2009-02-24 Agere Systems Inc. Phase-locked loop using multi-phase feedback signals
US7492849B2 (en) * 2005-05-10 2009-02-17 Ftd Solutions Pte., Ltd. Single-VCO CDR for TMDS data at gigabit rate
US7649569B2 (en) * 2005-05-24 2010-01-19 Texas Instruments Incorporated Time base correction in video systems
TWI327008B (en) * 2006-07-28 2010-07-01 Mstar Semiconductor Inc Delta-sigma modulated fractional-n pll frequency synthesizer
TWI338456B (en) * 2006-10-23 2011-03-01 Realtek Semiconductor Corp Hybrid phase-locked loop
JP4440286B2 (ja) * 2007-06-11 2010-03-24 三菱電機株式会社 ブロックノイズ除去装置
JP4438857B2 (ja) * 2007-12-11 2010-03-24 ソニー株式会社 通信システム、受信装置、および受信方法

Also Published As

Publication number Publication date
TW200941949A (en) 2009-10-01
CN101547296A (zh) 2009-09-30
US7795937B2 (en) 2010-09-14
CN101547296B (zh) 2012-10-10
US20090243679A1 (en) 2009-10-01

Similar Documents

Publication Publication Date Title
TWI389459B (zh) 延遲閉鎖迴路之電路及方法
TWI463804B (zh) 時脈資料回復電路
CN106059574B (zh) 用于数字化相位差的电路、pll电路及用于其的方法
US7253842B2 (en) Locking display pixel clock to input frame rate
US8082462B1 (en) Direct synthesis of audio clock from a video clock via phase interpolation of a dithered pulse
US20100295590A1 (en) Time to digital converter
US20130063191A1 (en) Methods and Circuits for Duty-Cycle Correction
US7595672B2 (en) Adjustable digital lock detector
JP2011205328A (ja) 局部発振器
US20050162552A1 (en) Flying-adder frequency synthesizer-based digital-controlled oscillator and video decoder including the same
US8536911B1 (en) PLL circuit, method of controlling PLL circuit, and digital circuit
JP5826246B2 (ja) 注入同期を補償する装置および方法
US9385732B2 (en) Synthesizing method of signal having variable frequency and synthesizer of signal having variable frequency
US7711078B2 (en) Frequency synchronization
JP2011205338A (ja) 局部発振器
CN110750048B (zh) 一种基于逐步逼近式pid控制算法的dll系统
US11463096B2 (en) Zero-delay phase-locked loop frequency synthesizer based on multi-stage synchronization
US7202716B1 (en) Apparatus and method of controlling and tuning a fine calibration for clock source synchronization in dual loop of hybrid phase and time domain
US10826507B1 (en) Fractional divider with error correction
CN109787620B (zh) 一种基于数字分频器的校准频率的方法及装置
TW201316150A (zh) 多相位時脈產生系統及其時脈校準方法
JP2013005050A (ja) クロック生成装置および電子機器
US9276590B1 (en) Generating signals with accurate quarter-cycle intervals using digital delay locked loop
JP4494935B2 (ja) 可変高周波入力クロックと非関連固定周波数基準信号とを有する固定周波数クロック出力
US10897260B2 (en) Systems and methods for performing phase error correction

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees