CN103746790A - 一种基于内插的全数字高速并行定时同步方法 - Google Patents
一种基于内插的全数字高速并行定时同步方法 Download PDFInfo
- Publication number
- CN103746790A CN103746790A CN201310697727.5A CN201310697727A CN103746790A CN 103746790 A CN103746790 A CN 103746790A CN 201310697727 A CN201310697727 A CN 201310697727A CN 103746790 A CN103746790 A CN 103746790A
- Authority
- CN
- China
- Prior art keywords
- parallel
- interpolation
- signal
- timing error
- digital
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
本发明公开了一种基于内插的全数字高速并行定时同步方法,并行内插滤波器对接收到的并行数字信号进行定时同步插值,输出插值后的并行数字信号;并行定时误差检测器计算插值后并行数字信号的定时误差信号,并求得平均定时误差信号;平均定时误差信号经环路滤波器进行滤波,并输出步长调整信号;并行数字控制振荡器根据步长调整信号调整内部控制字,进而控制并行内插滤波器在最佳采样点对并行数字信号进行插值,从而实现定时同步。本发明适用于数百兆比特每秒乃至吉比特每秒高速传输速率下的任何调制方法和编码方式,不受载波频率偏差和相位偏差的影响,无需载波恢复即可准确地完成定时同步。
Description
技术领域
本发明涉及高速并行数字信息传输技术,特别适用于对串行数字处理技术难以实现的吉比特高速数字信息传输领域。
背景技术
随着技术的发展和高速业务应用需求的增加,无线通信从数十兆比特每秒向数百比特每秒,甚至于吉比特每秒的数据传输速率方向发展。而由于市场上数字器件及芯片处理速度的限制,目前数字电路最大仅能实现对百兆比特每秒量级数据的处理能力,而对于更高速率数据传输则需采用并行处理算法。
对于百兆比特每秒量级的高速数字信号的解调,定时同步的精度要求非常高。由于符号周期很短,时钟抖动超过1/4个符号,就会对其系统特性产生明显影响。对于更高传输速率的高速数字信号,定时同步电路由于现有数字器件及芯片的限制难以实现,或难以实现成本控制。采用高速并行定时同步算法可以很好地解决这一问题。进一步需合理设计高速并行定时同步算法及其实现结构,使其易于实现,且不受载波频率偏差的影响,可独立于载波恢复。
发明内容
本发明提出一种基于内插的全数字高速并行定时同步方法,其目的在于实现数百兆比特每秒乃至吉比特每秒的高速数字信息传输中的符号定时同步,突破高速传输速率条件下现有数字器件及芯片对定时同步系统的限制;该方法适用于任何调制方法和编码方式,不受载波频率偏差和相位偏差的影响,因此不需要进行载波恢复即可准确地完成定时同步。
一种基于内插的全数字高速并行定时同步方法,包括以下步骤:
(1)并行内插滤波器对接收到的N路并行数字信号分别进行定时同步插值,N是大于1的自然数;并行内插滤波器将插值后的N路并行数字信号对外输出,同时将插值后的N路并行数字信号输入至并行定时误差检测器;
(2)并行定时误差检测器分别计算插值后N路并行数字信号的定时误差信号,并求得平均定时误差信号;将平均定时误差信号输出至环路滤波器;
(3)环路滤波器对平均定时误差信号进行滤波,并输出步长调整信号至并行数字控制振荡器;
(4)并行数字控制振荡器接收步长调整信号,调整并行数字控制振荡器内部控制字,进而调整内插采样点的位置,并行数字控制振荡器将得到的分数间隔补偿信号和内插使能信号输出至并行内插滤波器;
(5)并行内插滤波器根据分数间隔补偿信号和内插使能信号在调整后的内插采样点对N路并行数字信号进行插值同步。
步骤(1)中所述的并行内插滤波器由多个独立的内插滤波器并行构成;内插滤波器由基于多项式的直接型内插滤波器组成。
步骤(2)中所述的并行定时误差检测器包括N个误差检测器和一个均值计算器,插值后的并行数字信号进入N个误差检测器进行定时误差检测,输出定时误差信号至均值计算器得到平均定时误差信号。
步骤(2)中所述的并行定时误差检测器分别计算插值后并行数字信号的定时误差,并求得平均定时误差信号包括以下步骤:
(201)误差检测器采用Gardner算法,对相邻的两路并行数字信号进行定时误差检测,将得到定时误差信号输出至均值计算器;
(202)均值计算器对N路定时误差信号进行均值计算,得到平均定时误差信号。
本发明与现有技术相比具有以下优点:
(1)本发明可以实现对多路并行数字信号的定时同步,从而降低数字定时同步系统对高速数字器件及芯片的需求。
(2)本发明可以在数百兆比特每秒乃至吉比特每秒的高速数字信息传输条件下,采用任何调制方式和编码方式获得定时误差,无需进行载波恢复即可准确地进行定时同步。
附图说明:
图1是本发明的结构示意图;
图2是并行定时误差检测器的结构示意图;
图3是环路滤波器的结构示意图;
图4是并行数字控制振荡器的结构示意图。
具体实施方式:
下面,结合附图对本发明作进一步说明。
结合图1所示,一种基于内插的全数字高速并行定时同步方法,包括以下步骤:
(1)并行内插滤波器对接收到的N路并行数字信号分别进行定时同步插值,N是大于1的自然数;并行内插滤波器将插值后的N路并行数字信号对外输出,同时将插值后的N路并行数字信号输入至并行定时误差检测器;
其中,并行内插滤波器由多个独立的内插滤波器并行构成;内插滤波器由基于多项式的直接型内插滤波器组成。
(2)并行定时误差检测器分别计算插值后N路并行数字信号的定时误差信号,并求得平均定时误差信号;将平均定时误差信号输出至环路滤波器;
其中,并行定时误差检测器包括N个误差检测器和一个均值计算器,插值后的并行数字信号进入N个误差检测器进行定时误差检测,输出定时误差信号至均值计算器得到平均定时误差信号。
其中,并行定时误差检测器分别计算插值后并行数字信号的定时误差,并求得平均定时误差信号包括以下步骤:
(201)误差检测器采用Gardner算法,对相邻的两路并行数字信号进行定时误差检测,将得到定时误差信号输出至均值计算器;
(202)均值计算器对N路定时误差信号进行均值计算,得到平均定时误差信号。
(3)环路滤波器对平均定时误差信号进行滤波,并输出步长调整信号至并行数字控制振荡器;
(4)并行数字控制振荡器接收步长调整信号,调整并行数字控制振荡器内部控制字,进而调整内插采样点的位置,并行数字控制振荡器将得到的分数间隔补偿信号和内插使能信号输出至并行内插滤波器;
(5)并行内插滤波器根据分数间隔补偿信号和内插使能信号在调整后的内插采样点对N路并行数字信号进行插值同步。工作原理为:
定时模块启动后,并行内插滤波器包括N路独立的内插滤波器,对输入的N路并行数字信号分别进行插值滤波,并输出经过插值的N路并行数字信号。
其中,并行内插滤波器由N个独立的内插滤波器构成;每个独立内插滤波器采用基于多项式的直接型内插滤波器。可以应用Farrow实现结构,该结构下可以方便控制抽头系数,便于计算;这里采用立方内插滤波器,具有频率响应主瓣宽,边带抑制度的特点。立方内插滤波器的系数为:
μ表示内插时刻的分数间隔,由并行数字控制振荡器给出;C-2,C-1,C0,C1分别表示内插滤波器不同阶的系数。
并行内插滤波器的输出数据进入并行定时误差检测器,计算出各路数据信号插值样本之间的定时误差,再求得平均定时误差进行输出。
结合图2所示,并行定时误差检测器包括:N个独立的定时误差检测器,一个均值计算模块。定时误差检测器采用易于高速实现的Gardner算法,该算法每个符号只需要两个采样点,一个在判决时刻的采样点和一个两次判决之间中间的采样点,即可通过符号定时误差检测表达式得到定时误差;N路定时误差信号经过均值计算后,求出平均定时误差,在利用该误差确定分数间隔,控制内插滤波器使其采样时刻逐渐接近最佳采样时刻,从而完成定时同步。该算法不受调制方式、编码方式的影响,不需要进行载波恢复。
假定nTs为最佳采样位置,τ为偏离最佳采样位置的定时偏差,每路信号的符号定时误差检测(TED,Timing Error Detector)表达式为
式中,εi(n)表示第i路信号计算得到的定时误差;下标i=1,2,...,N,表示第i路插值后的数字信号;下标I、Q分别表示采样信号的实部和虚部;xi,I(n+τ)和xi,Q(n+τ)分别表示第i路信号第n个符号实部和虚部在判决时刻的样点值,和分别表示第i路信号介于第n和n-1个符号的中间样点值。
平均定时误差为
将计算得到的平均定时误差值送给环路滤波器,环路滤波器对其进行滤波,输出步长调整信号至并行数字控制振荡器。
环路滤波器采用由比例支路和一阶积分环路构成的二阶环路滤波器;环路滤波器的结构如图3所示,它的传输函数为
其中,k1为滤波器比例支路的增益系数,k2为滤波器积分支路的增益系数。
调节环路滤波器的比例支路和积分支路的增益系数,可以改变环路的环路带宽wn和环路增益k,进而影响到环路的收敛时间、捕获带宽等性能。环路的阻尼系数由ξ表示,一般取0.707。环路滤波器输入平均定时误差值,则其输出补偿调制信号,其递归表达式为
ω(n)=ω(n-1)+c1*[ε(n)-ε(n-1)]+c2*ε(n)
并行数字控制振荡器从环路滤波器的输出得到步长调整信号,产生并行内插滤波器需要的分数间隔补偿信号和内插使能信号,步骤包括:
并行数字控制振荡器接收到步长调整信号后,以新的步长运行;
并行数字控制振荡器以步长量为减数,以其寄存器中存储的数字为被减数,从初始值0开始作减法;
减法操作由时钟控制,当寄存器中的数减到溢出成为负数时,输出一个控制使能,这个信号即为内插使能信号;在溢出的前一刻,寄存器中所保留的数即为分数间隔补偿信号;
对寄存器中的负数进行模1运算,重新以新的步长运行。
结合图4所示,为实现对高速并行数字信号的快速处理,并行数字控制振荡器由一个初值为0的寄存器,多个并行的数字控制振荡器(NCO,Numerical Controlled Oscillator)组成。
定义第i个NCO在n时刻的寄存器值为ηi(n),输入的控制字为平均定时误差ω(n),则有第i个NCO在n+1时刻的寄存器值ηi(n+1)为
ηi(n)=(ηi(n+1)-ωj)mod1
其中,i=1,2,...,N,表示第i路NCO的路数。
并行数字控制振荡器输出分数间隔补偿信号和内插使能信号,控制并行内插滤波器进行插值。
综上所述,本发明可以在数百兆比特每秒乃至吉比特每秒的高速数字信息传输条件下,采用任何调制方式和编码方式获得定时误差,无需进行载波恢复即可准确地进行定时同步,从而降低高速数字器件及芯片对数字定时同步系统的限制。
Claims (4)
1.一种基于内插的全数字高速并行定时同步方法,其特征在于包括以下步骤:
(1)并行内插滤波器对接收到的N路并行数字信号分别进行定时同步插值,N是大于1的自然数;并行内插滤波器将插值后的N路并行数字信号对外输出,同时将插值后的N路并行数字信号输入至并行定时误差检测器;
(2)并行定时误差检测器分别计算插值后N路并行数字信号的定时误差信号,并求得平均定时误差信号;将平均定时误差信号输出至环路滤波器;
(3)环路滤波器对平均定时误差信号进行滤波,并输出步长调整信号至并行数字控制振荡器;
(4)并行数字控制振荡器接收步长调整信号,调整并行数字控制振荡器内部控制字,进而调整内插采样点的位置,并行数字控制振荡器将得到的分数间隔补偿信号和内插使能信号输出至并行内插滤波器;
(5)并行内插滤波器根据分数间隔补偿信号和内插使能信号在调整后的内插采样点对N路并行数字信号进行插值同步。
2.根据权利要求1所述的一种基于内插的全数字高速并行定时同步方法,其特征在于:步骤(1)中所述的并行内插滤波器由多个独立的内插滤波器并行构成;内插滤波器由基于多项式的直接型内插滤波器组成。
3.根据权利要求1所述的一种基于内插的全数字高速并行定时同步方法,其特征在于:步骤(2)中所述的并行定时误差检测器包括N个误差检测器和一个均值计算器,插值后的并行数字信号进入N个误差检测器进行定时误差检测,输出定时误差信号至均值计算器得到平均定时误差信号。
4.根据权利要求3所述的一种基于内插的全数字高速并行定时同步方法,其特征在于:步骤(2)中所述的并行定时误差检测器分别计算插值后并行数字信号的定时误差,并求得平均定时误差信号包括以下步骤:
(201)误差检测器采用Gardner算法,对相邻的两路并行数字信号进行定时误差检测,将得到定时误差信号输出至均值计算器;
(202)均值计算器对N路定时误差信号进行均值计算,得到平均定时误差信号。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310697727.5A CN103746790A (zh) | 2013-12-18 | 2013-12-18 | 一种基于内插的全数字高速并行定时同步方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310697727.5A CN103746790A (zh) | 2013-12-18 | 2013-12-18 | 一种基于内插的全数字高速并行定时同步方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN103746790A true CN103746790A (zh) | 2014-04-23 |
Family
ID=50503783
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201310697727.5A Pending CN103746790A (zh) | 2013-12-18 | 2013-12-18 | 一种基于内插的全数字高速并行定时同步方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103746790A (zh) |
Cited By (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105281709A (zh) * | 2014-07-11 | 2016-01-27 | 斯沃奇集团研究和开发有限公司 | 数字内插器与内插方法 |
CN105790727A (zh) * | 2016-04-21 | 2016-07-20 | 上海应用技术学院 | 数字接收机用插值滤波器优化方法 |
CN106506135A (zh) * | 2016-10-18 | 2017-03-15 | 华中科技大学 | 一种吉比特速率的全数字时域并行定时同步系统及方法 |
CN106603218A (zh) * | 2016-04-29 | 2017-04-26 | 福建先创通信有限公司 | 一种基于直接判决载波相位同步fpga结构和方法 |
CN107104917A (zh) * | 2017-04-05 | 2017-08-29 | 杭州电子科技大学 | 并行处理tds‑ofdm定时同步方法 |
CN107370500A (zh) * | 2017-07-17 | 2017-11-21 | 中国电子科技集团公司第二十九研究所 | 适合fpga的超高速数传接收机并行位定时同步方法和装置 |
CN108306839A (zh) * | 2018-01-16 | 2018-07-20 | 上海富芮坤微电子有限公司 | 一种应用于gfsk接收机的解调电路及构建方法 |
CN108989260A (zh) * | 2018-08-01 | 2018-12-11 | 清华大学 | 基于Gardner的改进型全数字定时同步方法及装置 |
CN109714144A (zh) * | 2018-11-23 | 2019-05-03 | 清华大学 | 一种定时同步恢复方法及系统 |
CN109842481A (zh) * | 2017-11-24 | 2019-06-04 | 成都鼎桥通信技术有限公司 | 接收信号同步方法及接收设备 |
CN111106925A (zh) * | 2019-12-17 | 2020-05-05 | 北京航空航天大学杭州创新研究院 | 一种降低稳态误差的定时同步方法 |
CN112867135A (zh) * | 2020-12-31 | 2021-05-28 | 京信网络系统股份有限公司 | 定时误差估计装置、方法、介质和通信设备 |
CN113282032A (zh) * | 2021-05-11 | 2021-08-20 | 南京国睿防务系统有限公司 | 一种多路光输入输出数字组件控制模块 |
CN114845376A (zh) * | 2022-04-24 | 2022-08-02 | 之江实验室 | 一种基于fpga的高速并行定时同步方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7340024B1 (en) * | 2003-10-22 | 2008-03-04 | L3 Communications Corporation | Parallel fractional interpolator with data-rate clock synchronization |
CN101729236A (zh) * | 2009-12-07 | 2010-06-09 | 清华大学 | 用于全数字接收机的并行内插装置及方法 |
CN102355443A (zh) * | 2011-08-18 | 2012-02-15 | 广州海格通信集团股份有限公司 | 一种数字通信系统中的联合滤波与定时同步实现方法 |
-
2013
- 2013-12-18 CN CN201310697727.5A patent/CN103746790A/zh active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7340024B1 (en) * | 2003-10-22 | 2008-03-04 | L3 Communications Corporation | Parallel fractional interpolator with data-rate clock synchronization |
CN101729236A (zh) * | 2009-12-07 | 2010-06-09 | 清华大学 | 用于全数字接收机的并行内插装置及方法 |
CN102355443A (zh) * | 2011-08-18 | 2012-02-15 | 广州海格通信集团股份有限公司 | 一种数字通信系统中的联合滤波与定时同步实现方法 |
Non-Patent Citations (1)
Title |
---|
刘旺: "一种并行的定时同步环路实现研究", 《通信技术》 * |
Cited By (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105281709B (zh) * | 2014-07-11 | 2017-11-21 | 斯沃奇集团研究和开发有限公司 | 数字内插器与内插方法 |
CN105281709A (zh) * | 2014-07-11 | 2016-01-27 | 斯沃奇集团研究和开发有限公司 | 数字内插器与内插方法 |
CN105790727A (zh) * | 2016-04-21 | 2016-07-20 | 上海应用技术学院 | 数字接收机用插值滤波器优化方法 |
CN105790727B (zh) * | 2016-04-21 | 2018-07-06 | 上海应用技术学院 | 数字接收机用插值滤波器优化方法 |
CN106603218A (zh) * | 2016-04-29 | 2017-04-26 | 福建先创通信有限公司 | 一种基于直接判决载波相位同步fpga结构和方法 |
CN106506135A (zh) * | 2016-10-18 | 2017-03-15 | 华中科技大学 | 一种吉比特速率的全数字时域并行定时同步系统及方法 |
CN107104917A (zh) * | 2017-04-05 | 2017-08-29 | 杭州电子科技大学 | 并行处理tds‑ofdm定时同步方法 |
CN107370500A (zh) * | 2017-07-17 | 2017-11-21 | 中国电子科技集团公司第二十九研究所 | 适合fpga的超高速数传接收机并行位定时同步方法和装置 |
CN107370500B (zh) * | 2017-07-17 | 2018-12-04 | 中国电子科技集团公司第二十九研究所 | 适合fpga的超高速数传接收机并行位定时同步方法和装置 |
CN109842481A (zh) * | 2017-11-24 | 2019-06-04 | 成都鼎桥通信技术有限公司 | 接收信号同步方法及接收设备 |
CN109842481B (zh) * | 2017-11-24 | 2022-02-18 | 成都鼎桥通信技术有限公司 | 接收信号同步方法及接收设备 |
CN108306839A (zh) * | 2018-01-16 | 2018-07-20 | 上海富芮坤微电子有限公司 | 一种应用于gfsk接收机的解调电路及构建方法 |
CN108989260A (zh) * | 2018-08-01 | 2018-12-11 | 清华大学 | 基于Gardner的改进型全数字定时同步方法及装置 |
CN109714144A (zh) * | 2018-11-23 | 2019-05-03 | 清华大学 | 一种定时同步恢复方法及系统 |
CN111106925A (zh) * | 2019-12-17 | 2020-05-05 | 北京航空航天大学杭州创新研究院 | 一种降低稳态误差的定时同步方法 |
CN111106925B (zh) * | 2019-12-17 | 2022-06-24 | 北京航空航天大学杭州创新研究院 | 一种降低稳态误差的定时同步方法 |
CN112867135A (zh) * | 2020-12-31 | 2021-05-28 | 京信网络系统股份有限公司 | 定时误差估计装置、方法、介质和通信设备 |
CN113282032A (zh) * | 2021-05-11 | 2021-08-20 | 南京国睿防务系统有限公司 | 一种多路光输入输出数字组件控制模块 |
CN114845376A (zh) * | 2022-04-24 | 2022-08-02 | 之江实验室 | 一种基于fpga的高速并行定时同步方法 |
CN114845376B (zh) * | 2022-04-24 | 2023-09-05 | 之江实验室 | 一种基于fpga的高速并行定时同步方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103746790A (zh) | 一种基于内插的全数字高速并行定时同步方法 | |
CN102621563B (zh) | 一种基于fpga的gps软件接收机信号跟踪方法及其系统 | |
CN102170414B (zh) | 一种gfsk解调及定时同步联合方法 | |
CN106656168B (zh) | 时钟数据恢复装置及方法 | |
CN110445739B (zh) | 采样频偏的补偿方法及装置 | |
CN104780037A (zh) | 一种时钟恢复方法、装置及系统 | |
CN108989260A (zh) | 基于Gardner的改进型全数字定时同步方法及装置 | |
CN103532894B (zh) | Tcm‑8psk基带信号解调方法 | |
CN101170398B (zh) | 一种基于压控晶体振荡器的大动态范围的快速时钟恢复系统 | |
CN102164031A (zh) | 一种链路时钟恢复方法及装置 | |
CN105187348A (zh) | 任意速率cpfsk信号定时同步方法 | |
CN103957003A (zh) | 一种时间数字转换器、频率跟踪装置及方法 | |
CN108631753A (zh) | 一种一体化补偿数字滤波器设计方法 | |
CN109756968A (zh) | 单载波扩频系统的精确同步定时方法及精确同步定时装置 | |
CN102064900A (zh) | 一种时钟同步方法与装置 | |
CN106603217A (zh) | 一种无线综测仪蓝牙信号的采样频偏抑制方法 | |
CN104717051B (zh) | 一种并行解调位同步中的插值估计方法 | |
CN101060509B (zh) | 符号定时检测器和无线终端 | |
CN107566107A (zh) | 一种大频偏全数字载波信号快速精确同步方法和系统 | |
CN112468281B (zh) | 一种高精度符号同步系统 | |
CN202583467U (zh) | 一种基于fpga的gps软件接收机信号跟踪系统 | |
CN110880964A (zh) | 一种基于数据转换跟踪环路的比特同步跟踪系统 | |
CN106130546A (zh) | 一种相位检测方法和装置 | |
CN106059975B (zh) | 一种新的抑制载波同步的方法及costas环 | |
CN114465691A (zh) | 一种低复杂度的恒包络相位调制信号采样偏差估计和补偿方法及系统 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20140423 |
|
WD01 | Invention patent application deemed withdrawn after publication |