CN111106925A - 一种降低稳态误差的定时同步方法 - Google Patents

Abstract

本发明公开了一种降低稳态误差的定时同步方法，涉及无线通信技术领域。针对现有技术方案在降低稳态误差及加速收敛两方面存在矛盾的问题。本发明在原有训练环路的基础上，添加输出支路，输出支路包括输出支路NCO、输出支路插值滤波器、输出支路匹配滤波器，其与训练环路中对应模块结构相同，输出支路NCO的输入信号为环路滤波器的积分环节即I支路。I支路具有低通特性，定时误差信息相对PI组合情况更加稳定，系统收敛之后稳态误差更低，进而输出支路定时同步校正后的信号残余定时误差更小。因此，将输出支路匹配滤波之后的信号作为接收机后续模块的输入，可以得到更加稳定的结果。

Description

一种降低稳态误差的定时同步方法

技术领域

本发明属于无线通信技术领域，尤其涉及一种可降低稳态误差的定时同步方法。

背景技术

随着5G时代的到来，无线通信的应用将日益广泛，不仅涉及传统移动通信，也将在综合交通无线互联、物联网(Internet of Things,IoT)等新兴领域发挥巨大作用。在无线数字通信系统中，收发两端的时钟无法保证精准匹配，从而导致采样误差，对通信性能造成显著影响。定时同步针对收发端时钟不同步，对具有采样误差的信号进行时钟恢复，是无线通信接收端正确工作的基础，为数据传输提供可靠保障。

采样误差主要包括固定相位差和采样频偏两部分。其中，固定相位差部分是由于采样未找准最佳采样点，导致每个符号采样点与理想采样点都有一个固定的时间相位差(小于一个采样周期)，这种固定的相位差可以看作信道响应的一部分，能通过接收机中的均衡器得以校正。采样频偏是由于收发两端时钟频率不一致，使得采样相位差出现累积变化的现象，其是影响接收机性能的关键因素，也是定时同步需要处理的主要部分。

现有经典的定时同步方案一般基于Gardner定时误差恢复算法实现，其根据改变重采样输入信号的方式，利用内插滤波器来实现符号最佳采样点处的采样，理论上可以同时校正采样频偏和固定相位差。图1给出了现有技术方案框图，Gardner定时同步算法需在两倍符号率过采样条件进行工作，主要包括定时误差提取器、环路滤波器、数控振荡器(Numerically Controlled Oscillator，NCO)、插值滤波器、匹配滤波器几个部分组成。

1)定时误差提取器

Gardner定时同步的关键在于定时误差提取，其在两倍符号速率过采样下执行，主要原理依据符号波形的对称性。符号波形需要借助匹配滤波的作用才能保证较高的信噪比(Signal-to-Noise Ratio，SNR)，因此在定时误差提取前需先将ADC采样后的序列插值成两倍符号速率的序列，然后经过两倍符号速率下的匹配滤波，得到两倍过采样下的符号波形。通常而言，发送端的成型滤波器和接收端的匹配滤波器都为根升余弦滤波器，这样匹配滤波之后的符号波形为升余弦波形。升余弦波形在符号最佳采样时刻为峰值，而在其他符号最佳采样时刻为零值，即在理想符号速率采样下，符号间不会出现码间串扰(Inter-SymbolInterference，ISI)。

如果存在采样偏差时，仅凭符号峰值处的主采样点z(n)无法判断采样点是提前还是滞后。不过，如果借助于两倍过采样下的次采样点z(n-1/2)和z(n+1/2)，就可以判断采样偏差方向。Gardner定时误差提取计算公式为

其中，

代表取实部，*为复数取共扼运算符。图2以正实数符号(最佳采样点为正实数)为例，给出了不同情况下的采样示意图。当无采样偏差时，τ(n)＝0；当采样提前时，τ(n)<0；当采样滞后时，τ(n)>0。由于定时误差提取对每个符号只计算一次，因此是在符号使能下工作。

2)环路滤波器

图2中只以单个符号进行示意定时误差提取原理，而实际存在多个符号时，由于符号间波形相互叠加，每个符号定时误差提取计算结果并不能都保证正确。通过添加环路滤波器，可以对定时误差及时响应的同时也能平滑掉因定时误差提取不准确导致的瞬时误差。常见的环路滤波器如图3所示，其实质为PI控制滤波器，包含对输入误差较敏感的P支路以及对输入误差不敏感的I支路。其中，P支路为比例环节，及时成比例地反映控制系统的误差信号，一旦误差信号产生，在输出信号中立即得到响应。比例参数k_p越大，环路对定时误差的响应速度越快，但当增加到一定程度时，环路就会变得不稳定。I支路为积分环节，主要用于消除瞬时误差，积分作用的强弱取决于积分常数k_i，其值越大，积分作用越强，通常而言，k_i＜＜k_p。

图3的I支路中，T_s代表系统时钟周期，所在的模块为延时一个系统时钟下的采样点。与定时误差提取相似，环路滤波也是在符号使能下工作。这样，延时模块即等效于延时一个符号时钟周期。

3)NCO

NCO用于计算插值点的有效位置。一方面，NCO需为每个符号提供使能信号；另一方面，计算插值相位。如果第n-1个符号主采样点在系统时钟下的累积相位为m_n-1+μ_n-1，其中m_n-1为整数部分，μ_n-1为分数部分，即有(n-1)T_i＝(m_n-1+μ_n-1)T_s，其中T_i为符与周期，则第n个符号主采样点的累积相位为

其中η(n)为环路滤波器的输出。根据整数部分m_n，可知第n个符号使能位置；根据分数部分μ_n，可以得到相应的插值相位。

注：本发明中的累积相位即指在时间上对应的系统时钟下采样点周期数，不特别说明情况下，相位指时间采样周期数的分数部分。

4)插值滤波器

插值滤波器即根据输入信号x(nT_s)插值得到符号级的主采样点数据y(n)及次采样点数据y(n+1/2)，具体为

插值滤波的实质是对信号在给定时刻下进行重采样的过程。其中I₁、I₂决定插值滤波的抽头数，理想情况下I₁＝+∞，I₂＝+∞，且h(i,μ_n)为Sinc函数在相位为i+μ_n时的取值点，这在实际情况下无法达成。实际实现时，通常采用拉格朗日多项式插值，只利用x(m_nT_s)附近少数几个样值点即可实现所需时刻的重采样。为了简化实时计算插值滤波系数h(i,μ_n)的复杂度，一般将插值滤波系数存成查找表，根据μ_n直接从查找表中读取插值滤波系数。

每个符号的插值需同时得到主采样点和次采样点，次采样点的实现过程为

其中m_n+1/2为m_n+μ_n+T_i/2T_s的整数部分，μ_m+1/2为m_n+μ_n+T_i/2T_s的分数部分。如果m_n+1/2＝m_n，则次采样点采样的输入样值点与主采样点相同，否则输入样值点需要进行相应调整。这里，主采样点和次采样点可以共用一个插值滤波器系数查找表。

5)匹配滤波

匹配滤波对两倍过采样级的数据执行，以实现最大化SNR，能起到抑制带外噪声的作用。具体过程为

其中，h^MF(i/2)为匹配滤波器在两倍过采样的抽头系数。

图1中，匹配滤波可以置于插值滤波之前，不过，由于ADC采样率不一定为两倍符号速率，通常还需在匹配滤波之前额外添加一个环路之外的插值滤波器，将采样率转为两倍符号速率。

然而，随着对通信速率需求的不断提高，4096QAM及以上等具有高频谱效率的高阶调制模式逐步被采用，而采用这类高阶调制时，定时同步之后的定时误差残余，即稳态误差，会对系统产生较大影响，需将其控制在较低水平。这就需要图3所示的环路滤波器具备更好的平滑效果，参数k_p和k_i需设置得更小，如此，会导致定时同步环路对定时误差响应不够及时，系统收敛变慢。总之，现有技术方案在降低稳态误差及加速收敛两方面存在矛盾，特别对高频谱效率调制的应用形成较大挑战。

发明内容

本发明针对现有技术方案的不足，在原有训练环路的基础上，添加输出支路。由于原来训练环路部分全部得以保留，原来的定时同步环路基本特性不会改变，不过训练环路中匹配滤波器的输出仅用于定时误差提取，不输出至后续的均衡及解调部分。

本发明的技术方案具体如下：

本发明公开了一种降低稳态误差的定时同步方法，包括训练环节和输出环节；

所述的训练环节中，匹配滤波器的输出仅用于定时误差提取，不作为输出；

输出环节采用输出支路实现，所述输出支路包括顺次相连的输出支路NCO、输出支路插值滤波器、输出支路匹配滤波器；输出支路NCO的输入信号为训练环路中环路滤波器的积分环节，即I支路；

输出支路匹配滤波器的输出信号作为输出，用于作为接收机后续模块的输入。

作为本发明的优选方案，所述的训练环节基于Gardner定时同步算法实现，训练环节通过改变重采样输入信号的方式，利用插值滤波器实现符号极值处的采样。

所述的训练环节采用训练环路实现，所述的训练环路包括顺次相连构成环路的定时误差提取器、环路滤波器、训练环路NCO、训练环路插值滤波器、训练环路匹配滤波器，训练环路NCO输出的符号使能信号用于控制训练环路其它模块的工作。

作为本发明的优选方案，所述的环路滤波器包含P支路和I支路，P支路与I支路之和为训练环路NCO的输入信号，I支路为输出支路NCO的输入信号。即所述的环路滤波器向训练环路NCO输出图3所示传统的结果η(n)，且所述的环路滤波器的I支路处理结果作为输出支路NCO的输入信号，向输出支路NCO输出具有更高稳定性的I支路。

作为本发明的优选方案，输出支路NCO与训练环路NCO结构相同，输出支路插值滤波器与训练环路插值滤波器结构相同，输出支路匹配滤波器与训练环路匹配滤波器结构相同。

作为本发明的优选方案，输出支路NCO输出的符号使能信号用于控制输出支路其它模块的工作。

I支路具有低通特性，定时误差信息相对PI组合情况更加稳定，系统收敛之后稳态误差更低，进而输出支路定时同步校正后的信号残余定时误差更小。因此，将输出支路匹配滤波之后的信号作为接收机后续模块的输入，可以得到更加稳定的结果。训练环路NCO输出的符号使能信号用于控制训练环路模块工作，而输出支路NCO输出的符号使能信号用于输出支路模块工作。

本发明的技术效果主要体现以下两个方面：

(1)在不影响定时同频环路收敛性的同时，通过添加输出支路，可以显著降低定时稳态误差；

(2)在维持输出支路与现有技术方案相同稳态误差的情况下，可以通过调整环路滤波参数加快对定时误差的响应速度，提高收敛性。

附图说明

图1现有技术定时同步实现方案框图；

图2不同情况下的采样示意图；

图3典型定时同步环路滤波器结构；

图4本发明定时同步实现方案框图；

图5快收敛情况下定时稳态误差性能对比；

图6慢收敛情况下定时稳态误差性能对比。

具体实施方式

下面结合具体实施方式对本发明做进一步阐述和说明。本发明中各个实施方式的技术特征在没有相互冲突的前提下，均可进行相应组合。

如图4所示，为本发明定时同步实现方案框图。本发明在原有训练环路的基础上，添加输出支路，其结构如图4所示。由于原来训练环路部分全部得以保留，原来的定时同步环路基本特性不会改变，不过训练环路中匹配滤波器的输出仅用于定时误差提取，不输出至后续的均衡及解调部分。

图4中，输出支路包括输出支路NCO、输出支路插值滤波器、输出支路匹配滤波器，其与训练环路中对应模块结构相同。不过，输出支路NCO的输入信号为环路滤波器的积分环节即I支路(环路滤波器包含P支路和I支路，P支路与I支路之和为训练环路NCO的输入信号，I支路为输出支路NCO的输入信号。)。I支路具有低通特性，定时误差信息相对PI组合情况更加稳定，系统收敛之后稳态误差更低，进而输出支路定时同步校正后的信号残余定时误差更小。因此，将输出支路匹配滤波之后的信号作为接收机后续模块的输入，可以得到更加稳定的结果。如图4所示，训练环路NCO输出的符号使能信号用于控制训练环路模块工作，而输出支路NCO输出的符号使能信号用于输出支路模块工作。

关于收敛性：由于传统训练环路中环路滤波器输出信号包含I支路信号，环路收敛后I支路输出也必然收敛，所以训练环路收敛之后输出支路即收敛。理想收敛情况下，匹配滤波之后提出的定时误差为0，环路滤波器中P支路也为0，I支路输出信号恒定，环路滤波器输出给训练环路NCO的时钟误差信息也只含I支路信号，即等于收发两端的时钟频偏在一个符号周期内对应的相位偏差。不过，输出支路由于没有环路反馈控制，插值滤波采样并不一定能采到符号的最佳采样点，会形成一个固定的相位差，但这种固定相位差可由后续均衡器校正，不会对接收机性能产生实质影响。

关于保留原来训练环路的必要性：在图4中，不能直接将环路滤波器I支路信号直接送至训练环路NCO，否则会导致环路无法对定时误差信息即时响应，使得环路收敛极慢，甚至定时频偏发生变化时无法工作。而保留原有训练环路后，无论是原来环路滤波器输出，还是I支路输出，均会对定时误差信息即时响应。

为了对比本发明技术方案与现有技术方案的性能，这里给出Matlab仿真示例评估定时同步之后采样的稳态误差。由于定时稳态误差中固定采样相偏甚至缓慢变化的采样相偏可以由自适应均衡器补偿，在仿真中将输出稳态误差减去局部均值(周围1000个符号的均值)，以针对性地评估对性能会造成实质影响的稳态误差变化较快的部分。同时，对于单个符号，考虑随机性，采样稳态误差的最小值可以到0，而稳态误差的峰值才是定时同步性能的关键，因此这里评估定时同步稳态误差的局部峰值，即每1000个符号的稳态误差中只记录最大值。相关参数设置为：符号速率等于1Gsps,成型滤波器及匹配滤波器均采用滚降系数为0.2的根升余弦滤波器，即信号带宽为1.2GHz，SNR设置为30dB，收发两端采样频偏设置为10ppm，匹配滤波器长度参数L₁＝L₂＝15，信道环境为高斯白噪声信道。对于插值滤波，利用周围10个点基于拉格朗日多项式进行重采样得到所需时刻点的样值，即I₁＝5，I₂＝4。

图5给出了一组快收敛情况下的评估结果，环路滤波器参数k_p和k_i分别设置为10^-2和10^-5，图中的定时稳态误差局部峰值即残余定时相偏绝对值的局部峰值。从中可以看到，采用本发明技术方案，定时稳态误差可以降低近两个数量级，到10^-3以下级别，足以支持4096等高阶调制的应用，而现有技术方案下定时稳态误差大于10^-2，在高调情况下极易发生误码。

图6在图5的基础上通过减小环路滤波器参数来降低定时稳态误差，其k_p和k_i分别设置为10^-4和10^-8。可以看到，图6中现有技术方案稳态误差与图5中本发明技术方案类似，但收敛速度大大降低，而图6中本发明方案的稳态误差可以降到10^-6以下。因此，采用本发明技术方案，在采用与现有技术方案相同环路滤波参数下，可以大大降低定时稳态误差，而在保证相同定时稳态误差下，可以显著提高收敛速度。

在相同环路滤波参数下，本发明技术方案与现有技术方案收敛速度相同。图6中，由于现有技术方案收敛后稳态误差较大，相对本发明技术方案，环路滤波收敛过程被提前淹没了。

以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对本发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。

Claims (6)

1.一种降低稳态误差的定时同步方法，其特征在于包括训练环节和输出环节；

训练环节中，匹配滤波器的输出仅用于定时误差提取，不作为输出；

输出环节采用输出支路实现，所述输出支路包括顺次相连的输出支路NCO、输出支路插值滤波器、输出支路匹配滤波器；输出支路NCO的输入信号为训练环路中环路滤波器的积分环节，即I支路；

输出支路匹配滤波器的输出信号作为输出，用于作为接收机后续模块的输入。

2.根据权利要求1所述的降低稳态误差的定时同步方法，其特征在于所述的训练环节基于Gardner定时同步算法实现，训练环节通过改变重采样输入信号的方式，利用插值滤波器实现符号最佳采样点处的采样。

3.根据权利要求1述的降低稳态误差的定时同步方法，其特征在于所述的训练环节采用训练环路实现，所述的训练环路包括顺次相连构成环路的定时误差提取器、环路滤波器、训练环路NCO、训练环路插值滤波器、训练环路匹配滤波器，训练环路NCO输出的符号使能信号用于控制训练环路其它模块的工作。

4.根据权利要求3所述的降低稳态误差的定时同步方法，其特征在于所述的环路滤波器包含P支路和I支路，P支路与I支路之和为训练环路NCO的输入信号，I支路为输出支路NCO的输入信号。

5.根据权利要求1所述的降低稳态误差的定时同步方法，其特征在于输出支路NCO与训练环路NCO结构相同，输出支路插值滤波器与训练环路插值滤波器结构相同，输出支路匹配滤波器与训练环路匹配滤波器结构相同。

6.根据权利要求1所述的降低稳态误差的定时同步方法，其特征在于输出支路NCO输出的符号使能信号用于控制输出支路其它模块的工作。

Images