CN106603218A - 一种基于直接判决载波相位同步fpga结构和方法 - Google Patents
一种基于直接判决载波相位同步fpga结构和方法 Download PDFInfo
- Publication number
- CN106603218A CN106603218A CN201610281629.7A CN201610281629A CN106603218A CN 106603218 A CN106603218 A CN 106603218A CN 201610281629 A CN201610281629 A CN 201610281629A CN 106603218 A CN106603218 A CN 106603218A
- Authority
- CN
- China
- Prior art keywords
- digital
- phase
- outfan
- controlled oscillator
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 12
- 238000012937 correction Methods 0.000 claims abstract description 10
- 238000001914 filtration Methods 0.000 claims description 7
- 230000010354 integration Effects 0.000 claims description 6
- 238000005070 sampling Methods 0.000 claims description 6
- 230000004044 response Effects 0.000 description 4
- YASAKCUCGLMORW-UHFFFAOYSA-N Rosiglitazone Chemical compound C=1C=CC=NC=1N(C)CCOC(C=C1)=CC=C1CC1SC(=O)NC1=O YASAKCUCGLMORW-UHFFFAOYSA-N 0.000 description 3
- 238000013461 design Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000001228 spectrum Methods 0.000 description 3
- 238000012952 Resampling Methods 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000001427 coherent effect Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 230000001815 facial effect Effects 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 238000013139 quantization Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 230000003595 spectral effect Effects 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
- H04L27/22—Demodulator circuits; Receiver circuits
- H04L27/227—Demodulator circuits; Receiver circuits using coherent demodulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
一种基于直接判决载波相位同步FPGA结构和方法，包括复数乘法器、数字内插滤波器、数字鉴相器、数字环路滤波器和数控振荡器；复数乘法器一输入端接收数字基带信号，输出端与数字内插滤波器输入端相连；该数字内插滤波器一输出端作为数据输出，另一输出端连接数字鉴相器输入端；该数字鉴相器输出端连接数字环路滤波器输入端，输出端连接数控振荡器，该数控振荡器输出端连接复数乘法器的另一输入端以与数字基带信号进行复数相乘。本发明采用闭环结构的载波相位校正算法，通过复数乘法器、数字内插滤波器、数字鉴相器、数字环路滤波器和数控振荡器实现对基带信号进行处理实现相位的校正。
Description
技术领域
本发明涉及数字通信领域，特别是一种基于直接判决载波相位同步FPGA结构和方法。
背景技术
应用于相干解调技术中的载波同步算法有插入导频法和直接提取法。QPSK数字调制技术具有频谱利用率高、频谱特性好、抗干扰能力强、传输速率快等突出特点，在移动通信、卫星通信中具有广泛的应用价值。因为QPSK信号相干解调时载波难以同步，所以需要用特殊的载波相位同步算法。
发明内容
本发明的主要目的在于提出一种基于直接判决载波相位同步FPGA结构和方法。
本发明采用如下技术方案：
一种基于直接判决载波相位同步FPGA结构，其特征在于：包括复数乘法器、数字内插滤波器、数字鉴相器、数字环路滤波器和数控振荡器；复数乘法器一输入端接收数字基带信号用于复数相乘，输出端与数字内插滤波器输入端相连进行内插滤波；该数字内插滤波器一输出端作为数据输出，另一输出端连接数字鉴相器输入端进行相位误差计算；该数字鉴相器输出端连接数字环路滤波器输入端以滤除高频分量，输出端连接数控振荡器以调整输入数据的相位和频率，该数控振荡器输出端连接复数乘法器的另一输入端以与数字基带信号进行复数相乘。
优选的，所述数字环路滤波器包括与数字鉴相器输出端相连的比例支路和积分支路，该积分支路通过一延迟单元和一加法器对输入的误差信号进行积分，再与该比例支路输出端相加。
优选的，所述数控振荡器为基于查找表的数控振荡器，其包括相位累加模块和ROM查找表，该相位累加模块与所述数字环路滤波器输出端相连以确定相位增量，作为ROM查找表的查找地址，从而得到幅度量化值送至所述复数乘法器。
优选的，所述复数乘法器为基于CORDIC算法的复数乘法器。
优选的，所述数字内插滤波器采用Farrow结构滤波器。
一种基于直接判决载波相位同步的方法，其特征在于：将接收到的数字基带信号与校正信号进行复数相乘，再经过内插滤波；对内插滤波后的信号进行相位误差计算，再滤除高频分量并调整输入数据的相位和频率，之后作为校正信号与数字基带信号进行新的复数相乘，确定新的内插点及采样速率。
由上述对本发明的描述可知，与现有技术相比，本发明具有如下有益效果：
本发明的结构和方法，采样闭环结构的载波相位校正算法，通过复数乘法器、数字内插滤波器、数字鉴相器、数字环路滤波器和数控振荡器实现对基带信号进行处理实现相位的校正。
附图说明
图1为本发明结构的组成示意图；
图2为本发明的数字环路滤波器的示意图；
图3为本发明数控振荡器的结构图；
图4为本发明数控振荡器的相位累加模块图；
图5为本发明数字内插滤波器的时域内插图；
图6为本发明中Farrow滤波器结构图。
具体实施方式
以下通过具体实施方式对本发明作进一步的描述。
在解调系统中，天线接收到的模拟信号首先通过频率变换，将信号频谱搬移到固定中频(例如为70MHz)。中频信号经过模拟电路滤除带外噪声，通过下变频器(例如LT5546)将信号频谱搬移到零频。然后通过A/D变换器将其转换为数字信号。ADC输出数字信号送给本发明的FPGA结构做进一步处理。
参照图1，一种基于直接判决载波相位同步FPGA结构，包括复数乘法器、数字内插滤波器、数字鉴相器、数字环路滤波器和数控振荡器。该复数乘法器用于其一输入端接收数字基带信号用于复数相乘，另一输入端与数控振荡器的输出端相连，将经过上述A/D变换输入的I、Q两路基带信号与数控振荡器(NCO)产生的校正信号进行复数相乘，复数乘法器的输出端与数字内插滤波器输入端相连进行内插滤波；该数字内插滤波器一输出端作为数据输出，另一输出端连接数字鉴相器输入端进行相位误差计算得到含有载波偏移的信号，该数字鉴相器输出端连接数字环路滤波器输入端以滤除高频分量得到误差信号，输出端连接数控振荡器以调整输入数据的相位和频率，产生校正信号。该数控振荡器由包括相位相加器、相位累加器及正弦(余弦)查找表等，相位相加器和相位累加器构成相位累加模块。由数字环路滤波器输出误差信号作为控制信号输入该相位累加模块经累加产生相位，经查表得到输出校正信号，送到复数乘法模块与新输入的I、Q信号进行新的运算。实现载波同步的时候，需要根据数字鉴相器、数字环路滤波器及数控振荡器(基于查找表)得到的返回数字延时∈[0,1)，确定新的内插点及采样速率，从而完成载波信号的同步内插提取。
如图1所示，基带信号经过ADC输入到本发明的FPGA结构中，正交两路数字信号I(k)和Q(k)，送入复数乘法器,与数控振荡器(NCO)输出信号相乘，得到校正后的两路信号，经过内插滤波器，输出Ik和，输入鉴相器得到输出的含有载波偏移的信号e(k),在经过环路滤波器滤除高频分量得到平滑的误差信号ek,送入到数控振荡器进行相位累加与查表得到校正相位对应的正余弦信号，最后送到复数乘法其进行新的运算。整个结构构成一个大的载波相位同步环路。具体介绍如下：
1.数字鉴相器，从内插滤波器中抽取的I、Q两路信号含有载波偏移信息
其中，为码元相位信息，为载波偏移量，A为定值。
鉴相进程中判断Ik和的正负(即判断所在象限)来控制输出误差信号，
1)Ik和均为正(即在第一象限)，
2)Ik为正和为负(即在第四象限)，
3)Ik和均为负(即在第三象限)，
4)Ik为负和为正(即在第二象限)，
但为了实现方便，在3)和4)情况下，还要判断e(k)如为正则取到量化后正的最大值，如未负则取其绝对值。整体为正弦型鉴相，进程的输入输出均为8的数据，所以其增益近似为1,式中B为与A相关的值。
2.数字环路滤波器
参照图2为载波同步的数字环路滤波器结构，其传递函数为：
其中一路增益为的支路为比例支路，比例支路具有相位误差跟踪能力；另一路增益为的支路为积分支路，积分支路通过一个延迟单元DFF和一个加法器对输入环路滤波器的误差信号进行积分，从而具有跟踪环路频率误差的作用。
环路滤波器的系数计算：
其中，工程上使用ε＝0.707，为环路阻尼振荡频率，T为NCO频率字更新周期，为环路增益。
环路输入信躁比，输入数据速率(Bi)，环路信躁比
根据
计算得环路噪声带宽
在由
可计算得
由于实现中根据环路滤波器传递函数，其增益近似为
3.数控振荡器
本发明结构的杂波抑制比为S，根据A＝S/6-2 式(6)
本发明结构中杂波抑制比S＝72,则数控振荡器(NCO)参数取值分别为N＝32,A＝10,D＝8，调用IP核产生正余弦表。相位累加器输出32位值，截取其高10为作为ROM表的查找地址，得到8位的幅度量化值，送到复数乘法器。
本发明结构的采样频率为，数控振荡器NCO输出频率，则：
频率分辨率
相位分辨率
由图4的相位累加框图知
ADD_RESULT(x)＝ADD_REZULT(x-1)+ADDINC(n)
ADDIN2(x)＝ADDIN2(x-1)+FCW 式(9)
则ADD_REZULT(n)-ADD_REZULT(n-1)＝∑FCW-LPOUTC(n)，即扫频间隔FCW与环路滤波输出共同决定相位累加器输出的增量,也即输入查找表的相位的增量。
NCO增益的计算，由
其中，f0为NCO的中心频率，由于是单推锁相环的，则
则
4.复数乘法器
根据CORDIC算法的旋转模式，设初始坐标为旋转θ角度后的坐标为
式(12)
设本地估算相位为θ则查找表输出sinθ,cosθ，
输入信号可表示为
则根据上述算法将输入信号旋转θ得到校正后的信号为：
该模块增益为AM。
5.内插滤波器单元
1).重采样原理：对连续时间信号，用频率F，1/T，进行采样，和用的采用频率进行理想内插采样输出相等。如图5所示：故可得：
此处称为小数间隔。T5为输入采样间隔，为输出采样间隔，其中n为的最大整数，此时重采样输出为：
2).基于多项式有限脉冲响应的滤波器
由上式15可知连续时间脉冲响应是小数间隔的函数，这就意味着对任意新的值内插滤波器参数都将改变。当然我们可以通过计算所有可能的值得到滤波器对应的系数，并将这些值存储到查找表里进行查找取值，但是这样做会造成存储资源的浪费。所以采用基于多项式内插的方法实现滤波器参数的计算。
基于多项式有限脉冲响应的滤波器的响应表达式如下：
其中i＝-N/2+1，-N/2+2,…….N/2其中表示此多项式系数且为常量与无关。由lagrange推倒理论上式1-3可表示为
的分段多项式函数。
3).Farrow结构滤波器
由上面式15及16可得：
其中上式中的Z域变换表示为
其中m＝0,1,……M。故Farrow滤波器结构参照图6。
此设计中采用Farrow结构的大大简化了内插滤波器，采用N＝4时的四个脉冲基点进行运算，降低本发明结构的乘法器数。
上述仅为本发明的具体实施方式，但本发明的设计构思并不局限于此，凡利用此构思对本发明进行非实质性的改动，均应属于侵犯本发明保护范围的行为。
Claims (6)
1.一种基于直接判决载波相位同步FPGA结构，其特征在于：包括复数乘法器、数字内插滤波器、数字鉴相器、数字环路滤波器和数控振荡器；复数乘法器一输入端接收数字基带信号用于复数相乘，输出端与数字内插滤波器输入端相连进行内插滤波；该数字内插滤波器一输出端作为数据输出，另一输出端连接数字鉴相器输入端进行相位误差计算；该数字鉴相器输出端连接数字环路滤波器输入端以滤除高频分量，输出端连接数控振荡器以调整输入数据的相位和频率，该数控振荡器输出端连接复数乘法器的另一输入端以与数字基带信号进行复数相乘。
2.如权利要求1所述的一种基于直接判决载波相位同步FPGA结构，其特征在于：所述数字环路滤波器包括与数字鉴相器输出端相连的比例支路和积分支路，该积分支路通过一延迟单元和一加法器对输入的误差信号进行积分，再与该比例支路输出端相加。
3.如权利要求1所述的一种基于直接判决载波相位同步FPGA结构，其特征在于：所述数控振荡器为基于查找表的数控振荡器，其包括相位累加模块和ROM查找表，该相位累加模块与所述数字环路滤波器输出端相连以确定相位增量，作为ROM查找表的查找地址，从而得到幅度量化值送至所述复数乘法器。
4.如权利要求1所述的一种基于直接判决载波相位同步FPGA结构，其特征在于：所述复数乘法器为基于CORDIC算法的复数乘法器。
5.如权利要求1所述的一种基于直接判决载波相位同步FPGA结构，其特征在于：所述数字内插滤波器采用Farrow结构滤波器。
6.一种基于直接判决载波相位同步的方法，其特征在于：将接收到的数字基带信号与校正信号进行复数相乘，再经过内插滤波；对内插滤波后的信号进行相位误差计算，再滤除高频分量并调整输入数据的相位和频率，之后作为校正信号与数字基带信号进行新的复数相乘，确定新的内插点及采样速率。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610281629.7A CN106603218A (zh) | 2016-04-29 | 2016-04-29 | 一种基于直接判决载波相位同步fpga结构和方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610281629.7A CN106603218A (zh) | 2016-04-29 | 2016-04-29 | 一种基于直接判决载波相位同步fpga结构和方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN106603218A true CN106603218A (zh) | 2017-04-26 |
Family
ID=58555934
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610281629.7A Pending CN106603218A (zh) | 2016-04-29 | 2016-04-29 | 一种基于直接判决载波相位同步fpga结构和方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106603218A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108111459A (zh) * | 2017-12-21 | 2018-06-01 | 中国电子科技集团公司第五十四研究所 | 一种基于FPGA的高速16apsk信号的载波同步方法 |
| CN111641402A (zh) * | 2020-06-23 | 2020-09-08 | 湖南国科微电子股份有限公司 | 一种数字环路滤波电路的带宽调整方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5579345A (en) * | 1994-10-13 | 1996-11-26 | Westinghouse Electric Corporation | Carrier tracking loop for QPSK demodulator |
| CN1303552A (zh) * | 1998-05-18 | 2001-07-11 | 萨尔诺夫公司 | 用于对一残留边带接收机执行相位检测和定时恢复的方法和设备 |
| CN1409911A (zh) * | 1999-12-15 | 2003-04-09 | 因芬尼昂技术股份公司 | 用于角调制信号的接收装置 |
| CN101383631A (zh) * | 2007-09-05 | 2009-03-11 | 中国科学院微电子研究所 | Td-scdma终端的频偏估计与补偿方法 |
| US20120224657A1 (en) * | 2009-11-05 | 2012-09-06 | Nec Corporation | Carrier recovery circuit and demodulation circuit under quasi-coherent detection method |
| CN103746790A (zh) * | 2013-12-18 | 2014-04-23 | 中国电子科技集团公司第五十四研究所 | 一种基于内插的全数字高速并行定时同步方法 |
-
2016
- 2016-04-29 CN CN201610281629.7A patent/CN106603218A/zh active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5579345A (en) * | 1994-10-13 | 1996-11-26 | Westinghouse Electric Corporation | Carrier tracking loop for QPSK demodulator |
| CN1303552A (zh) * | 1998-05-18 | 2001-07-11 | 萨尔诺夫公司 | 用于对一残留边带接收机执行相位检测和定时恢复的方法和设备 |
| CN1409911A (zh) * | 1999-12-15 | 2003-04-09 | 因芬尼昂技术股份公司 | 用于角调制信号的接收装置 |
| CN101383631A (zh) * | 2007-09-05 | 2009-03-11 | 中国科学院微电子研究所 | Td-scdma终端的频偏估计与补偿方法 |
| US20120224657A1 (en) * | 2009-11-05 | 2012-09-06 | Nec Corporation | Carrier recovery circuit and demodulation circuit under quasi-coherent detection method |
| CN103746790A (zh) * | 2013-12-18 | 2014-04-23 | 中国电子科技集团公司第五十四研究所 | 一种基于内插的全数字高速并行定时同步方法 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108111459A (zh) * | 2017-12-21 | 2018-06-01 | 中国电子科技集团公司第五十四研究所 | 一种基于FPGA的高速16apsk信号的载波同步方法 |
| CN108111459B (zh) * | 2017-12-21 | 2020-12-15 | 中国电子科技集团公司第五十四研究所 | 一种基于FPGA的高速16apsk信号的载波同步方法 |
| CN111641402A (zh) * | 2020-06-23 | 2020-09-08 | 湖南国科微电子股份有限公司 | 一种数字环路滤波电路的带宽调整方法 |
| CN111641402B (zh) * | 2020-06-23 | 2023-07-14 | 湖南国科微电子股份有限公司 | 一种数字环路滤波电路及其带宽调整方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1078030A (en) | Digital phase detector | |
| CN109274623B (zh) | 一种基于大点数fft修正载波频偏的实现方法 | |
| CA2181843C (en) | Demodulator, modulation and demodulation system, and demodulation method | |
| EP3490209A1 (en) | Preamble detection mechanism for reception of asynchronous packets | |
| CN106972832B (zh) | 一种可任意倍数重采样的数字下变频器 | |
| CN104201991A (zh) | 实现捷变频米波雷达的数字下变频系统 | |
| CN108183877B (zh) | 一种基于fpga的多音调频信号解调方法 | |
| IE64210B1 (en) | A method of rapidly controlling the frequency of a coherent radio receiver and apparatus for carrying out the method | |
| RU2393641C1 (ru) | Демодулятор фазоманипулированных сигналов | |
| CN107786479B (zh) | 一种qpsk载波恢复大频偏补偿系统及方法 | |
| CN101005480A (zh) | 解调电路和解调方法 | |
| CN116232558B (zh) | 一种iq时延补偿方法、装置、电子设备和存储介质 | |
| JP3986891B2 (ja) | デジタル通信受信機における受信信号のデジタル復調装置および方法 | |
| CN106603218A (zh) | 一种基于直接判决载波相位同步fpga结构和方法 | |
| US5128966A (en) | System for demodulating frequency- or phase-modulated signals by quadrature-phase | |
| US4862098A (en) | Continuous-wave-modulation detectors using prediction methods | |
| CN109088617B (zh) | 比率可变数字重采样滤波器 | |
| CN110176934A (zh) | 一种信号解调方法、装置、设备及存储介质 | |
| CN102946229B (zh) | 一种数字下变频的实现方法 | |
| US7751303B2 (en) | Demodulation circuit for use in receiver using if directing sampling scheme | |
| CN107733832B (zh) | Apsk接收机及其提取本地载波相位误差的方法 | |
| CN113709073B (zh) | 一种正交相移键控调制信号的解调方法 | |
| WO2016010648A1 (en) | Generation of high-rate sinusoidal sequences | |
| US20080224750A1 (en) | Digital delay architecture | |
| CN205545298U (zh) | 一种基于直接判决载波相位同步结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WD01 | Invention patent application deemed withdrawn after publication | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20170426 |