CN203942513U - 基于fpga的可调高精度小数分频电路 - Google Patents
基于fpga的可调高精度小数分频电路 Download PDFInfo
- Publication number
- CN203942513U CN203942513U CN201420021508.5U CN201420021508U CN203942513U CN 203942513 U CN203942513 U CN 203942513U CN 201420021508 U CN201420021508 U CN 201420021508U CN 203942513 U CN203942513 U CN 203942513U
- Authority
- CN
- China
- Prior art keywords
- frequency
- fpga
- frequency division
- input signal
- high precision
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000012360 testing method Methods 0.000 claims description 9
- 238000006243 chemical reaction Methods 0.000 abstract description 3
- 238000005259 measurement Methods 0.000 abstract description 3
- 238000009825 accumulation Methods 0.000 abstract description 2
- 238000000034 method Methods 0.000 description 5
- 230000000630 rising effect Effects 0.000 description 3
- 238000005070 sampling Methods 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000000205 computational method Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000001186 cumulative effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000008030 elimination Effects 0.000 description 1
- 238000003379 elimination reaction Methods 0.000 description 1
- 230000010363 phase shift Effects 0.000 description 1
Landscapes
- Measuring Frequencies, Analyzing Spectra (AREA)
Abstract
本实用新型旨在实现一种可随输入信号频率变化而变化的基于FPGA的可调高精度小数分频电路，主要包括硬件测频电路、外部时钟、FPGA部分（含DCM倍频，分频数控制、累加分频器等模块，DCM实现倍频）、AD模块等。当分频数不变时可作为系统时钟信号输出，当分频数可变时能应用于AD转换采样频率中，并且其输出随模拟输入信号频率的变化而变化，从而实现保持采样点的稳定输出。
Description
技术领域
本实用新型涉及基于FPGA的可调高精度小数分频电路。
背景技术
当前小数分频电路通常采用的方法是遵循吞脉冲原理，在若干个分频周期中采取某种方法使某几个周期多计或少计一个数，从而在整个计数周期的总体平均意义上获得一个小数分频。但在实际应用中有几个问题，一是其是通过时间的延长而实现的整体意义上的周期性，不适合对时钟要求严格的系统；二是其分频后的占空比不为50%,波动较大。
发明内容
本实用新型的目的在于提供一种基于FPGA的可调高精度小数分频电路，其分频数可调，在固定频率时，可作为系统时钟；在可调频率时，可作为AD采样时钟，随输入信号频率变化而变化，从而实现保持采样点不变。
为实现上述实用新型目的，本实用新型的技术方案为：基于FPGA的可调高精度小数分频电路，包括硬件测评调理电路、现场可编辑逻辑门阵列FPGA、AD模块，所述现场可编辑逻辑门阵列FPGA的信号输入端连接硬件测评调理电路，硬件测评调理电路接收输入信号，现场可编辑逻辑门阵列FPGA的可变频率输出至AD模块。
对比现有技术，本实用新型基于FPGA的可调高精度小数分频电路主要包括硬件测频电路、外部时钟、FPGA部分（含DCM倍频，分频数控制、累加分频器等模块，DCM实现倍频）、AD模块等；该新型是通过将初始信号按比例先倍频、再分频的方法达到实现小数分频的结果，输出易识别的频率方波信号。本实用新型旨在实现一种可随输入信号频率变化而变化的高精度小数分频输出的电路。当分频数不变时可作为系统时钟信号输出，当分频数可变时能应用于AD转换采样频率中，并且其输出随模拟输入信号频率的变化而变化，从而实现保持采样点的稳定输出。本实用新型采用高性能DCM模块倍频，能提高分频精度，分频数能随输入信号频率改变而改变；最后实现的小数分频占空比约为50%。
附图说明
图1为本实用新型实施例可调高精度小数分频模型图；
图2为图1中的硬件测频调理电路。
具体实施方式
参见图1-图2，本实用新型实施例基于FPGA的可调高精度小数分频电路，包括硬件测评调理电路、现场可编辑逻辑门阵列FPGA、AD模块，所述现场可编辑逻辑门阵列FPGA的信号输入端连接硬件测评调理电路，硬件测评调理电路接收输入信号，现场可编辑逻辑门阵列FPGA的可变频率输出至AD模块。
作为本实用新型的优选，选择ISE12.4中的signal-dcm（数字时钟管理模块）。DCM（数字时钟管理模块）主要功能有：分频倍频，将输入时钟进行multiply或divide，得到输出时钟；去时钟skew，消除时钟由于传输引起的同一时钟到达不同地点的延迟差；相移输出；全局时钟；电平转换，输出不同电平标准的时钟。所用到的管脚有输入时钟源（CLKIN）、复位、频率综合器输出（CLKFX），CLKFX是CLKIN的M/D倍，其中M=2…32，D=1…32。即最大倍频数为32倍，最小能实现16分频。本实用新型M选择32，D选择1，实现倍频数为32。
输入信号通过硬件采频，通过电压通道过零点采集频率信息，利用FPGA计算出频率。
分频数控制模块利用频率数据，计算出保持采样点数所需采样频率及所需分频数。
累加器法是以累加器的模值为基数，以步长作为计数，这样就可以通过修改累加器的模值和步长，以实现任意任意精度逼近预定的分频比。在时钟的上升沿累加器累加步长，在达到模值时输出信号，实现分频。作为本实用新型的优选，利用累加器实现高精度分频，但由于求步长时进行了取整运算，即四舍五入，所以其结果不是精确值，由此可以看出，累加器法的设计核心是累加器位数的确定，位数越多，则精度越高，相应的资源占用也更多，故采用20位累加器，模值为1048576，能实现高精确度的分频。
输入信号经过过零点采集转变为同频率的高低电平信号，通过FPGA判断，即可得出其频率数。具体实施方式采用频率计数方式，在输入信号上升沿开始计数，直到下个上升沿停止，FPGA时钟频率除以计数值即为输入信号频率。
根据所需，由输入信号频率可对应得出最终需要的的输出信号频率，从而计算得出分频数。对于不同的输入信号频率，计算出的分频数也不同。例如计算得出所需输出频率为1.95Mhz，系统晶振为10Mhz，分频数计算方法如，10*32/1.95=164.1。
上式中的32倍，即为DCM倍频。由于在FPGA计算时都采用整数部分，而倍频的目的是为了将分频数扩大，从而让小数点后移，提高精度。如上式没有倍频，则分频数为5.128，增加了分频难度。
对于20位，模值为1048576的累加器，分频数为164.1时，步长为1048576/164.1=6389.86。取整数6390为步长，累加器以此累加，输出所需分频频率。通过控制修改分频数，就修改了步长，从而实现输出频率的变化。
本实用新型频率信号可以实现固定分频作为时钟运用于各个系统中，能满足对时钟要求较严格的情况，也可以作为控制AD等芯片工作的可任意变化的采样信号。
以上内容是结合具体的实施方式对本实用新型所做的进一步详细说明，不能认定本实用新型的具体实施只局限于这些说明。对于本实用新型所属的技术领域的普通技术人员来说，在不脱离本实用新型构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本实用新型的保护范围。
Claims (1)
1.基于FPGA的可调高精度小数分频电路，其特征在于：包括硬件测评调理电路、现场可编辑逻辑门阵列FPGA、AD模块，所述现场可编辑逻辑门阵列FPGA的信号输入端连接硬件测评调理电路，硬件测评调理电路接收输入信号，现场可编辑逻辑门阵列FPGA的可变频率输出至AD模块，输入信号通过硬件采频，通过电压通道过零点采集频率，利用现场可编辑逻辑门阵列FPGA计算出频率。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201420021508.5U CN203942513U (zh) | 2014-01-14 | 2014-01-14 | 基于fpga的可调高精度小数分频电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201420021508.5U CN203942513U (zh) | 2014-01-14 | 2014-01-14 | 基于fpga的可调高精度小数分频电路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN203942513U true CN203942513U (zh) | 2014-11-12 |
Family
ID=51861797
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201420021508.5U Expired - Lifetime CN203942513U (zh) | 2014-01-14 | 2014-01-14 | 基于fpga的可调高精度小数分频电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN203942513U (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105407274A (zh) * | 2015-11-02 | 2016-03-16 | 深圳怡化电脑股份有限公司 | 利用fpga实现图像采集的方法 |
| CN109936365A (zh) * | 2019-04-01 | 2019-06-25 | 上海安路信息科技有限公司 | 小数分频锁相环锁定检测方法及其系统 |
| CN111273271A (zh) * | 2020-03-09 | 2020-06-12 | 上海无线电设备研究所 | 一种有限硬件资源条件下无盲区测距方法 |
-
2014
- 2014-01-14 CN CN201420021508.5U patent/CN203942513U/zh not_active Expired - Lifetime
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105407274A (zh) * | 2015-11-02 | 2016-03-16 | 深圳怡化电脑股份有限公司 | 利用fpga实现图像采集的方法 |
| CN105407274B (zh) * | 2015-11-02 | 2018-08-24 | 深圳怡化电脑股份有限公司 | 利用fpga实现图像采集的方法 |
| CN109936365A (zh) * | 2019-04-01 | 2019-06-25 | 上海安路信息科技有限公司 | 小数分频锁相环锁定检测方法及其系统 |
| CN109936365B (zh) * | 2019-04-01 | 2021-02-02 | 上海安路信息科技有限公司 | 小数分频锁相环锁定检测方法及其系统 |
| CN111273271A (zh) * | 2020-03-09 | 2020-06-12 | 上海无线电设备研究所 | 一种有限硬件资源条件下无盲区测距方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104216279A (zh) | 一种基于fpga的时间间隔测量装置 | |
| CN101976037B (zh) | 一种多次同步模拟内插的时间间隔测量方法和装置 | |
| CN102778673B (zh) | 雷达回波信号高精度距离模拟方法、装置及目标模拟器 | |
| CN102645583B (zh) | 基于群周期相位处理的宽频快速频率测量方法 | |
| CN104111601B (zh) | 一种基于延时环缩减法的时间数字转换器及其时间间隔测量方法 | |
| US10879922B2 (en) | Time-based, current-controlled paired oscillator analog-to-digital converter with selectable resolution | |
| CN104410413B (zh) | 原子频标频率修正方法、装置及原子频标 | |
| CN203942513U (zh) | 基于fpga的可调高精度小数分频电路 | |
| CN104407510B (zh) | 一种授时的方法和装置 | |
| CN103499743A (zh) | 一种高精度测量电阻电容的系统及电路 | |
| CN105245203B (zh) | 高精度低速时钟占空比检测系统及方法 | |
| CN102175337B (zh) | 温度传感器 | |
| CN110069009A (zh) | 多通道时间数字转换器和光电探测装置 | |
| CN103699001A (zh) | 利用恒温晶体振荡器实现低成本高精度的记时方法及系统 | |
| CN204515123U (zh) | 一种毫米波雷达的回波信号采集装置 | |
| CN107395123B (zh) | 一种基于gps秒脉冲的2的幂次方倍频方法 | |
| CN106597097A (zh) | 一种高精度频率测量方法 | |
| CN203950131U (zh) | 一种基于fpga的高精度时间间隔测量装置 | |
| CN203275896U (zh) | 一种低成本亚纳秒级时间间隔检测电路 | |
| CN103618501A (zh) | 基于fpga的交流采样同步倍频器 | |
| CN103901271A (zh) | 一种频率测试方法及系统 | |
| CN104300985A (zh) | 一种基于脉冲计数的积分式ad转换电路及方法 | |
| EP3479176B1 (en) | Signal processing apparatus and method, and electronic device comprising the apparatus | |
| CN102914699B (zh) | 调制域测量系统及其方法 | |
| CN103746687A (zh) | 自适应精度的定时/计数逻辑系统及定时/计数器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CX01 | Expiry of patent term | ||
| CX01 | Expiry of patent term |
Granted publication date: 20141112 |