CN105407274A - 利用fpga实现图像采集的方法 - Google Patents
利用fpga实现图像采集的方法 Download PDFInfo
- Publication number
- CN105407274A CN105407274A CN201510731774.6A CN201510731774A CN105407274A CN 105407274 A CN105407274 A CN 105407274A CN 201510731774 A CN201510731774 A CN 201510731774A CN 105407274 A CN105407274 A CN 105407274A
- Authority
- CN
- China
- Prior art keywords
- clock signal
- fpga
- signal clk
- data
- imaq
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
- H04N23/60—Control of cameras or camera modules
- H04N23/66—Remote control of cameras or camera parts, e.g. by remote control devices
Abstract
本发明实施例提出了一种利用FPGA实现图像采集的方法,包括倍频步骤:利用FPGA内数字时钟管理单元DCM将外部时钟CLK提供的时钟信号CLK_SYS倍频为大于或等于2×CLK_SYS的高频时钟信号CLK_D;分频步骤:利用高频时钟信号CLK_D分频生成A/D转换器、图像传感器CIS所需时钟信号;图像采集步骤:利用高频时钟信号CLK_D完成图像采集整个回路中的全部时序控制及图像采集。本发明实施例将倍频后的高频时钟信号分频,采用同源同相的时钟信号进行时序控制和图像采集,数据采集快速有效、可靠;将采集的数据利用高频时钟信号CLK_D按照数据流的形式写入对应的RAM地址中,使数据排列也快速高效、可靠。
Description
技术领域
本发明涉及图像采集技术领域,尤其涉及一种利用FPGA(FieldProgrammableGateArray,现场可编程门阵列)实现图像采集的方法。
背景技术
图像传感器如设于存取款自主设备中的图像传感器,嵌于验钞器内,用于采集各种钞票的图像数据,用于钞票检伪,因此,图像传感器至关重要,其性能直接影响到验钞器的性能。
如图1所示,现有的图像传感器的时序架构方式为:
1.外部时钟CLK提供系统时钟;
2.利用片内的时钟管理单元DCM为图像传感器CIS提供作为数据采集的时钟,并为模数转换器A/D提供工作时钟;
3.将图像传感器CIS输出的模拟信号经过A/D转换器转换后的三段式数据进行第一级存储,然后将第一级存储数据进行第二级存储(即根据图2所示的时序图,按照三段进行像素点排序处理),然后获取到完整的图像数据。
上述时序架构方式至少存在如下缺陷:
1.外挂器件(如图像传感器CIS)存在时延,采集时刻点不可控,导致数据不准确;
2.存在利用多路时钟进行数据处理即跨时钟域处理的问题,处理过程中易出现伪数据现象;
3.在数据转换过程中多级处理中易出错及可能导致时间冗余量不足的现象,导致数据失真或错误;
4.多级存储处理使数据采集周期增大(至少增加一倍),造成极大的浪费。
发明内容
本发明实施例所要解决的技术问题在于,提供一种利用FPGA实现图像采集的方法,以快速有效、可靠地完成数据采集。
为了解决上述技术问题,本发明实施例提出了一种利用FPGA实现图像采集的方法,包括:
倍频步骤:利用FPGA内数字时钟管理单元DCM将外部时钟CLK提供的时钟信号CLK_SYS倍频为大于或等于2×CLK_SYS的高频时钟信号CLK_D;
分频步骤:利用高频时钟信号CLK_D分频生成A/D转换器、图像传感器CIS所需时钟信号;及
图像采集步骤:利用高频时钟信号CLK_D完成图像采集整个回路中的全部时序控制及图像采集。
进一步地,图像采集步骤之后还包括数据存储步骤:
将采集的数据利用高频时钟信号CLK_D进行流水线操作并按照数据流的形式写入对应的RAM地址中。
进一步地,所述数据流由三段式并行输出的三个像素按照Apix、A+△pix、A+2×△pix的方式依序分组并排列形成数据流进行传输,且存入的地址也存在对应的偏移关系,其中,Apix为采集的某行数据中的第A个像素,A取值区间为[1,1000],△pix为像素偏移量。
进一步地,所述流水线操作为流水线操作两次。
进一步地,所述数据存储步骤之后还包括:
发送步骤:对存储的数据按照需求方式进行组帧后发送给下位机进行应用。
进一步地,分频步骤中分频生成A/D转换器、图像传感器CIS所需时钟利用FPGA中I/O输出。
本发明实施例通过提出一种利用FPGA实现图像采集的方法,通过对外部时钟CLK提供的时钟信号CLK_SYS进行倍频,并将倍频后的高频时钟分频,采用同源同相的时钟信号进行时序控制和图像采集,具有使数据采集快速有效、可靠的技术效果;将采集的数据利用高频时钟信号CLK_D按照数据流的形式写入对应的RAM地址中,使数据排列也快速高效、可靠。
附图说明
图1是现有技术的时序架构示意图。
图2是现有技术的三段式数据分级存储示意图。
图3是本发明实施例的时序架构示意图。
图4是本发明实施例利用FPGA实现图像采集的方法流程图。
图5是本发明实施例的三段式并行输出的像素组成的数据流示意图。
图6是采用本发明实施例利用FPGA实现图像采集的方法采集的200DPIRGB效果图。
附图标号说明
倍频步骤S1
分频步骤S2
图像采集步骤S3
数据存储步骤S4
发送步骤S5。
具体实施方式
需要说明的是,在不冲突的情况下,本申请中的实施例及实施例中的特征可以相互结合,下面结合附图和具体实施例对本发明作进一步详细说明。
请参照图3和图4,本发明实施例利用FPGA(FieldProgrammableGateArray,现场可编程门阵列)实现图像采集的方法,包括以下几个步骤。
倍频步骤S1:利用FPGA内数字时钟管理单元DCM将外部时钟CLK提供的时钟信号CLK_SYS倍频为大于或等于2×CLK_SYS的高频时钟信号CLK_D。
分频步骤S2:利用高频时钟信号CLK_D分频生成A/D转换器、图像传感器CIS所需时钟信号。优选地,分频步骤S2中分频生成A/D转换器、图像传感器CIS所需时钟信号利用FPGA中I/O输出,不占用时钟总线资源,且不再利用其参与任何数据采样过程。
图像采集步骤S3:利用高频时钟信号CLK_D完成图像采集整个回路中的全部时序控制及图像采集。
上述实施方式至少存在如下有益效果:
1)整个回路中均采用同源同相时钟信号,不存在跨时钟域处理导致数据错误的问题;
2)整个回路中只需要控制数据采样时刻点,不再采用单独的时钟进行采样,可忽略其时延造成的偏差;
3)采样频率更高,图像传感器的稳定时间短暂,约为(20ns~40ns);因此用更高精度的时钟频率数据准确性及精度更高。
数据存储步骤S4:将采集的数据利用高频时钟信号CLK_D进行流水线操作并按照数据流的形式写入对应的RAM地址中。优选地,所述数据流由三段式并行输出的三个像素按照Apix、A+△pix、A+2×△pix的方式依序分组并排列形成数据流进行传输,且存入的地址也存在对应的偏移关系,其中,Apix为采集的某行数据中的第A个像素,A取值区间为[1,1000],△pix为像素偏移量。优选地,所述流水线操作为流水线操作两次。
请参照图5和图6,采集的图像数据的输出是以三段式并行高速输出,其同一时刻点输出了三个像素点数据(对A/D转换器的模拟端而言),数据周期为T,只要满足最大处理周期T小于等于125ns的情况下,可以任意操作,本发明实施方式的处理时钟为高频时钟信号CLK_D,其周期远远小于周期T,满足条件。
数据利用高频时钟信号CLK_D进行流水线操作,该操作的必要性有以下几点:
A、充分保障后级的时间冗余量充分,如不进行该操作数据无法充分保障(随着后级处理的复杂度增高,时间冗余量降低)。
B、多次采样,充分保障数据的有效性,防止亚稳态现象的发生。
发送步骤S5:对存储的数据按照需求方式进行组帧后发送给下位机进行应用。
具体地,直接按照数据流将数据写入对应的RAM地址中;如需对数据进行运算,则可将数据写入后即刻读出,完成处理后再将其及时写入对应地址中,保证其处理周期T小于125ns即可(图像校正中即应用该方式)。
另外,本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程,是可以通过程序来指令相关的硬件来完成,所述的程序可存储于一计算机可读存储介质中,该程序在执行时,可包括如上述各方法的实施例的流程。其中,所述的存储介质可为磁碟、光盘、只读存储记忆体(Read-OnlyMemory,ROM)或随机存储记忆体(RandomAccessMemory,RAM)等。
尽管已经示出和描述了本发明的实施例,对于本领域的普通技术人员而言,可以理解在不脱离本发明的原理和精神的情况下可以对这些实施例进行多种变化、修改、替换和变型,本发明的范围由所附权利要求及其等同范围限定。
Claims (6)
1.一种利用FPGA实现图像采集的方法,其特征在于,所述方法包括:
倍频步骤:利用FPGA内数字时钟管理单元DCM将外部时钟CLK提供的时钟信号CLK_SYS倍频为大于或等于2×CLK_SYS的高频时钟信号CLK_D;
分频步骤:利用高频时钟信号CLK_D分频生成A/D转换器、图像传感器CIS所需时钟信号;及
图像采集步骤:利用高频时钟信号CLK_D完成图像采集整个回路中的全部时序控制及图像采集。
2.如权利要求1所述的利用FPGA实现图像采集的方法,其特征在于,图像采集步骤之后还包括数据存储步骤:
将采集的数据利用高频时钟信号CLK_D进行流水线操作并按照数据流的形式写入对应的RAM地址中。
3.如权利要求2所述的利用FPGA实现图像采集的方法,其特征在于,所述数据流由三段式并行输出的三个像素按照Apix、A+△pix、A+2×△pix的方式依序分组并排列形成数据流进行传输,且存入的地址也存在对应的偏移关系,其中,Apix为采集的某行数据中的第A个像素,A取值区间为[1,1000],△pix为像素偏移量。
4.如权利要求2所述的利用FPGA实现图像采集的方法,其特征在于,所述流水线操作为流水线操作两次。
5.如权利要求2所述的利用FPGA实现图像采集的方法,其特征在于,所述数据存储步骤之后还包括:
发送步骤:对存储的数据按照需求方式进行组帧后发送给下位机进行应用。
6.如权利要求1至5中任一项所述的利用FPGA实现图像采集的方法,其特征在于,分频步骤中分频生成A/D转换器、图像传感器CIS所需时钟信号利用FPGA中I/O输出。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510731774.6A CN105407274B (zh) | 2015-11-02 | 2015-11-02 | 利用fpga实现图像采集的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510731774.6A CN105407274B (zh) | 2015-11-02 | 2015-11-02 | 利用fpga实现图像采集的方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN105407274A true CN105407274A (zh) | 2016-03-16 |
CN105407274B CN105407274B (zh) | 2018-08-24 |
Family
ID=55472494
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201510731774.6A Active CN105407274B (zh) | 2015-11-02 | 2015-11-02 | 利用fpga实现图像采集的方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN105407274B (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108198326A (zh) * | 2017-12-28 | 2018-06-22 | 深圳怡化电脑股份有限公司 | 用于纸币数据的传输方法、装置、电子设备及存储介质 |
CN108471511A (zh) * | 2018-03-12 | 2018-08-31 | 深圳怡化电脑股份有限公司 | 图像数据的处理系统及其处理方法 |
CN111273271A (zh) * | 2020-03-09 | 2020-06-12 | 上海无线电设备研究所 | 一种有限硬件资源条件下无盲区测距方法 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5819075A (en) * | 1995-07-14 | 1998-10-06 | Dolphin Interconnect Solutions, Inc. | Multiprocessor interconnection in scalable coherent interface |
WO1999025068A1 (en) * | 1997-11-05 | 1999-05-20 | Telefonaktiebolaget Lm Ericsson (Publ) | Phase-locked loop with improvements on phase jitter, mtie, tracking speed and locking speed |
US20020008591A1 (en) * | 2000-03-02 | 2002-01-24 | Swoboda Gary L. | Programmable ring oscillator |
CN102625056A (zh) * | 2012-03-30 | 2012-08-01 | 广东正业科技股份有限公司 | 一种基于fpga的cis图像采集系统及其采集方法 |
CN103888688A (zh) * | 2014-03-20 | 2014-06-25 | 中国科学院光电技术研究所 | 一种用于驱动电荷耦合器件的时序发生装置 |
CN203942513U (zh) * | 2014-01-14 | 2014-11-12 | 武汉烽火富华电气有限责任公司 | 基于fpga的可调高精度小数分频电路 |
CN104899167A (zh) * | 2014-03-05 | 2015-09-09 | 鞍钢股份有限公司 | 一种基于fpga的便携式高速数据采集方法 |
-
2015
- 2015-11-02 CN CN201510731774.6A patent/CN105407274B/zh active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5819075A (en) * | 1995-07-14 | 1998-10-06 | Dolphin Interconnect Solutions, Inc. | Multiprocessor interconnection in scalable coherent interface |
WO1999025068A1 (en) * | 1997-11-05 | 1999-05-20 | Telefonaktiebolaget Lm Ericsson (Publ) | Phase-locked loop with improvements on phase jitter, mtie, tracking speed and locking speed |
US20020008591A1 (en) * | 2000-03-02 | 2002-01-24 | Swoboda Gary L. | Programmable ring oscillator |
CN102625056A (zh) * | 2012-03-30 | 2012-08-01 | 广东正业科技股份有限公司 | 一种基于fpga的cis图像采集系统及其采集方法 |
CN203942513U (zh) * | 2014-01-14 | 2014-11-12 | 武汉烽火富华电气有限责任公司 | 基于fpga的可调高精度小数分频电路 |
CN104899167A (zh) * | 2014-03-05 | 2015-09-09 | 鞍钢股份有限公司 | 一种基于fpga的便携式高速数据采集方法 |
CN103888688A (zh) * | 2014-03-20 | 2014-06-25 | 中国科学院光电技术研究所 | 一种用于驱动电荷耦合器件的时序发生装置 |
Non-Patent Citations (4)
Title |
---|
封彦彪等: "基于Xilinx FPGA的时钟管理设计与实现", 《电子测量技术》 * |
李善寿等: "基于FPGA和CIS的人民币图像采集系统设计", 《基于FPGA和CIS的人民币图像采集系统设计》 * |
李旭: "基于FPGA的流水线技术应用研究", 《电子测量技术》 * |
邹连英等: "纸币清分系统中光电图像实时采集方法", 《武汉工程大学学报》 * |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108198326A (zh) * | 2017-12-28 | 2018-06-22 | 深圳怡化电脑股份有限公司 | 用于纸币数据的传输方法、装置、电子设备及存储介质 |
CN108198326B (zh) * | 2017-12-28 | 2020-07-24 | 深圳怡化电脑股份有限公司 | 用于纸币数据的传输方法、装置、电子设备及存储介质 |
CN108471511A (zh) * | 2018-03-12 | 2018-08-31 | 深圳怡化电脑股份有限公司 | 图像数据的处理系统及其处理方法 |
CN111273271A (zh) * | 2020-03-09 | 2020-06-12 | 上海无线电设备研究所 | 一种有限硬件资源条件下无盲区测距方法 |
Also Published As
Publication number | Publication date |
---|---|
CN105407274B (zh) | 2018-08-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN105407274A (zh) | 利用fpga实现图像采集的方法 | |
CN107402597A (zh) | 一种数据与时钟对齐的方法、装置、介质及磁共振设备 | |
CN102890427B (zh) | 一种直写式光刻系统的fpga中倾斜数据准备的方法 | |
CN104599227A (zh) | 用于高速ccd数据存储的ddr3仲裁控制器及方法 | |
CN103116551A (zh) | 应用于CLB总线的NorFLASH存储接口模块 | |
CN106250429A (zh) | 一种基于sqoop的数据抽取方法 | |
CN104505126A (zh) | 一种动态存储器测试系统及方法 | |
CN105550131B (zh) | 一种基于有限状态机和arinc659总线的接口数据处理系统及方法 | |
CN104597802A (zh) | 一种超高采样率可重现数据采集系统 | |
CN103019645B (zh) | Ccd信号处理电路高速数据流仲裁控制方法 | |
CN100395742C (zh) | 可快速地于不同储存装置间传输数据的计算机系统 | |
CN103309981A (zh) | 一种具有高存储效率的adc数据组织系统及其方法 | |
CN103400153A (zh) | 一种用于实时图像识别的串行滤波匹配方法及系统 | |
CN102455889B (zh) | 一种获取进程输出日志的方法、装置及企业系统 | |
CN104035898A (zh) | 一种基于vliw类型处理器的访存系统 | |
CN102033823B (zh) | 一种保存数据的方法及装置 | |
CN104915316A (zh) | 通信设备 | |
US8751853B2 (en) | Quad-data rate controller and implementing method thereof | |
CN102231140B (zh) | 一种基于双口ram的数据包络获取方法 | |
CN103824550A (zh) | 一种基于分时复用技术的液晶屏显示系统及方法 | |
CN102890664A (zh) | 一种扩容式数据采集板及其数据存储方法 | |
CN103425558A (zh) | 一种基于测试配置表实现板卡io口测试的方法 | |
CN102521180A (zh) | 一种多通道实时直读存储器结构 | |
CN105739947A (zh) | 一种寄存器冲突的检测方法及装置 | |
CN104698960A (zh) | 一种液压机自动化控制系统用数据交换技术 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |