KR20030058391A

KR20030058391A - 원하는 주파수 정확도를 가지는 주파수 비교기

Info

Publication number: KR20030058391A
Application number: KR1020010088819A
Authority: KR
Inventors: 이한일
Original assignee: 삼성전자주식회사
Priority date: 2001-12-31
Filing date: 2001-12-31
Publication date: 2003-07-07

Abstract

본 발명은 원하는 주파수 정확도를 가지는 주파수 비교기에 관한 것으로, 상기 주파수 비교기는, 사용자에 의해 소정의 값으로 프로그램 된 카운터 횟수만큼 기준 신호 및 비교 될 대상 신호의 클럭 수를 각각 카운트하고, 카운트가 완료된 시점에서 2 클럭이 경과한 후에 제 1 및 제 2 신호 전달부를 통해 출력되는 데이터 값을 비교함으로써, 기준 신호 및 대상 신호의 주파수를 비교하게 된다. 따라서, 두 신호가 동기가 되지 않았다 하더라도 두 신호의 주파수 비교가 가능하다. 그리고, 제 1 및 제 2 카운터의 카운트 횟수를 적절히 프로그램 함으로써 주파수 비교기의 정확도를 적절히 조절할 수 있다.

Description

원하는 주파수 정확도를 가지는 주파수 비교기{Frequency Comparator with programmable frequency accuracy}

본 발명은 주파수 비교기에 관한 것으로, 특히 원하는 주파수 정확도를 가지고, 위상이 동기되지 않은 두 신호의 주파수를 비교할 수 있는 주파수 비교기에 관한 것이다.

일반적으로 위상 동기 루프(Phase-Locked Loop, 이하 PLL이라 칭함) 회로는, 마이크로프로세서에서 저주파의 기준 신호로부터 상기 기준 신호에 동기되는 고주파의 클럭 신호를 발생하는 데 사용된다.

1999년 10월 19일, Izumikawa에 의해 취득된 U.S. Pat. No. 5,970,106, "Phase locked loop having a phase/frequency comparator block" 등에 개시되어 있는 바와 같이, 위상 동기 루프 회로는 위상/주파수 비교기(Phase/Frequency Comparator), 차지펌프(Charge Pump), 루프 필터(Loop Filter), 및 전압 제어 발진기(이하 VCO라 칭함)로 구성된다. 위상 동기 루프 회로는, 회로의 구성에 따라 위상 비교기와 주파수 비교기를 별도의 회로로 구비할 수도 있고, 두 회로 중 하나만을 구비할 수도 있다.

PLL 회로의 위상/주파수 비교기는 외부로부터 입력되는 기준 신호(CKR)와, VCO의 출력 신호(CKV)간의 위상/주파수를 주기적으로 비교하고, 두 신호(CKR, CKV)의 위상/주파수 차에 따라서 차지-업(Up), 차지-다운(Down) 신호를 발생한다. 차지펌프는 상기 신호(Up, Down)에 응답해서 차지-업 및 차지-다운 동작을 수행하여 일정한 출력 전압을 출력한다. 루프 필터는 차지펌프의 출력 전압을 필터링 하여 고주파 성분을 제거하고, VCO를 제어하기 위한 DC 제어 전압을 발생한다. VCO는 DC 제어 전압을 받아들여, 이에 비례하는 주파수를 위상/주파수 비교기로 발생하게 된다. PLL 회로는 이 같은 이 같은 동작의 반복에 의해서 VCO의 출력 신호(CKV)가 기준 신호(CKR)의 주파수와 같게 될 때 클럭의 동기를 이루게 된다. 상기 위상/주파수 비교기의 동작을 살펴 보면 다음과 같다.

도 1은 위상이 동기되지 않은 기준 신호(CKR) 및 비교 대상 신호(CKV)의 클럭 파형의 일례를 보여주는 도면이다. 일반적으로, 주파수 비교기에서는 두 신호들(CKV, CKR)의 상승 에지(rising edge)에서 각 신호의 클럭 수를 카운트한다. 이 경우, 적절한 범위 내에서 두 신호들(CKV, CKR)의 주파수 차이가 존재하는 경우에는 주파수 비교 결과에 오류가 적게 발생한다. 그러나, 도 1에 도시된 바와 같이, 비교 대상 신호(CKV)와 기준 신호(CKR) 간의 시간 차이(△T)가 기준 신호의 주기(Tr)와 거의 같을 경우에는(즉, △T ≒ Tr인 경우에는), 두 신호들(CKV, CKR)간의 주파수 차이(△f)는 사실상 거의 없으나, 기존의 주파수 비교기에서는 두 파형 간에 주파수 차이가 많이 나는 것으로 인식된다.

그 이유는, 점선으로 표시된 시점을 기준으로 할 때, 기존의 주파수 비교기에서는 기준 신호(CKR)의 상승 에지는 카운트 하지만 비교 대상 신호(CKV)의 상승 에지는 카운트하지 않기 때문이다. 이와 같은 카운트 값의 오차는 주파수 비교기의 비교 결과에도 영향을 미치게 되어 PLL 회로의 전체 성능을 떨어뜨리게 하는 문제가 있다.

따라서 본 발명이 이루고자하는 기술적 과제는, 위상이 동기되지 않은 두 신호의 주파수를 정확하게 비교할 수 있는 주파수 비교기를 제공하는데 있다.

본 발명이 이루고자하는 기술적 과제는, 원하는 정확도로 프로그램할 수 있는 주파수 비교기를 제공하는데 있다.

본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 도면의 간단한 설명이 제공된다.

도 1은 위상이 동기되지 않은 기준 신호 및 비교 대상 신호의 클럭 파형의 일례를 보여주는 도면이다.

도 2는 본 발명의 바람직한 실시예에 의한 주파수 비교기의 회로도이다.

도 3 내지 도 5는, 도 2에 도시된 주파수 비교기에 의해서 얻어진 기준 신호(CKR)와 비교 대상 신호(CKV)의 주파수 비교 결과를 보여주는 도면이다.

< 도면의 주요 부분에 대한 부호의 설명 >

10 : 제 1 카운터20 : 제 1 신호 전달부

30 : 제 2 카운터40 : 제 2 신호 전달부

100 : 주파수 비교기

상기의 기술적 과제를 달성하기 위한 본 발명에 따른 주파수 비교기는, 기준 신호의 클럭 수를 소정의 카운트 횟수만큼 카운트하는 제 1 카운터; 제 1 카운터의 출력 신호를 제 1 카운터의 카운터 동작이 종료된 시점으로부터 2 클럭 후에 출력하는 제 1 신호 전달부; 기준 신호와 비교 될 대상 신호의 클럭 수를 소정의 카운트 횟수만큼 카운트하는 제 2 카운터; 및 제 2 카운터의 출력 신호를 제 2 카운터의 카운터 동작이 종료된 시점으로부터 2 클럭 후에 출력하는 제 2 신호 전달부를 포함하는 것을 특징으로 한다.

본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의해 달성되는 목적을 충분히 이해하기 위해서는, 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 첨부 도면에 기재된 내용을 참조하여야만 한다.

이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.

먼저, 주파수 비교기에서 비교될 기준 신호(CKR)의 주파수와 주기를 각각 fr, Tr이라 하고, 기준 신호와 비교될 대상 신호(즉, VCO의 출력 신호)(CKV)의 주파수와 주기를 각각 fv, Tv라 하자. 이 때, 두 신호의 주파수 차이를 △f라 하면, 대상 신호의 주파수(fv)는

[수학식 1]

fv = fr ±△f

가 된다.

두 신호의 주파수 차이(△f)에 의한 시간 차이는 처음에는 △T 이지만, 기준 신호의 한 주기 후에는 2(△T)가 되고, 기준신호의 두 주기 후에는 3(△T)이 되며, 기준 신호의 (M-1) 주기 후에는 M(△T)이 된다. 이와 같이, 충분히 커진 두 신호의 시간 차이(즉, M(△T))를 특정 시간과 비교하게 되면, 두 신호의 주파수의 크기를 비교할 수 있게 된다.

여기서, M 값은 주파수 비교기에 구비된 카운터의 카운터 회수에 해당하는 값으로서, 아래에서 자세히 설명되겠지만, M 값은 사용자에 의해 프로그램 가능하다.

본 발명에 의한 주파수 비교기는 프로그램 가능한 카운터를 통해 두 신호의 클럭 수를 M번 카운터 하여 두 신호의 시간 차이를 (M(△T))로 만들고, 이를 기준 신호(CKR)의 주기(Tr)의 2배 값(즉, 2Tr)과 비교함으로써 두 신호의 주파수를 비교한다.

여기서, M(△T) 값과 비교되는 2Tr의 값은, 위상이 동기되지 않은 두 신호의 주파수를 비교시 오차가 최대로 발생하는 최악의 경우를 고려한 것으로서, 상기 오차를 방지할 수 있는 최소한의 값으로 설정된 것이다. 상기 M(△T) 값과 2Tr 값의 비교에 의해 얻어지는 두 신호간의 주파수 비교 결과는 아래의 「표 1」과 같다.

「표 1」

	M(ΔT)과 2Tr의 비교 결과	fv와 fr의 비교 결과
1	M(ΔT) ≥ 2Tr	fv가 fr보다 △f 이상 큰 경우
2	-2Tr < M(△T) < 2Tr	fv와 fr이 △f 이하로 차이나는 경우
3	-2Tr ≥ M(△T)	fv가 fr보다 △f 이상 작은 경우

여기서, 제 1 및 제 2 카운터(10, 30)에 입력되는 M 값을 수학식을 통해 유도하면 다음과 같다.

먼저, 「수학식 1」 같이, 두 신호의 주파수 차이를 △f라 할 때, 대상 신호의 주파수(fv)는 fv = fr±△f 가 되므로, 두 신호의 주파수차(Δf)에 의한 시간차이 ΔT는

「수학식 2」

가 된다.

그리고, 두 신호의 주파수 차이(△f)를 검출하기 위한 최악의 경우까지 고려한 조건식은,

「수학식 3」

M△T ≥ 2Tr

이 된다. 여기서, M은 주파수 카운터의 카운터 회수(Programmable Counter의 program 값)이고, Tr은 기준 신호의 주기로서, 아래 「수학식 4」와 같은 값을 갖는다.

「수학식 4」

「수학식 2」와 「수학식 4」를 「수학식 3」에 대입하여 M에 관해 정리하면, 「수학식 5」 및 「수학식 6」이 얻어지게 된다.

「수학식 5」

「수학식 6」

「수학식 6」에서 알 수 있는 바와 같이, 카운터의 카운터 회수(M)는 주파수 비교기의 정확도(P)에 직접 관련됨을 알 수 있다. 따라서, 사용자가 원하는 정확도(P)를 정하기만 하면 그에 따른 M 값이 「수학식 6」에 의해 간단히 구해질 수 있다. 그러므로, M 값을 변화시켜 원하는 정확도(P)를 가지는 주파수 비교기를 만들 수 있게 되는 것이다.

도 2는 앞에서 설명한 바와 같이, M 값을 변화시켜 원하는 정확도(P)를 가지도록 프로그램할 수 있는, 본 발명의 바람직한 실시예에 따른 주파수 비교기(100)의 회로도이다.

도 2를 참조하면, 본 발명에 의한 주파수 비교기(100)는, 제 1 카운터(10), 제 1 신호 전달부(20), 제 2 카운터(30) 및 제 2 신호 전달부(40)를 포함한다.

제 1 및 제 2 카운터(10, 30)는 프로그램 가능한 카운터(Programmable Counter)로서, 외부로부터 인가되는 인에이블 신호(en)에 의래 활성화되어, 소정의카운트 횟수(M)만큼 입력 신호(CKR, CKV)의 클럭 수를 각각 카운트한다. 제 1 카운터(10)는 기준 신호(CKR)의 클럭 수를 카운트하고, 제 2 카운터(30)는 비교될 대상 신호(CKV)의 클럭 수를 각각 카운트한다. 그리고, 제 1 및 제 2 카운터(10, 30)는, 카운트 동작이 완료되면 제 1 출력 단자(OUT)를 통해 1의 값을 출력하고, 제 2 출력 단자(OUTB)를 통해 0의 값을 각각 출력한다.

제 1 카운터(10)의 출력단에는 제 1 신호 전달부(20)가 연결되어 있어, 제 1 카운터(10)의 출력을 2 클럭이 경과한 후 출력해 준다. 이를 위해 제 1 신호 전달부(20)는, 제 1 내지 제 3 D-플립 플롭(21-23)을 포함한다.

제 1 D 플립 플롭(21)은, 제 1 카운터(10)의 제 1 출력 단자(OUT)에 연결되어 제 1 카운터(10)의 카운트 종료시 1의 값을 가지는 데이터(OR0)를 받아들이는 데이터 입력 단자(D), 기준 신호(CKR)를 클럭 신호로서 받아들이는 클럭 입력 단자(CK), 제 1 카운터(10)의 제 2 출력 단자(OUTB)에 연결되어 제 1 카운터(10)의 카운트 종료시 0의 값의 데이터를 받아들여 제 1 D 플립 플롭(21)을 리셋 시키는 리셋 단자(RB), 및 데이터 입력 단자(D)를 통해 입력된 신호를 제 2 D 플립 플롭(22)의 데이터 입력 단자(D)로 전달해주는 출력 단자(Q)를 포함한다.

제 2 D 플립 플롭(22)은, 제 1 D 플립 플롭(21)의 출력 단자(Q)에 연결되어 제 1 D 플립 플롭(21)의 출력 신호(OR1)를 받아들이는 데이터 입력 단자(D), 기준 신호(CKR)를 클럭 신호로서 받아들이는 클럭 입력 단자(CK), 제 1 카운터(10)의 제 2 출력 단자(OUTB)에 연결되어 제 1 카운터(10)의 카운트 종료시 0의 값의 데이터를 받아들여 제 2 D 플립 플롭(22)을 리셋 시키는 리셋 단자(RB), 및 데이터 입력단자(D)를 통해 입력된 신호를 제 3 D 플립 플롭(23)의 클럭 입력 단자(CK)로 전달해주는 출력 단자(Q)를 포함한다.

제 3 D 플립 플롭(23)은, 전원 전압(Vdd)에 연결되어 1의 값을 가지는 데이터를 받아들이는 데이터 입력 단자(D), 제 2 D 플립 플롭(22)의 출력 신호(OR2)를 클럭 신호로서 받아들이는 클럭 입력 단자(CK), 외부로부터 인가되는 인에이블 신호(en)를 받아들여 제 3 D 플립 플롭(23)을 활성화시키는 리셋 단자(RB), 및 제 2 D 플립 플롭(22)으로부터 신호가 입력되면, 데이터 입력 단자(D)를 통해 받아들인 논리 1의 신호(즉, 전원 전압(Vdd))를 출력하는 출력 단자(Q)를 포함한다.

그리고, 제 2 카운터(30)의 출력단에는 제 2 신호 전달부(40)가 연결되어 있어, 제 2 카운터(30)의 출력을 2 클럭이 경과한 후 출력해 준다. 이를 위해 제 2 신호 전달부(40)는, 제 4 내지 제 6 D-플립 플롭(41-43)을 포함한다. 여기서, 제 2 신호 전달부(40)를 구성하는 제 4 내지 제 6 D-플립 플롭(41-43)은, 제 1 신호 전달부(20)와 비교할 때 입력되는 각각의 신호만 다를 뿐, 그 외의 구성은 제 1 신호 전달부(20)의 제 1 내지 제 3 D-플립 플롭(21-23)과 각각 동일한 구성을 가진다. 따라서, 설명의 간략화를 위해 제 2 신호 전달부(40)의 상세 설명은 이하 생략하기로 한다.

이와 같은 구성을 가지는 상기 주파수 비교기(100)는, 사용자에 의해 소정의 값으로 프로그램 된 M 값만큼 기준 신호(CKR) 및 비교 될 대상 신호(CKV)의 클럭 수를 각각 카운트하고, 카운트가 완료된 시점에서 2 클럭이 경과한 후에 제 1 및 제 2 신호 전달부(20, 40)를 통해 출력되는 데이터 값(OUTR, OUTV)을 비교함으로써, 기준 신호(CKR) 및 대상 신호(CKV)의 주파수를 비교하게 된다. 이에 대한 주파수 비교기(100)의 상세 동작은 다음과 같다.

먼저, 주파수 비교기(100)에 구비된 제 1 및 제 2 카운터(10, 30)는, 외부로부터 인가되는 인에이블 신호(en)에 응답해서 각각 활성화된다. 제 1 및 제 2 카운터(10, 30)가 활성화되면, 입력되는 신호(CKR, CKV)의 클럭 수를 M 값만큼 카운트한다. 예를 들어, 원하는 주파수 비교기의 정확도(P)가 0.1이면, 「수학식 6」에 의해 M 값이 22로 결정된다. 이 경우, 제 1 및 제 2 카운터(10, 30)는 카운트된 값이 22가 될 때까지 입력되는 신호(CKR, CKV)의 클럭 수를 각각 카운트한다.

제 1 및 제 2 카운터(10, 30)의 카운트 동작이 종료되면, 제 1 및 제 2 카운터(10, 30)는 제 1 출력 단자(OUT)를 통해 1의 값을 출력하고, 제 2 출력 단자(OUTB)를 통해 0의 값을 각각 출력한다.

제 1 신호 전달부(20)의 제 1 및 제 2 D 플립 플롭(21, 22)은, 제 1 카운터(10)의 카운트 동작 종료시 제 1 카운터(10)의 제 2 출력 단자(OUTB)로부터 출력되는 0의 데이터를 받아들여 리셋 되어, 제 1 카운터(10)의 제 1 출력 단자(OUT)를 통해 출력되는 1의 데이터 값을 2 클럭만큼 지연시켜 출력한다. 그리고, 제 1 신호 전달부(20)의 제 3 D 플립 플롭(23)은, 제 2 D 플립 플롭(22)을 통해서 2 클럭만큼 지연된 제 1 카운터(10)의 출력 데이터가 출력되면, 이를 클럭 신호로 받아들여 1의 값을 출력한다(도 2의 OUTR 참조).

한편, 제 2 신호 전달부(40)의 제 4 및 제 5 D 플립 플롭(41, 42)은, 제 2 카운터(30)의 카운트 동작 종료시 제 2 카운터(30)의 제 2 출력 단자(OUTB)로부터출력되는 0의 데이터를 받아들여 리셋 되어, 제 2 카운터(30)의 제 1 출력 단자(OUT)를 통해 출력되는 1의 데이터 값을 2 클럭만큼 지연시켜 출력한다. 그리고, 제 2 신호 전달부(40)의 제 6 D 플립 플롭(43)은, 제 5 D 플립 플롭(42)을 통해서 2 클럭만큼 지연된 제 2 카운터(30)의 출력 데이터가 출력되면, 이를 클럭 신호로 받아들여 1의 값을 출력한다(도 2의 OUTV 참조).

이와 같이, 본 발명에 의한 주파수 비교기(100)는, 제 1 및 제 2 카운터(10, 30)의 카운트가 완료된 시점에서 2 클럭이 경과한 후에 제 1 및 제 2 신호 전달부(20, 40)를 통해 출력되는 상기 데이터 값(OUTR, OUTV)을 비교함으로써, 기준 신호(CKR) 및 대상 신호(CKV)의 주파수를 비교하게 된다.

일반적으로, 주파수 비교기는 두 신호의 카운트 값에 2 클럭 이상의 차이가 존재하는 경우, 두 신호의 주파수에 차이가 나는 것으로 인식한다. 따라서, 본 발명에 의한 주파수 비교기(100)는 프로그램 가능한 카운터를 통해 두 신호의 클럭 수를 M번 카운터 하여 두 신호의 시간 차이를 (M(△T))로 만든 후, 카운트 된 값에 2 클럭 이상의 차이가 발생하는지 여부를 판별함으로써, 두 신호의 주파수 차이를 비교한다. 이를 위해 제 1 및 제 2 신호 전달부(20, 40)의 출력 데이터 값들(OUTR, OUTV)은 각각 0 또는 1의 값을 가지되, 두 데이터 값들(OUTR, OUTV)이 모두 1의 값을 가지지 않도록 설계된다.

주파수 비교기(100)의 제 1 및 제 2 신호 전달부(20, 40)를 통해 출력되는 출력 데이터 값들(OUTR, OUTV) 및 이들 출력 데이터 값들(OUTR, OUTV)의 비교로부터 얻어지는 기준 신호(CKR)와 비교 대상 신호(CKV)의 주파수 비교 결과를 정리하면 아래 「표 2」와 같다.

「표 2」

OUTR	OUTV	fv와 fr의 비교 결과
0	1	fv가 fr보다 △f 이상 큰 경우fv ≥ ( fr + △f )
0	0	fv와 fr이 △f 이하로 차이나는 경우( fr - △f ) < fv < ( fr + △f )
1	0	fv가 fr보다 △f 이상 작은 경우( fr - △f ) ≥ fv

「표 2」에 표시된 바와 같이, 본 발명에 의한 주파수 비교기(100)는, 제 1 및 제 2 신호 전달부(20, 40)를 통해 출력되는 출력 데이터 값들(OUTR, OUTV)을 비교하여, 기준 신호(CKR)와 비교 대상 신호(CKV)의 주파수의 차이(△f)를 구할 수 있으며, 이 때 얻어지는 주파수 비교 결과는 3 가지 경우가 존재하게 된다.

도 3 내지 도 5는, 도 2에 도시된 주파수 비교기에 의해서 얻어진 기준 신호(CKR)와 비교 대상 신호(CKV)의 주파수 비교 결과를 보여주는 도면이다. 도 3 내지 도 5에 도시된 주파수 비교 결과는, 기준신호(CKR)의 주파수(fr)가 100MHz이고, 원하는 주파수 비교기의 정확도(P)가 0.1(즉, 10% 주파수 차이, +/-10MHz)일 때 수행된 것으로서, 이 때의 M 값은 「수학식 6」에 의해 22가 된다.

먼저, 도 3에 도시된 모의 실험 결과는 기준 신호(CKR)의 주파수(fr)가 100MHz이고, 비교 대상 신호(CKV)의 주파수(fv)가 110MHz인 경우의 주파수 비교 결과를 나타낸다.

도 3을 참조하면, 주파수 비교기(100)의 카운트 동작 완료 후 2 클럭 만큼의 신호 지연이 있은 후, 주파수 비교기(100)의 제 1 및 제 2 신호 전달부(20, 40)를 통해 출력되는 출력 데이터 값들(OUTR, OUTV)의 전압 레벨이 각각 0과 1의 값을가짐을 알 수 있다. 이는 「표 2」에서 알 수 있듯이 비교 대상 신호(CKV)의 주파수(fv)가 기준 신호(CKR)의 주파수(fr)보다 △f 이상 큰 경우(즉, 비교 대상 신호의 주파수(fv)가 기준 신호의 주파수(fr) 보다 빠른 경우)에 해당된다. 이 같은 모의 실험 결과는, 실험에 사용된 실제 주파수의 경우(fr = 100MHz, fv = 110MHz)와도 일치한다.

그리고, 도 4에 도시된 모의 실험 결과는 기준 신호(CKR)의 주파수(fr) 및 비교 대상 신호(CKV)의 주파수(fv)가 모두 100MHz인 경우의 주파수 비교 결과를 나타낸다.

도 4를 참조하면, 주파수 비교기(100)의 카운트 동작 완료 후 2 클럭 만큼의 신호 지연이 있은 후, 주파수 비교기(100)의 제 1 및 제 2 신호 전달부(20, 40)를 통해 출력되는 출력 데이터 값들(OUTR, OUTV)의 전압 레벨이 모두 0의 값을 가짐을 알 수 있다. 이는 「표 2」에서 알 수 있듯이 비교 대상 신호(CKV)의 주파수(fv)와 기준 신호(CKR)의 주파수(fr)가 △f 이하로 차이나는 경우(즉, 비교 대상 신호의 주파수(fv)가 기준 신호의 주파수(fr)와 소정의 정확도 범위 안에서 일치하는 경우)에 해당된다. 이 같은 모의 실험 결과는, 실험에 사용된 실제 주파수의 경우(fr = 100MHz, fv = 100MHz)와도 일치한다.

계속해서, 도 5에 도시된 모의 실험 결과는 기준 신호(CKR)의 주파수(fr)가 100MHz이고, 비교 대상 신호(CKV)의 주파수(fv)가 90MHz인 경우의 주파수 비교 결과를 나타낸다.

도 5를 참조하면, 주파수 비교기(100)의 카운트 동작 완료 후 2 클럭 만큼의 신호 지연이 있은 후, 주파수 비교기(100)의 제 1 및 제 2 신호 전달부(20, 40)를 통해 출력되는 출력 데이터 값들(OUTR, OUTV)의 전압 레벨이 각각 1과 0의 값을 가짐을 알 수 있다. 이는 「표 2」에서 알 수 있듯이 비교 대상 신호(CKV)의 주파수(fv)가 기준 신호(CKR)의 주파수(fr)보다 △f 이상 작은 경우(즉, 비교 대상 신호의 주파수(fv)가 기준 신호의 주파수(fr) 보다 느린 경우)에 해당된다. 이 같은 모의 실험 결과는, 실험에 사용된 실제 주파수의 경우(fr = 100MHz, fv = 90MHz)와도 일치한다.

이상에서와 같이 도면과 명세서에서 최적 실시예가 개시되었다. 여기서 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.

상술한 바와 같이 본 발명에 따른 주파수 비교기는 위상이 동기되지 않은 두 신호의 주파수를 정확하게 비교할 수 있다.

그리고, 본 발명에 따른 주파수 비교기는 주파수 비교기에 구비된 카운터의 카운트 횟수를 조절함으로써 사용자가 원하는 정확도를 가질 수 있다.

Claims

기준 신호의 클럭 수를 소정의 카운트 횟수만큼 카운트하는 제 1 카운터;

제 1 카운터의 출력 신호를 제 1 카운터의 카운터 동작이 종료된 시점으로부터 2 클럭 후에 출력하는 제 1 신호 전달부;

기준 신호와 비교 될 대상 신호의 클럭 수를 소정의 카운트 횟수만큼 카운트하는 제 2 카운터; 및

제 2 카운터의 출력 신호를 제 2 카운터의 카운터 동작이 종료된 시점으로부터 2 클럭 후에 출력하는 제 2 신호 전달부를 포함하는 것을 특징으로 하는 주파수 비교기.
제 1 항에 있어서,

상기 제 1 카운터는, 외부로부터 인가되는 인에이블 신호에 의해 활성화되어 상기 기준 신호의 클럭 수를 상기 카운트 횟수만큼 카운트하고, 상기 카운트 동작이 완료되면 0 또는 1의 값을 가지는 출력 신호를 발생하는 것을 특징으로 하는 주파수 비교기.
제 1 항에 있어서, 상기 제 1 신호 전달부는,

상기 제 1 카운터의 카운트 동작의 종료시 활성화되어 제 1 카운터의 상기 출력 신호를 1 클럭 후에 출력하는 제 1 D 플립 플롭;

상기 제 1 카운터의 카운트 동작의 종료시 활성화되어 상기 제 1 D 플립 플롭의 상기 출력 신호를 1 클럭 후에 출력하는 제 2 D 플립 플롭; 및

상기 제 2 D 플립 플롭의 상기 출력 신호 발생시, 1의 값을 가지는 출력 신호를 발생하는 제 3 D 플립 플롭을 포함하는 것을 특징으로 하는 주파수 비교기.
제 1 항에 있어서,

상기 제 2 카운터는, 외부로부터 인가되는 인에이블 신호에 의해 활성화되어 상기 비교 대상 신호의 클럭 수를 상기 소정의 카운트 횟수만큼 카운트하고, 상기 카운트 동작이 완료되면 0 또는 1의 값을 가지는 출력 신호를 발생하는 것을 특징으로 하는 주파수 비교기.
제 1 항에 있어서, 상기 제 2 신호 전달부는,

상기 제 2 카운터의 카운트 동작의 종료시 활성화되어 제 2 카운터의 상기 출력 신호를 1 클럭 후에 출력하는 제 4 D 플립 플롭;

상기 제 2 카운터의 카운트 동작의 종료시 활성화되어 상기 제 4 D 플립 플롭의 상기 출력 신호를 1 클럭 후에 출력하는 제 5 D 플립 플롭; 및

상기 제 5 D 플립 플롭의 상기 출력 신호 발생시, 1의 값을 가지는 출력 신호를 발생하는 제 6 D 플립 플롭을 포함하는 것을 특징으로 하는 주파수 비교기.
제 3 항 또는 제 5 항에 있어서,

상기 주파수 비교기는 상기 제 3 플립 플롭의 데이터 출력 값 및 상기 제 6플립 플롭의 데이터 출력 값을 비교함으로써, 상기 기준 신호 및 상기 비교 대상 신호와의 주파수 차이를 인식하는 것을 특징으로 하는 주파수 비교기.
제 3 항 또는 제 5 항에 있어서,

상기 주파수 비교기는 상기 제 3 플립 플롭의 상기 데이터 출력 값이 0 이고 상기 제 6 플립 플롭의 상기 데이터 출력 값이 1 인 경우, 상기 비교 대상 신호의 주파수가 상기 기준 신호의 주파수보다 빠른 것으로 인식하는 것을 특징으로 하는 주파수 비교기.
제 3 항 또는 제 5 항에 있어서,

상기 주파수 비교기는 상기 제 3 플립 플롭의 상기 데이터 출력 값 및 상기 제 6 플립 플롭의 상기 데이터 출력 값이 모두 0 인 경우, 상기 비교 대상 신호 및 상기 기준 신호의 주파수가 소정의 오차 범위 내에서 동일한 주파수를 갖는 것으로 인식하는 것을 특징으로 하는 주파수 비교기.
제 3 항 또는 제 5 항에 있어서,

상기 주파수 비교기는 상기 제 3 플립 플롭의 상기 데이터 출력 값이 1 이고 상기 제 6 플립 플롭의 상기 데이터 출력 값이 0 인 경우, 상기 비교 대상 신호의 주파수가 상기 기준 신호의 주파수보다 느린 것으로 인식하는 것을 특징으로 하는 주파수 비교기.
제 1 항에 있어서,

상기 제 1 및 제 2 카운터의 상기 카운트 횟수는, 상기 주파수 비교기가 소정의 정확도를 가질 수 있도록 프로그램되는 것을 특징으로 하는 주파수 비교기.
제 10 항에 있어서,

상기 카운트 횟수는,

상기 카운트 횟수를 M, 상기 주파수 비교기의 정확도를 P, 상기 비교 대상 신호의 주파수를 fv라 할 때,

의 값을 가지는 것을 특징으로 하는 주파수 비교기.