CN115549838A - 一种授时设备、系统及方法 - Google Patents

一种授时设备、系统及方法 Download PDF

Info

Publication number
CN115549838A
CN115549838A CN202211153135.2A CN202211153135A CN115549838A CN 115549838 A CN115549838 A CN 115549838A CN 202211153135 A CN202211153135 A CN 202211153135A CN 115549838 A CN115549838 A CN 115549838A
Authority
CN
China
Prior art keywords
time
clock
slave node
phase
time service
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211153135.2A
Other languages
English (en)
Inventor
马毅超
杨占斐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shaanxi University of Science and Technology
Original Assignee
Shaanxi University of Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shaanxi University of Science and Technology filed Critical Shaanxi University of Science and Technology
Priority to CN202211153135.2A priority Critical patent/CN115549838A/zh
Publication of CN115549838A publication Critical patent/CN115549838A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0635—Clock or time synchronisation in a network
    • H04J3/0638—Clock or time synchronisation among nodes; Internode synchronisation
    • H04J3/0658—Clock or time synchronisation among packet nodes
    • H04J3/0661—Clock or time synchronisation among packet nodes using timestamps
    • H04J3/0667—Bidirectional timestamps, e.g. NTP or PTP for compensation of clock drift and for compensation of propagation delays
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
    • H04B10/25—Arrangements specific to fibre transmission
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0635—Clock or time synchronisation in a network
    • H04J3/0682—Clock or time synchronisation in a network by delay compensation, e.g. by compensation of propagation delay or variations thereof, by ranging

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Electric Clocks (AREA)

Abstract

本申请公开了一种授时设备、系统及方法，设备包括从节点，从节点在确定和主节点的时间差后根据时间差对本地时钟的时间进行修正；从节点接收主节点发送的授时时钟，根据授时时钟产生相应的恢复时钟，采用数字双混频鉴相单元确定恢复时钟和经过时间修正的本地时钟之间的相位差，根据相位差对经过时间修正的本地时钟的相位进行修正，获得与授时时钟同步的本地时钟。本申请的设备布局简单紧凑且成本较低，可为时间敏感的大规模分布式系统的每个节点提供亚纳秒级的精确时间同步，提高了分布式系统采集数据的时间精度和设备协同动作的能力和精度。

Description

一种授时设备、系统及方法
技术领域
本申请涉及高能物理实验设备技术领域，特别涉及一种授时设备、系统及方法。
背景技术
如大规模高能物理实验装置等时间敏感的大规模分布式系统通常由多个节点组成，要使各个节点统一动作配合完成相关任务，就必须高精度同步每一个节点的时钟。每个节点时钟的同步性能决定了节点所采集到数据的时间精度和节点协同动作的频率。大规模高能物理实验由于其所监测的高能粒子飞行速度快，因此对实验节点间时间同步性能要求非常高，常需要亚纳秒级别的时间同步精度。
为了实现多节点的精确时间同步，国内学者和机构均进行了大量研究。目前成熟的时钟同步技术有以下几种：1、NTP同步方法，该方法实现了时间同步，同步精度为1ms，采用的介质为以太网，其局限性为精度低；2、GPS同步方法，该方法可实现时间/频率同步，同步精度为20ns，介质为无线网络，其局限性为成本高；3、PTPv2同步方法，该方法同步对象为时间，同步精度为1-100ns，介质为以太网，其局限性为无频率分布；4、SyncE同步方法，该方法的同步对象是频率，同步精度小于10ps，介质是以太网，其局限性为无时间同步。因此，亟需一种能够达到亚纳秒时钟同步精度且成本较低的授时技术。
发明内容
本申请实施例提供了一种授时设备、系统及方法，用以解决现有技术中授时精度较低且成本较高的问题。
一方面，本申请实施例提供了一种授时设备，包括从节点，从节点在确定和主节点的时间差后根据时间差对本地时钟的时间进行修正；
从节点接收主节点发送的授时时钟，根据授时时钟产生相应的恢复时钟，采用数字双混频鉴相单元确定恢复时钟和经过时间修正的本地时钟之间的相位差，根据相位差对经过时间修正的本地时钟的相位进行修正，获得与授时时钟同步的本地时钟。
另一方面，本申请实施例提供了一种授时系统，包括主节点和从节点，从节点和主节点之间通信后确定时间差，从节点根据时间差对本地时钟的时间进行修正；
主节点向从节点发送授时时钟，从节点根据授时时钟产生相应的恢复时钟，采用数字双混频鉴相单元确定恢复时钟和经过时间修正的本地时钟之间的相位差，根据相位差对经过时间修正的本地时钟的相位进行修正，获得与授时时钟同步的本地时钟。
另一方面，本申请实施例提供了一种授时方法，包括：
确定和主节点的时间差，
根据时间差对本地时钟的时间进行修正；
接收主节点发送的授时时钟；
根据授时时钟产生相应的恢复时钟；
采用数字双混频鉴相单元确定恢复时钟和经过时间修正的本地时钟之间的相位差；
根据相位差对经过时间修正的本地时钟的相位进行修正，获得与授时时钟同步的本地时钟。
本申请中的一种授时设备、系统及方法，具有以下优点：
1、可为时间敏感的大规模分布式系统，如高能物理实验装置，提供亚纳秒级时间同步精度的授时服务，提高其采集数据的时间精度和设备协同动作的能力和精度。
2、ZYNQ芯片的PS端定制专用的SOC系统，完全适配高精度授时功能，采用高吞吐量的分布式发布订阅消息系统Kafka来接收本地大流量数据，并将数据做为过程变量上传EPICS(实验物理和工业控制系统)，实现监测量上传及控制量下发。便于控制每个分布式节点进行动作，同时从节点也可便捷上传本地监测数据，简化了控制网络架构，增强了数据监测及传输的可靠性。
3、布局简单紧凑，性能可靠，成本较低，接口丰富且仅需少量外围电路配合即可实现高精度时间同步。
4、可扩展性强，具有FMC扩展接口并为其分配了高精度同步时钟。
5、具有LEMO电信号输入接口及ST光信号输入接口，可采集各种类型的信号。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本申请实施例提供的一种授时系统的组成示意图；
图2为本申请实施例提供的主节点或从节点的硬件组成示意图；
图3为本申请实施例提供的PTPv2协议实现的原理图；
图4为本申请实施例提供的DDMTD单元的组成示意图；
图5为本申请实施例提供的从节点中各个部分的连接示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
图1-5为本申请实施例提供的一种授时系统的结构示意图。本申请实施例提供了一种授时设备，包括从节点，所述从节点在确定和主节点的时间差后根据所述时间差对本地时钟的时间进行修正；
所述从节点接收主节点发送的授时时钟，根据所述授时时钟产生相应的恢复时钟，采用数字双混频鉴相单元确定所述恢复时钟和经过时间修正的本地时钟之间的相位差，根据所述相位差对经过时间修正的所述本地时钟的相位进行修正，获得与所述授时时钟同步的本地时钟。
示例性地，本申请中授时设备的高精度时间同步功能是基于CERN提出的一项基于以太网的高精度时间同步方案(简称为WR时间同步)改进并实现的，WR技术是一个开源的项目，目前已经有多家商业公司能够提供WR设备。
本申请实施例还提供了一种授时系统，包括主节点和从节点，从节点和主节点之间通信后确定时间差，从节点根据时间差对本地时钟的时间进行修正；
主节点向从节点发送授时时钟，从节点根据授时时钟产生相应的恢复时钟，采用数字双混频鉴相单元确定恢复时钟和经过时间修正的本地时钟之间的相位差，根据相位差对经过时间修正的本地时钟的相位进行修正，获得与授时时钟同步的本地时钟。
示例性地，主节点和从节点均包含ZYNQ芯片和与之电连接的外围电路，外围电路包括SFP光纤通信接口，主节点和从节点通过SFP光纤通信接口连接。
其中，ZYNQ芯片可以采用ZYNQ7000系列芯片Xc7z045ffg900，该芯片配备了丰富的外设，可以实现WR时间同步功能以及其他可扩展功能。外围电路除SFP光纤通信接口以外，还包括：RJ45通信网口、USB-UART(PS端)、USB-UART(PL端)、2片128Mbit的Flash、4片2GB的DDR3L、SD卡槽、FMC扩展接口、2个ST光纤输入接口、2个LEMO电输入接口及时钟处理电路。
在本申请的实施例中，ZYNQ芯片包括PL端和PS端，PL端包括用于调用ZYNQ芯片内部资源的LM32(Lattice Micro 32)嵌入式软处理器系统，PS端将PL端实现的功能挂载在Linux内核中。
进一步地PL端还包括：用于调度系统内所有模块通信的Wishbone总线、MAC层实现(WR Endpoint)、网络接口控制器(Mini-NIC)、用于提供实时的本地UTC计时器以及产生一路可以设置脉宽的1PPS输出信号的1-PPS发生器(PPS-gen)、IRIG-B时间编码器、EEPROM存储接口、网络堆栈层设计(network stack)、WR-PTP驱动协议软件(WR-PTP engine)、用户交互层开发(User Shell)、Soft PLL软锁相环等。PS端主要是利用petalinux搭建定制化的SOC系统，PS端将PL端实现的高精度授时功能作为一个设备挂载在PS端的Linux内核中。同时，PS端还可以采用高吞吐量的分布式发布订阅消息系统Kafka来接收本地大流量数据，并将数据做为过程变量上传实验物理和工业控制系统EPICS，实现监测量上传及控制量下发。
主节点和从节点在通信之前需要首先建立数据链路，具体地，主节点和从节点通过光纤连接，并采用White Rabbit协议进行通信。在建立基于光纤的数据链路后，从节点可以采用PTPv2协议进行往返延时测量，进而确定主节点和从节点之间的时间差，此时根据时间差进行时间修正后的本地时钟的精度为纳秒级。为了更进一步提高时间同步精度，本申请还采用数字双混频鉴相单元(DDMTD)精确测量恢复时钟与从节点的本地时钟的相位差，对时间戳及本地时钟的相位进行修正后，可以达到亚纳秒级的授时。
从节点采用PTPv2协议确定与主节点之间的时间差的流程如下：
1、主节点向从节点发送Sync报文，记录发送时刻为T1，并将T1时间戳通过Follow_up报文发送给从节点。
2、从节点接收Sync报文，记录接收时间为T2，同时从节点接收Follow_up报文，获得T1时间戳。
3、从节点向主节点发送Delay_Req报文，并记录发送时刻为T3。
4、主节点接收Delay_Req报文，记录接收时刻为T4，并将T4时间戳通过Delay_Resp报文发送给从节点。
5、从节点接收Delay_Resp报文，获得T4时间戳，从节点根据T1时间戳、T2时间戳、T3时间戳和T4时间戳确定与主节点的时间差。
根据PTP协议，从节点可以计算得到主节点和从节点之间数据链路的延时：
Figure BDA0003857197700000061
主从端的时间差为
Figure BDA0003857197700000062
在一种可能的实施例中，数字双混频鉴相单元包括第一D触发器、第二D触发器、第一低通滤波器、第二低通滤波器和相位差时间间隔计数器，第一D触发器、第一低通滤波器和相位差时间间隔计数器的一个输入端依次电连接，第二D触发器、第二低通滤波器和相位差时间间隔计数器的另一个输入端依次电连接；第一D触发器利用辅助时钟对恢复时钟进行采样，获得第一采样信号，第一低通滤波器对第一采样信号进行滤波后获得第一相位信号；第二D触发器利用辅助时钟对经过时间修正的本地时钟进行采样，获得第二采样信号，第二低通滤波器对第二采样信号进行滤波后获得第二相位信号；相位差时间间隔计数器通过测量第一相位信号和第二相位信号上升沿的时间差确定相位差。
示例性地，可以利用外部的辅助时钟锁相环产生上述辅助时钟，具体地，可以利用辅助时钟锁相环对恢复时钟clkA进行锁相处理，以得到辅助时钟。该辅助时钟的频率与恢复时钟以及本地时钟clkB的频率存在微小的差别，
Figure BDA0003857197700000063
在ZYNQ芯片内部使用该辅助时钟分别对恢复时钟clkA和本地时钟clkB进行采样，由于参与采样的两个时钟的频率非常接近，所以D触发器会输出一个非常低频的信号。两个D触发器输出的采样信号通过低通滤波器滤除高频噪声和谐波后，产生两路相位信号。通过相位差间隔计数器测量两个相位信号上升沿的时间差来得到精准的相位差。
主节点和从节点间通过光纤搭建主从节点间时钟数据回环后，可以传递时钟信息以进行授时时钟的时间及相位调整，最终完成高精度授时。在从节点中，可以调用ZYNQ芯片中PL端的内部逻辑资源完成从恢复电路、从发送电路、从DDMTD单元和LM32软核的搭建。从恢复电路接收数据链路中的授时时钟后，产生恢复时钟并接入至从DDMTD单元。由本地压控晶体振荡器(VCXO)以及本地压控温控晶体振荡器(VCTCXO)产生的本地时钟和辅助时钟也接入从DDMTD单元中。此时LM32软核负责调控时钟管理进程并计算两个被测时钟的上升沿时间差来得到精准的相位差，并将其输入至从DDMTD单元。ZYNQ芯片的PL端调用时钟管理进程根据相位差计算得到相应的控制量，然后通过DAC对本地时钟VCXO进行时钟相位的调整。如此经过多次相位修正，最终在从节点获得与主节点高度同步的本地时钟。
本申请还提供了一种授时方法，包括：
从节点和主节点通信；
根据通信结果确定时间差；
根据时间差对本地时钟的时间进行修正；
主节点向从节点发送授时时钟；
从节点根据授时时钟产生相应的恢复时钟；
采用数字双混频鉴相单元确定恢复时钟和经过时间修复的本地时钟之间的相位差；
根据相位差对经过时间修正的本地时钟的相位进行修正，获得与授时时钟同步的本地时钟。
尽管已描述了本申请的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例做出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本申请范围的所有变更和修改。
显然，本领域的技术人员可以对本申请进行各种改动和变型而不脱离本申请的精神和范围。这样，倘若本申请的这些修改和变型属于本申请权利要求及其等同技术的范围之内，则本申请也意图包含这些改动和变型在内。

Claims (10)

1.一种授时设备，其特征在于，包括从节点，所述从节点在确定和主节点的时间差后根据所述时间差对本地时钟的时间进行修正；
所述从节点接收主节点发送的授时时钟，根据所述授时时钟产生相应的恢复时钟，采用数字双混频鉴相单元确定所述恢复时钟和经过时间修正的本地时钟之间的相位差，根据所述相位差对经过时间修正的所述本地时钟的相位进行修正，获得与所述授时时钟同步的本地时钟。
2.根据权利要求1所述的一种授时设备，其特征在于，所述数字双混频鉴相单元包括第一D触发器、第二D触发器、第一低通滤波器、第二低通滤波器和相位差时间间隔计数器，所述第一D触发器、第一低通滤波器和相位差时间间隔计数器的一个输入端依次电连接，所述第二D触发器、第二低通滤波器和相位差时间间隔计数器的另一个输入端依次电连接；
所述第一D触发器利用辅助时钟对所述恢复时钟进行采样，获得第一采样信号，所述第一低通滤波器对所述第一采样信号进行滤波后获得第一相位信号；
所述第二D触发器利用所述辅助时钟对经过时间修正的所述本地时钟进行采样，获得第二采样信号，所述第二低通滤波器对所述第二采样信号进行滤波后获得第二相位信号；
所述相位差时间间隔计数器通过测量所述第一相位信号和第二相位信号上升沿的时间差确定所述相位差。
3.根据权利要求2所述的一种授时设备，其特征在于，所述辅助时钟由辅助时钟锁相环对所述恢复时钟进行锁相后得到。
4.一种授时系统，其特征在于，包括主节点和从节点，所述从节点和主节点之间通信后确定时间差，所述从节点根据所述时间差对本地时钟的时间进行修正；
所述主节点向所述从节点发送授时时钟，所述从节点根据所述授时时钟产生相应的恢复时钟，采用数字双混频鉴相单元确定所述恢复时钟和经过时间修正的本地时钟之间的相位差，根据所述相位差对经过时间修正的所述本地时钟的相位进行修正，获得与所述授时时钟同步的本地时钟。
5.根据权利要求4所述的一种授时系统，其特征在于，所述从节点采用PTPv2协议确定与所述主节点之间的时间差。
6.根据权利要求5所述的一种授时系统，其特征在于，所述主节点向所述从节点发送Sync报文，记录发送时刻为T1，并将T1时间戳通过Follow_up报文发送给所述从节点；所述从节点接收所述Sync报文，记录接收时间为T2，同时所述从节点接收所述Follow_up报文，获得所述T1时间戳；所述从节点向所述主节点发送Delay_Req报文，并记录发送时刻为T3；所述主节点接收所述Delay_Req报文，记录接收时刻为T4，并将T4时间戳通过Delay_Resp报文发送给所述从节点；所述从节点接收所述Delay_Resp报文，获得所述T4时间戳，所述从节点根据所述T1时间戳、T2时间戳、T3时间戳和T4时间戳确定与所述主节点的时间差。
7.根据权利要求4所述的一种授时系统，其特征在于，所述主节点和从节点通过光纤连接，并采用White Rabbit协议进行通信。
8.根据权利要求4所述的一种授时系统，其特征在于，所述主节点和从节点均包含ZYNQ芯片和与之电连接的外围电路，所述外围电路包括SFP光纤通信接口，所述主节点和从节点通过所述SFP光纤通信接口连接。
9.根据权利要求8所述的一种授时系统，其特征在于，所述ZYNQ芯片包括PL端和PS端，所述PL端包括用于调用所述ZYNQ芯片内部资源的LM32嵌入式软处理器系统，所述PS端将所述PL端实现的功能挂载在Linux内核中。
10.一种授时方法，其特征在于，包括：
确定和主节点的时间差，
根据所述时间差对本地时钟的时间进行修正；
接收主节点发送的授时时钟；
根据所述授时时钟产生相应的恢复时钟；
采用数字双混频鉴相单元确定所述恢复时钟和经过时间修正的本地时钟之间的相位差；
根据所述相位差对经过时间修正的所述本地时钟的相位进行修正，获得与所述授时时钟同步的本地时钟。
CN202211153135.2A 2022-09-21 2022-09-21 一种授时设备、系统及方法 Pending CN115549838A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211153135.2A CN115549838A (zh) 2022-09-21 2022-09-21 一种授时设备、系统及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211153135.2A CN115549838A (zh) 2022-09-21 2022-09-21 一种授时设备、系统及方法

Publications (1)

Publication Number Publication Date
CN115549838A true CN115549838A (zh) 2022-12-30

Family

ID=84728399

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211153135.2A Pending CN115549838A (zh) 2022-09-21 2022-09-21 一种授时设备、系统及方法

Country Status (1)

Country Link
CN (1) CN115549838A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115833988A (zh) * 2023-02-24 2023-03-21 深圳市天辰防务通信技术有限公司 授时单元、时统控制板及时统设备

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115833988A (zh) * 2023-02-24 2023-03-21 深圳市天辰防务通信技术有限公司 授时单元、时统控制板及时统设备

Similar Documents

Publication Publication Date Title
CN102104475B (zh) 基于ieee1588的同步系统及其同步方法
CN111211856B (zh) 基于wr协议的有线地震仪时间同步系统及方法
CN101977104A (zh) 基于ieee1588精确时钟同步协议系统及其同步方法
WO2012075881A1 (zh) 基于ieee1588多从钟的采样值多接口同步系统
WO2012062207A9 (zh) 基于铷振荡器的标准频率与时间调整方法
CN108768577B (zh) 一种基于ptp时间同步信号的通信网络授时方法及系统
CN101895385A (zh) 用于实现时钟切换的合并单元的对时时钟系统
CN108023723A (zh) 频率同步的方法以及从时钟
CN102315927A (zh) 一种时钟同步装置及方法
CN109495203A (zh) 一种ptp从钟的恢复系统
CN104426600B (zh) 光纤传输时延自动锁定及均衡补偿方法
CN115801175B (zh) 时间频率同步方法、系统、存储介质及电子设备
CN115549838A (zh) 一种授时设备、系统及方法
CN108738127B (zh) 射频拉远单元、基带处理单元、分布式基站及其同步方法
Dong et al. The design and implementation of ieee 1588v2 clock synchronization system by generating hardware timestamps in mac layer
Jie et al. Research on network timing system based on NTP
Liu et al. OMNeT++ based modeling and simulation of the IEEE 1588 PTP clock
CN207884639U (zh) 一种网络节点、时间噪声传递特性测量装置和同步通信网络
Yuan et al. Research and implementation of clock synchronization technology based on PTP
CN201557117U (zh) 一种gps及纳秒级ntp两路输入的同步组网时钟
Kinali et al. Fault-tolerant clock synchronization with high precision
CN206788690U (zh) 一种具有断电检测功能的时间服务器
CN115102657B (zh) 一种计量装置的时钟频率同步方法、装置及存储介质
Pandey et al. Analysis and design of precision time protocol system based on IEEE1588 standards
CN210780829U (zh) 基于wr协议的有线地震仪时间同步系统

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination