JP4683093B2 - 情報処理装置、信号伝送方法、及び復号方法 - Google Patents

Description

本発明は、情報処理装置、信号伝送方法、及び復号方法に関する。

携帯電話等に代表される携帯端末においては、ユーザが操作する操作部分と、情報が表示される表示部分との接続部分に可動部材が用いられていることが多い。例えば、折り畳み式の携帯電話の開閉構造等が代表的なものである。さらに、最近の携帯電話は、通話機能やメール機能の他にも、映像の視聴機能や撮像機能等が搭載されており、ユーザの用途に応じて上記の接続部分が複雑に可動することが求められる。例えば、映像の視聴機能を利用する場合、ユーザは、表示部分を自身の側に向け、視聴に不要な操作部分を収納したいと考えるであろう。このように、携帯電話を通常の電話として利用する場合や、デジタルカメラとして利用する場合、或いは、テレビジョン受像機として利用する場合、その用途に合わせて表示部分の向きや位置を簡単に変更出来るような構造が求められている。

ところが、操作部分と表示部分との間の接続部分には、多数の信号線や電力線が配線されている。例えば、表示部分には、数十本の配線がパラレルに接続されている（図１を参照）。そのため、上記のように複雑な動きができる可動部材を接続部分に用いると、配線の信頼性等が著しく低下してしまう。こうした理由から、接続部分の信号線を減らすためにパラレル伝送方式からシリアル伝送方式（図２を参照）に技術がシフトしてきている。もちろん、同様の理由による技術的なシフトは、携帯電話の世界に限らず、複雑な配線が求められる様々な電子機器の世界においても生じている。なお、シリアル化する理由としては、上記の他、放射電磁雑音（ＥＭＩ；Ｅｌｅｃｔｒｏ Ｍａｇｎｅｔｉｃ Ｉｎｔｅｒｆｅｒｅｎｃｅ）を低減したいというものもある。

さて、上記のようなシリアル伝送方式においては、伝送データが所定の方式で符号化されてから伝送される。この符号化方式としては、例えば、ＮＲＺ（Ｎｏｎ Ｒｅｔｕｒｎ ｔｏ Ｚｅｒｏ）符号方式やマンチェスター符号方式、或いは、ＡＭＩ（Ａｌｔｅｒｎａｔｅ Ｍａｒｋ Ｉｎｖｅｒｓｉｏｎ）符号方式等が利用される。例えば、下記の特許文献１には、バイポーラ符号の代表例であるＡＭＩ符号を利用してデータ伝送する技術が開示されている。また、同文献には、データクロックを信号レベルの中間値で表現して伝送し、受信側で信号レベルに基づいてデータクロックを再生する技術が開示されている。

特開平３−１０９８４３号公報

上記の符号化方式のうち、ＮＲＺ符号方式の信号には直流成分が含まれてしまう。そのため、ＮＲＺ符号方式の信号は、電源等の直流成分と一緒に伝送することが難しい。一方、マンチェスター符号方式やＡＭＩ符号方式の信号には直流成分が含まれない。そのため、電源等の直流成分と一緒に伝送することができる。しかしながら、マンチェスター符号方式やＡＭＩ符号方式は、受信側で信号のデータクロックを再生するためにＰＬＬ（Ｐｈａｓｅ−Ｌｏｃｋｅｄ Ｌｏｏｐ）回路が必要になる。そのため、ＰＬＬ回路が受信側に設けられた分だけ消費電流量が増大してしまう。また、マンチェスター符号方式は、振幅の立ち上がりと立ち下がりを利用してデータレートの２倍のクロックでデータが伝送される。その結果、高クロック動作により消費電流が増加してしまう。

こうした問題点に鑑み、直流成分を含まず、かつ、クロック再生時にＰＬＬ回路が不要な符号及びこれを用いた信号伝送技術が開発された。この技術は、互いに異なる第１及び第２のビット値を含む入力データに対し、前記第１のビット値を複数の第１の振幅値で表現し、前記第２のビット値を前記第１の振幅値とは異なる第２の振幅値で表現し、連続して同じ振幅値をとらず、かつ、一周期毎に振幅値の極性が反転するように符号化して伝送するというものである。しかしながら、当該技術により符号化された伝送信号から第１及び第２のビット値を判定するには、何度も閾値判定処理を繰り返す必要がある。そのため、受信側でクロック成分を除去し、閾値判定処理を効率化することが求められる。

そこで、本発明は、上記問題に鑑みてなされたものであり、本発明の目的とするところは、直流成分を含まず、受信側でＰＬＬを用いずにクロックを再生することが可能な符号化信号を用いてデータを伝送すると共に、その符号化信号から周波数軸上でクロック成分に対応する線スペクトルを除去し、閾値判定処理を効率化することが可能な、新規かつ改良された情報処理装置、信号伝送方法、及び復号方法を提供することにある。

上記課題を解決するために、本発明のある観点によれば、入力データを符号化して伝送速度Ｆｂを有するパーシャル・レスポンス方式の符号化信号を生成するデータ符号化部と、前記データ符号化部により生成された符号化信号に対し、当該符号化信号よりも大きな振幅値を有する周波数Ｆｂのクロック信号を同期加算するクロック信号加算部と、前記クロック信号加算部によりクロック信号が加算された符号化信号を所定の伝送線路を通じて伝送する信号伝送部と、を備える、情報処理装置が提供される。

また、上記の情報処理装置は、前記所定の伝送線路を介して前記符号化信号を受信する信号受信部と、前記信号受信部により受信された符号化信号から前記周波数Ｆｂを含む所定幅の周波数成分を除去する帯域阻止濾波部と、前記帯域阻止濾波部から出力された信号の振幅値に基づいて前記入力データを復号する入力データ復号部と、をさらに備えていてもよい。

また、上記の情報処理装置は、前記信号受信部により受信された符号化信号の振幅値が有する極性の反転周期を検出し、当該反転周期に基づいて当該符号化信号のクロック成分を検出するクロック成分検出部をさらに備えていてもよい。この場合、前記入力データ復号部は、前記クロック成分検出部により検出されたクロック成分を用いて前記入力データを復号する。

また、前記所定の伝送線路には、直流電流が流れる電源線路が用いられていてもよい。この場合、前記符号化信号は、前記信号伝送部により前記直流電流に重畳された上で伝送され、前記信号受信部により前記直流電流から分離される。

また、上記課題を解決するために、本発明の別の観点によれば、伝送速度Ｆｂを有するパーシャル・レスポンス方式の符号化信号に、当該符号化信号よりも大きな振幅値を有する周波数Ｆｂのクロック信号を加算して生成された符号化信号を受信する信号受信部と、前記信号受信部により受信された符号化信号から、前記周波数Ｆｂを含む所定幅の周波数成分を除去する帯域阻止濾波部と、前記帯域阻止濾波部により前記所定幅の周波数成分が除去された信号の振幅値に基づいて前記パーシャル・レスポンス方式の符号化信号を復号する信号復号部と、を備える、情報処理装置が提供される。

また、上記課題を解決するために、本発明の別の観点によれば、入力データが符号化され、伝送速度Ｆｂを有するパーシャル・レスポンス方式の符号化信号が生成されるデータ符号化ステップと、前記データ符号化ステップで生成された符号化信号に対し、当該符号化信号よりも大きな振幅値を有する周波数Ｆｂのクロック信号が同期加算されるクロック信号加算ステップと、前記クロック信号加算ステップでクロック信号が加算された符号化信号が所定の伝送線路を通じて伝送される信号伝送ステップと、前記信号伝送ステップで伝送された符号化信号が前記所定の伝送線路を介して受信される信号受信ステップと、前記周波数Ｆｂを含む所定幅の周波数成分を除去する帯域阻止濾波器を用いて、前記信号受信ステップで受信された符号化信号から、前記所定幅の周波数成分が除去される所定帯域成分除去ステップと、前記帯域阻止濾波器から出力された信号の振幅値に基づいて前記入力データが復号される入力データ復号ステップと、を含む、信号伝送方法が提供される。

また、上記課題を解決するために、本発明の別の観点によれば、伝送速度Ｆｂを有するパーシャル・レスポンス方式の符号化信号に、当該符号化信号よりも大きな振幅値を有する周波数Ｆｂのクロック信号を同期加算して生成された符号化信号を受信する信号受信ステップと、前記信号受信ステップで受信された符号化信号から、前記周波数Ｆｂを含む所定幅の周波数成分が除去される所定帯域成分除去ステップと、前記所定帯域成分除去ステップで前記所定幅の周波数成分が除去された信号の振幅値に基づいて前記パーシャル・レスポンス方式の符号化信号が復号される復号ステップと、を含む、復号方法が提供される。

また、上記課題を解決するために、本発明の別の観点によれば、上記の情報処理装置が有する機能をコンピュータに実現させるためのプログラムが提供される。さらに、当該プログラムが記録されたコンピュータにより読み取り可能な記録媒体が提供される。

以上説明したように本発明によれば、直流成分を含まず、受信側でＰＬＬを用いずにクロックを再生することが可能な符号化信号を用いてデータを伝送すると共に、その符号化信号から周波数軸上でクロック成分に対応する線スペクトルを除去し、閾値判定処理を効率化することが可能になる。また、受信側でクロック成分が除去されることで、閾値判定に用いる回路構成が簡略化され、回路規模が低減される。さらに、閾値間の間隔が広がり、閾値の設定精度が緩和される。

以下に添付図面を参照しながら、本発明の好適な実施の形態について詳細に説明する。なお、本明細書及び図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複説明を省略する。

［説明の流れについて］
ここで、以下に記載する本発明の実施形態に関する説明の流れについて簡単に述べる。まず、図１を参照しながら、パラレル伝送方式を採用した携帯端末等が抱える技術的課題について簡単に説明する。次いで、図２〜図６を参照しながら、シリアル伝送方式を採用した信号伝送技術が抱える課題について説明する。

次いで、図７〜図１３を参照しながら、シリアル伝送方式を採用した信号伝送技術が抱える課題を解決するために考案された新規な信号伝送技術について説明する。ここで言う新規な信号伝送技術は、直流成分を含まず、かつ、クロック再生時にＰＬＬ回路が不要な符号を用いて信号を伝送する方式に関するものである。後述する本発明の実施形態に係る技術は、このような符号を用いる場合に、信号からビット値を抽出する際の復号処理を効率化する技術に関するものである。

次いで、図１４を参照しながら、本発明の一実施形態に係る携帯端末の機能構成について説明する。また、図１５を参照しながら、同実施形態に係る符号化方法について説明する。さらに、図１６を参照しながら、当該符号化方法により得られる符号化信号の周波数特性について説明する。そして、図１７を参照しながら、パーシャル・レスポンス方式の符号化回路、及び復号回路の構成例について説明する。次いで、図１８、図１９を参照しながら、同実施形態に係る符号化処理方法、復号処理方法について説明する。

次いで、図２０を参照しながら、同実施形態に係るデコーダの回路構成について説明する。さらに、図２１を参照しながら、当該デコーダに含まれる帯域阻止濾波器の伝達特性、及び帯域阻止濾波器の通過前後における周波数特性の変化について説明する。最後に、同実施形態に係る技術的思想について纏め、当該技術的思想から得られる作用効果について簡単に説明する。

［課題の整理］
まず、本発明の一実施形態に係る技術について詳細な説明をするに先立ち、同実施形態が解決しようとする課題について簡単に纏める。

（パラレル伝送方式について）
まず、図１を参照しながら、パラレル伝送方式を採用した携帯端末１００の構成例について簡単に説明する。図１は、パラレル伝送方式を採用した携帯端末１００の構成例を示す説明図である。なお、図１には、携帯端末１００の一例として携帯電話が模式的に描画されている。しかし、以下で説明される技術の適用範囲は、携帯電話に限定されるものではない。

図１に示すように、携帯端末１００は、主に、表示部１０２と、液晶部１０４（ＬＣＤ；Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ）と、接続部１０６とを有する。さらに、携帯端末１００は、操作部１０８と、ベースバンドプロセッサ１１０（ＢＢＰ）と、パラレル信号線路１１２とを有する。以下の説明において、表示部１０２を表示側、操作部１０８を本体側と呼ぶ場合がある。また、映像信号が本体側から表示側へと伝送される場合について説明する。もちろん、以下で説明される技術は、これに限定されるものではない。

図１に示すように、表示部１０２には、液晶部１０４が設けられている。そして、液晶部１０４には、パラレル信号線路１１２を介して伝送された映像信号が表示される。また、接続部１０６は、表示部１０２と操作部１０８とを接続する部材である。この接続部１０６を形成する接続部材は、例えば、表示部１０２をＺ−Ｙ平面内で１８０度回転できる構造を有する。また、この接続部材は、Ｘ−Ｚ平面内で表示部１０２が回転可能に形成され、携帯端末１００を折り畳みできる構造を有する。なお、任意の方向に表示部１０２が向くように複雑な可動形態を有する接続部材が用いられていてもよい。

さて、ベースバンドプロセッサ１１０は、携帯端末１００の通信制御、及びアプリケーションの実行機能を提供する演算処理部である。ベースバンドプロセッサ１１０から出力されるパラレル信号は、パラレル信号線路１１２を通じて表示部１０２の液晶部１０４に伝送される。パラレル信号線路１１２には、多数の信号線が配線されている。例えば、携帯電話の場合、この信号線数ｎは５０本程度である。また、映像信号の伝送速度は、液晶部１０４の解像度がＱＶＧＡの場合、１３０Ｍｂｐｓ程度となる。そして、パラレル信号線路１１２は、接続部１０６を通るように配線されている。

つまり、接続部１０６には、パラレル信号線路１１２を形成する多数の信号線が配線されている。上記のように、接続部１０６の可動範囲が広いと、接続部１０６が動かされた場合にパラレル信号線路１１２に損傷が発生してしまう。そのため、パラレル信号線路１１２の信頼性が損なわれてしまう。一方で、パラレル信号線路１１２の信頼性を維持しようとすると、接続部１０６の可動範囲が制約されてしまう。こうした理由から、接続部１０６を形成する可動部材の自由度、及びパラレル信号線路１１２の信頼性を両立させる目的で、シリアル伝送方式が携帯電話等に採用されることが多くなってきている。また、放射電磁雑音（ＥＭＩ）を抑制するという観点からも、伝送線路のシリアル化が進められている。

（シリアル伝送方式について）
そこで、図２を参照しながら、シリアル伝送方式を採用した携帯端末１３０の構成例について簡単に説明する。図２は、シリアル伝送方式を採用した携帯端末１３０の構成例を示す説明図である。なお、図２には、携帯端末１３０の一例として携帯電話が模式的に描画されている。しかし、以下で説明される技術の適用範囲は、携帯電話に限定されるものではない。また、図１に示したパラレル伝送方式の携帯端末１００と実質的に同一の機能を有する構成要素については、同一の符号を付することにより詳細な説明を省略する。

図２に示すように、携帯端末１３０は、主に、表示部１０２と、液晶部１０４（ＬＣＤ）と、接続部１０６と、操作部１０８とを有する。さらに、携帯端末１３０は、ベースバンドプロセッサ１１０（ＢＢＰ）と、パラレル信号線路１３２、１４０と、シリアライザ１３４と、シリアル信号線路１３６と、デシリアライザ１３８とを有する。

携帯端末１３０は、上記の携帯端末１００とは異なり、接続部１０６に配線されたシリアル信号線路１３６を通じ、シリアル伝送方式に基づいて映像信号等（シリアル信号）を伝送している。そのため、操作部１０８には、ベースバンドプロセッサ１１０から出力されたパラレル信号をシリアル化するためのシリアライザ１３４が設けられている。一方、表示部１０２には、シリアル信号線路１３６を通じて伝送されたシリアル信号をパラレル化するためのデシリアライザ１３８が設けられている。

シリアライザ１３４は、ベースバンドプロセッサ１１０から出力され、かつ、パラレル信号線路１３２を介して入力されたパラレル信号をシリアル信号に変換する。シリアライザ１３４から出力されたシリアル信号は、シリアル信号線路１３６を通じてデシリアライザ１３８に入力される。そして、デシリアライザ１３８は、入力されたシリアル信号を元のパラレル信号に復元し、パラレル信号線路１４０を通じて液晶部１０４に入力する。

シリアル信号線路１３６には、例えば、ＮＲＺ符号方式で符号化されたデータ信号が単独で伝送されるか、或いは、データ信号とクロック信号とが一緒に伝送される。シリアル信号線路１３６の配線数ｋは、図１の携帯端末１００が有するパラレル信号線路１１２の配線数ｎよりも大幅に少ない（１≦ｋ≪ｎ）。例えば、配線数ｋは、数本程度まで削減することができる。

そのため、シリアル信号線路１３６が配線される接続部１０６の可動範囲に関する自由度は、パラレル信号線路１１２が配線される接続部１０６に比べて非常に大きいと言える。このように信号の伝送線路をシリアル化することで、シリアル信号線路１３６の信頼性を格段に高めることができる。なお、シリアル信号線路１３６を流れるシリアル信号には、多くの場合、ＬＶＤＳ（Ｌｏｗ Ｖｏｌｔａｇｅ Ｄｉｆｆｅｒｅｎｔｉａｌ Ｓｉｇｎａｌ）等の差動信号が用いられている。

（機能構成）
ここで、図３を参照しながら、シリアル伝送方式を採用した携帯端末１３０の機能構成について説明する。図３は、シリアル伝送方式を採用した携帯端末１３０の機能構成の一例を示す説明図である。但し、図３は、シリアライザ１３４、及びデシリアライザ１３８の機能構成を中心に描画した説明図であり、他の構成要素に関する記載を省略している。

（シリアライザ１３４）
図３に示すように、シリアライザ１３４は、Ｐ／Ｓ変換部１５２と、エンコーダ１５４と、ＬＶＤＳドライバ１５６と、ＰＬＬ部１５８と、タイミング制御部１６０とにより構成される。

まず、シリアライザ１３４には、ベースバンドプロセッサ１１０からパラレル信号（Ｐ−ＤＡＴＡ）、及びパラレル信号用クロック（Ｐ−ＣＬＫ）が入力される。シリアライザ１３４に入力されたパラレル信号は、Ｐ／Ｓ変換部１５２によりシリアル信号に変換される。Ｐ／Ｓ変換部１５２により変換されたシリアル信号は、エンコーダ１５４に入力される。エンコーダ１５４は、シリアル信号にヘッダ等を付加してＬＶＤＳドライバ１５６に入力する。ＬＶＤＳドライバ１５６は、入力されたシリアル信号をＬＶＤＳによる差動伝送方式でデシリアライザ１３８に伝送する。

なお、シリアライザ１３４に入力されたパラレル信号用クロックは、ＰＬＬ部１５８に入力される。ＰＬＬ部１５８は、パラレル信号用クロックからシリアル信号用クロックを生成し、Ｐ／Ｓ変換部１５２、及びタイミング制御部１６０に入力する。タイミング制御部１６０は、入力されるシリアル信号用クロックに基づいてエンコーダ１５４によるシリアル信号の送信タイミングを制御する。

（デシリアライザ１３８）
デシリアライザ１３８は、主に、ＬＶＤＳレシーバ１７２と、デコーダ１７４と、Ｓ／Ｐ変換部１７６と、クロック再生部１７８と、ＰＬＬ部１８０と、タイミング制御部１８２とにより構成される。

デシリアライザ１３８には、ＬＶＤＳによる差動伝送方式でシリアライザ１３４からシリアル信号が伝送される。このシリアル信号は、ＬＶＤＳレシーバ１７２により受信される。ＬＶＤＳレシーバ１７２により受信されたシリアル信号は、デコーダ１７４、及びクロック再生部１７８に入力される。デコーダ１７４は、入力されたシリアル信号のヘッダを参照してデータの先頭部分を検出し、Ｓ／Ｐ変換部１７６に入力する。Ｓ／Ｐ変換部１７６は、入力されたシリアル信号をパラレル信号（Ｐ−ＤＡＴＡ）に変換する。Ｓ／Ｐ変換部１７６で変換されたパラレル信号は液晶部１０４に出力される。

一方、クロック再生部１７８は、外部から入力されるリファレンスクロックを参照し、内蔵するＰＬＬ部１８０を用いてシリアル信号用クロックからパラレル信号用クロックを再生する。クロック再生部１７８により再生されたパラレル信号用クロックは、デコーダ１７４、及びタイミング制御部１８２に入力される。タイミング制御部１８２は、クロック再生部１７８から入力されたパラレル信号用クロックに基づいて受信タイミングを制御する。また、タイミング制御部１８２に入力されたパラレル信号用クロック（Ｐ−ＣＬＫ）は、液晶部１０４に出力される。

このように、ベースバンドプロセッサ１１０からシリアライザ１３４に入力されたパラレル信号（Ｐ−ＤＡＴＡ）、及びパラレル信号用クロック（Ｐ−ＣＬＫ）は、シリアル信号に変換されてデシリアライザ１３８に伝送される。そして、入力されたシリアル信号は、デシリアライザ１３８により元のパラレル信号、及びパラレル信号用クロックに復元され、液晶部１０４に出力される。

以上説明した携帯端末１３０のように、パラレル信号をシリアル信号に変換して伝送することにより、その伝送線路がシリアル化される。その結果、シリアル信号線路が配置される部分の可動範囲が拡大し、表示部１０２の配置に関する自由度が向上する。そのため、例えば、携帯端末１３０を利用してテレビジョン放送等を視聴する場合に、表示部１０２の配置がユーザから見て横長になるように携帯端末１３０を変形させることができるようになるのである。こうした自由度の向上に伴い、携帯端末１３０の用途が広がり、通信端末としての各種機能に加えて、映像や音楽の視聴等、様々な利用形態が生まれている。

（応用例：電源線を利用したデータ伝送方式）
ところで、上記の携帯端末１３０のエンコーダ１５４は、例えば、直流成分を含まないマンチェスター符号方式等に基づいて入力データを符号化するように構成されていてもよい。この場合、符号化信号は直流成分を含まないため、電源に重畳して伝送することが可能になる。そこで、上記の携帯端末１３０を電源線伝送方式に適用した携帯端末２３０の構成について説明する。

（機能構成）
まず、図４を参照しながら、電源線を利用してデータを伝送することが可能な携帯端末２３０の機能構成について説明する。図４は、電源線を利用してデータ伝送することが可能な携帯端末２３０の機能構成の一例を示す説明図である。但し、図４は、シリアライザ１３４、及びデシリアライザ１３８の機能構成を中心に描画した説明図であり、他の構成要素に関する記載を省略している。また、携帯端末２３０が有する各構成要素のうち、既に述べた携帯端末１３０と実質的に同一の機能構成を有する構成要素については同一の符号を付することにより詳細な説明を省略した。

（シリアライザ１３４）
シリアライザ１３４は、Ｐ／Ｓ変換部１５２と、エンコーダ１５４と、ＬＶＤＳドライバ１５６と、ＰＬＬ部１５８と、タイミング制御部１６０とにより構成される。

シリアライザ１３４には、ベースバンドプロセッサ１１０から、パラレル信号（Ｐ−ＤＡＴＡ）、及びパラレル信号用クロック（Ｐ−ＣＬＫ）が入力される。シリアライザ１３４に入力されたパラレル信号は、Ｐ／Ｓ変換部１５２によりシリアル信号に変換される。Ｐ／Ｓ変換部１５２により変換されたシリアル信号は、エンコーダ１５４に入力される。エンコーダ１５４は、シリアル信号にヘッダ等を付加し、マンチェスター符号方式等の直流成分の無い（又は少ない）方式で符号化する。エンコーダ１５４から出力された信号は、ＬＶＤＳドライバ１５６に入力される。

ＬＶＤＳドライバ１５６は、入力されたシリアル信号をＬＶＤＳにして重畳部２３２に入力する。重畳部２３２は、ＬＶＤＳドライバ１５６から入力された信号を電源ラインに重畳させてデシリアライザ１３８に伝送する。例えば、重畳部２３２は、信号をコンデンサで結合させ、電源をチョークコイルで結合させる。そして、重畳部２３２により電源に重畳された信号は、電源ラインを通じてデシリアライザ１３８に入力される。電源ラインは、操作部１０８から表示部１０２に電力を供給するために設けられた線路である。電源ラインには、例えば、伝送線路として同軸ケーブルが用いられる。

なお、シリアライザ１３４に入力されたパラレル信号用クロックは、ＰＬＬ部１５８に入力される。ＰＬＬ部１５８は、パラレル信号用クロックからシリアル信号用クロックを生成し、Ｐ／Ｓ変換部１５２、及びタイミング制御部１６０に入力する。タイミング制御部１６０は、入力されたシリアル信号用クロックに基づいてエンコーダ１５４によるシリアル信号の送信タイミングを制御する。

（デシリアライザ１３８）
デシリアライザ１３８は、主に、ＬＶＤＳレシーバ１７２と、デコーダ１７４と、Ｓ／Ｐ変換部１７６と、クロック再生部１７８と、ＰＬＬ部１８０と、タイミング制御部１８２と、分離部２３４とにより構成される。

デシリアライザ１３８には、電源ライン（同軸ケーブル）を通じて電源にシリアル信号を重畳した信号が入力される。この重畳信号の周波数スペクトラムは、図５のようになる。図５に示すように、マンチェスター符号の周波数スペクトラムは、直流成分を持たない。そのため、図５から、マンチェスター符号方式で符号化されたデータの伝送信号（符号化信号）が電源（ＤＣ）と一緒に伝送できることが分かる。

再び図４を参照する。上記の重畳信号は、分離部２３４によりシリアル信号と電源とに分離される。例えば、分離部２３４は、コンデンサで直流成分をカットしてシリアル信号を取り出し、チョークコイルで高周波成分をカットして電源を取り出す。分離部２３４により分離されたシリアル信号は、ＬＶＤＳレシーバ１７２により受信される。

ＬＶＤＳレシーバ１７２により受信されたシリアル信号は、デコーダ１７４、及びクロック再生部１７８に入力される。デコーダ１７４は、入力されたシリアル信号のヘッダを参照してデータの先頭部分を検出し、マンチェスター符号方式で符号化されたシリアル信号を復号してＳ／Ｐ変換部１７６に入力する。Ｓ／Ｐ変換部１７６は、入力されたシリアル信号をパラレル信号（Ｐ−ＤＡＴＡ）に変換する。Ｓ／Ｐ変換部１７６で変換されたパラレル信号は、液晶部１０４に出力される。

一方、クロック再生部１７８は、外部から入力されるリファレンスクロックを参照し、内蔵するＰＬＬ部１８０を用いてシリアル信号用クロックからパラレル信号用クロックを再生する。クロック再生部１７８により再生されたパラレル信号用クロックは、デコーダ１７４、及びタイミング制御部１８２に入力される。タイミング制御部１８２は、クロック再生部１７８から入力されたパラレル信号用クロックに基づいて受信タイミングを制御する。また、タイミング制御部１８２に入力されたパラレル信号用クロック（Ｐ−ＣＬＫ）は、液晶部１０４に出力される。

このように、上記の携帯端末２３０は、電源とシリアル信号（映像信号等）とを同軸ケーブル１本で伝送することができる。そのため、操作部１０８と表示部１０２との間を繋ぐ配線は１本だけとなり、表示部１０２の可動性が向上し、複雑な形状に携帯端末２３０を変形させることが可能になる。その結果、携帯端末２３０の用途がさらに広がり、ユーザの利便性が向上する。

（課題の整理１）
上記の通り、操作部１０８と表示部１０２との相対的な位置関係を自由に変化させるには、上記の携帯端末１００のようにパラレル伝送方式には不都合があった。そこで、上記の携帯端末１３０のように、シリアライザ１３４、及びデシリアライザ１３８を設けることで、映像信号等のシリアル伝送を可能にし、表示部１０２の可動範囲を広げた。さらに、携帯端末１３０で利用される符号化方式の特性を生かして、電源ラインに信号を重畳させて伝送する方式を用いて表示部１０２の可動性をさらに向上させた。

ところが、図３、図４に示すように、携帯端末１３０、２３０には、受信したシリアル信号のクロックを再生するためにＰＬＬ部１８０（以下、ＰＬＬ）が設けられていた。このＰＬＬは、マンチェスター符号方式等により符号化された信号からクロックを抽出するために必要なものである。しかしながら、ＰＬＬ自体の電力消費量が少なくないため、ＰＬＬを設けることにより、その分だけ携帯端末１３０、２３０の消費電力が大きくなってしまう。こうした電力消費量の増大は、携帯電話等の小さな装置にとって非常に大きな問題となる。

上記のような技術的課題に対し、デシリアライザ１３８にＰＬＬを設けずに済むような工夫が求められている。こうした要求に対し、最近、「直流成分を含まず、かつ、クロック再生時にＰＬＬが不要な符号」を用いて信号を伝送する新規な信号伝送方式が考案された。後述する本発明の実施形態に係る技術は、この新規な信号伝送方式を基盤とする技術である。そこで、この新規な信号伝送方式について、ここで説明しておくことにする。なお、以下の説明において、この新規な信号伝送方式のことを新方式と呼ぶ場合がある。

＜基盤技術：新方式について＞
以下、直流成分を含まず、かつ、ＰＬＬを利用せずにクロックを再生することが可能な符号を用いて信号を伝送する新規な信号伝送方式（新方式）について説明する。まず、新方式の符号化方法について説明を行う上で基本となるＡＭＩ（Ａｌｔｅｒｎａｔｅ Ｍａｒｋ Ｉｎｖｅｒｓｉｏｎ）符号の特性について簡単に説明する。その後、新方式に係る携帯端末３００の機能構成、及び新方式に係る符号化／復号方法について説明する。

（ＡＭＩ符号の信号波形について）
まず、図６を参照しながら、ＡＭＩ符号の信号波形、及びその特徴について説明する。図６は、ＡＭＩ符号の信号波形の一例を示す説明図である。但し、以下の説明において、Ａは任意の正数であるとする。

ＡＭＩ符号は、データ０を電位０で表現し、データ１を電位Ａ又は−Ａで表現する符号である。但し、電位Ａと電位−Ａとは交互に繰り返される。つまり、電位Ａでデータ１が表現された後、次にデータ１が現れた場合、そのデータ１は電位−Ａで表現されるというものである。このように、極性反転を繰り返してデータが表現されるため、ＡＭＩ符号には直流成分が含まれない。

なお、ＡＭＩ符号と似た特性を持つ符号としては、例えば、ＰＲ（１，−１）、ＰＲ（１，０，−１）、ＰＲ（１，０，…，−１）等で表現されるパーシャル・レスポンス方式の符号がある。このように極性反転を用いた伝送符号はバイポーラ符号と呼ばれる。新方式に係る信号伝送方法には、このようなバイポーラ符号を用いることもできる。さらに、新方式に係る信号伝送方式には、ダイコード方式の符号等を適用することもできる。ここでは、説明の都合上、デューティ１００％のＡＭＩ符号を例に挙げて説明する。

図６には、ビット間隔Ｔ１、Ｔ２、…、Ｔ１４のＡＭＩ符号が模式的に記載されている。図中において、データ１は、ビット間隔Ｔ２、Ｔ４、Ｔ５、Ｔ１０、Ｔ１１、Ｔ１２、Ｔ１４に現れている。ビット間隔Ｔ２において電位Ａである場合、ビット間隔Ｔ４では電位−Ａとなる。また、ビット間隔Ｔ５では電位Ａとなる。このように、データ１に対応する振幅は、プラスとマイナスとが交互に反転する。これが上記の極性反転である。

一方、データ０に関しては全て電位０で表現される。こうした表現によりＡＭＩ符号は直流成分を含まないが、ビット間隔Ｔ６、…、Ｔ９に見られるように電位０が連続することがある。このように電位０が連続すると、受信側でＰＬＬを用いずに信号波形からクロック成分を取り出すことが難しい。そこで、新方式においては、ＡＭＩ符号（及びこれと同等の特性を有する符号）にクロック成分を含ませて伝送する技術が用いられる。以下、この技術について説明する。

（機能構成）
次に、図７を参照しながら、新方式に係る携帯端末３００の機能構成について説明する。図７は、新方式に係る携帯端末３００の機能構成例を示す説明図である。但し、図７は、シリアライザ１３４、及びデシリアライザ１３８の機能構成を中心に描画した説明図であり、他の構成要素に関する記載を省略している。また、携帯端末３００が有する各構成要素のうち、既に述べた携帯端末１３０と実質的に同一の機能構成を有する構成要素については同一の符号を付することにより詳細な説明を省略した。

（シリアライザ１３４）
シリアライザ１３４は、Ｐ／Ｓ変換部１５２と、ＬＶＤＳドライバ１５６と、ＰＬＬ部１５８と、タイミング制御部１６０と、エンコーダ３１２とにより構成される。上記の携帯端末１３０との主な相違点はエンコーダ３１２が有する機能にある。

まず、シリアライザ１３４には、ベースバンドプロセッサ１１０から、パラレル信号（Ｐ−ＤＡＴＡ）、及びパラレル信号用クロック（Ｐ−ＣＬＫ）が入力される。シリアライザ１３４に入力されたパラレル信号は、Ｐ／Ｓ変換部１５２によりシリアル信号に変換される。Ｐ／Ｓ変換部１５２により変換されたシリアル信号は、エンコーダ３１２に入力される。エンコーダ３１２は、シリアル信号にヘッダ等を付加し、所定の符号化方式（新方式）に基づいて符号化することで符号化信号を生成する。

ここで、図８を参照しながら、エンコーダ３１２による新方式の符号化方法について説明する。図８は、新方式に係る符号化方法の一例を示す説明図である。なお、図８には、ＡＭＩ符号をベースとする符号の生成方法が記載されている。しかし、新方式に係る技術はこれに限定されず、ＡＭＩ符号と似た特性を有する符号に対しても同様に適用される。例えば、バイポーラ符号やパーシャル・レスポンス方式の符号等にも適用できる。

（Ａ）に示された信号は、入力データをＡＭＩ符号方式に基づいて符号化したものである。一方、（Ｃ）に示された信号は、（Ａ）の信号に基づいて新方式の符号化方法で符号化された信号である。この信号では、データ１が複数の電位Ａ１（−１、−３、１、３）で表現され、データ０が電位Ａ１とは異なる複数の電位Ａ２（−２、２）で表現される。また、この信号は、一周期毎に極性反転し、連続して同じ電位とならないように構成されている。

例えば、（Ａ）においては、ビット間隔Ｔ６、…、Ｔ９でデータ０が続く区間が存在し、電位０の連続区間として表現されている。しかし、（Ｃ）においては、同区間において電位が−２、２、−２、２となっている。このように、（Ｃ）の信号は、同じデータ値が連続して現れても一周期毎に極性が反転するように構成されている。そのため、（Ｃ）の信号をデータ伝送に用いると、受信側で立ち上がり、立ち下がりの両エッジを検出することでクロック成分を再生することが可能になる。以下、新方式に係る（Ｃ）の信号を生成する方法について説明する。

エンコーダ３１２は、上記（Ｃ）のような符号を生成するため、加算器ＡＤＤを備えている。エンコーダ３１２は、例えば、入力されたシリアル信号をＡＭＩ符号（Ａ）に符号化して加算器ＡＤＤに入力する。さらに、エンコーダ３１２は、伝送速度Ｆｂを有するＡＭＩ符号の半分の周波数（Ｆｂ／２）を持つクロック（Ｂ）を生成して加算器ＡＤＤに入力する。但し、クロックの振幅は、ＡＭＩ符号のＮ倍（Ｎ＞１；図８の例ではＮ＝２）とする。そして、エンコーダ３１２は、加算器ＡＤＤによりＡＭＩ符号とクロックとを加算して符号（Ｃ）を生成する。このとき、ＡＭＩ符号とクロックとは同期され、エッジを揃えて加算される。

再び図７を参照する。エンコーダ３１２により符号化されたシリアル信号は、ＬＶＤＳドライバ１５６に入力される。ＬＶＤＳドライバ１５６は、入力されたシリアル信号をＬＶＤＳによる差動伝送方式でデシリアライザ１３８に伝送する。ところで、シリアライザ１３４に入力されたパラレル信号用クロックは、ＰＬＬ部１５８に入力される。ＰＬＬ部１５８は、パラレル信号用クロックからシリアル信号用クロックを生成し、Ｐ／Ｓ変換部１５２、及びタイミング制御部１６０に入力する。タイミング制御部１６０は、入力されるシリアル信号用クロックに基づいてエンコーダ３１２によるシリアル信号の送信タイミングを制御する。

（デシリアライザ１３８）
デシリアライザ１３８は、主に、ＬＶＤＳレシーバ１７２と、Ｓ／Ｐ変換部１７６と、タイミング制御部１８２と、クロック検出部３３２と、デコーダ３３４とにより構成される。上記の携帯端末１３０との主な相違点は、ＰＬＬを持たないクロック検出部３３２の機能にある。

デシリアライザ１３８には、ＬＶＤＳによる差動伝送方式でシリアライザ１３４からシリアル信号が伝送される。このシリアル信号は、ＬＶＤＳレシーバ１７２により受信される。ＬＶＤＳレシーバ１７２により受信されたシリアル信号は、デコーダ３３４、及びクロック検出部３３２に入力される。デコーダ３３４は、入力されたシリアル信号のヘッダを参照してデータの先頭部分を検出し、エンコーダ３１２が用いた符号化方式に従って符号化されたシリアル信号を復号する。

ここで、図８を参照しながら、デコーダ３３４による復号方法について簡単に説明する。デコーダ３３４の詳細な回路構成については後述する。上記の通り、シリアル信号は、エンコーダ３１２により、（Ｃ）に示す形式に符号化されている。そこで、デコーダ３３４は、受信した信号の振幅がＡ１であるか、Ａ２であるかを判定することで、元のシリアル信号を復号することができる。データ１に対応する振幅Ａ１（−１、−３、１、３）と、データ０に対応する振幅Ａ２（−２、２）とを判定するためには、図８に示した４つの閾値（Ｌ１、Ｌ２、Ｌ３、Ｌ４）が用いられる。そこで、デコーダ３３４は、入力された信号の振幅と上記の４つの閾値とを比較して振幅がＡ１であるか、或いは、Ａ２であるかを判定し、元のシリアル信号を復号する。

再び図７を参照する。デコーダ３３４により復号されたシリアル信号はＳ／Ｐ変換部１７６に入力される。Ｓ／Ｐ変換部１７６は、入力されたシリアル信号をパラレル信号（Ｐ−ＤＡＴＡ）に変換する。Ｓ／Ｐ変換部１７６で変換されたパラレル信号は、液晶部１０４に出力される。

一方、クロック検出部３３２は、ＬＶＤＳレシーバ１７２により受信された信号からクロック成分を検出する。このとき、クロック検出部３３２は、信号の振幅値と閾値Ｌ０（電位０）とを比較して極性反転の周期を検出し、その周期に基づいてクロック成分を検出することで元のクロックを再生する。このように、クロック検出部３３２は、信号からクロック成分を検出する際にＰＬＬを用いない。そのため、デシリアライザ１３８の側にＰＬＬを設けずに済み、デシリアライザ１３８の消費電力を低減させることが可能になる。

さて、クロック検出部３３２により再生されたクロックは、デコーダ３３４、及びタイミング制御部１８２に入力される。タイミング制御部１８２は、クロック検出部３３２から入力されたクロックに基づいて受信タイミングを制御する。また、タイミング制御部１８２に入力されたクロック（Ｐ−ＣＬＫ）は液晶部１０４に出力される。

このように、直流成分を含まず（図９を参照）、極性反転周期からクロック成分を検出することが可能な符号を利用することで、クロックの再生にＰＬＬを用いずに済み、携帯端末の消費電力を大きく低減させることが可能になる。なお、新方式で用いる符号の周波数スペクトラムは、例えば、図９に示すような形状になる。エンコーダ３１２の加算器ＡＤＤで加算されたクロックの周波数Ｆｂ／２に線スペクトルが現れ、それに加えてＡＭＩ符号のブロードな周波数スペクトラムが現れている。なお、この周波数スペクトラムには、周波数Ｆｂ、２Ｆｂ、３Ｆｂ、…にヌル点が存在する。

（復号処理の詳細について）
次に、図１０〜図１３を参照しながら、新方式における復号処理の詳細について説明する。図１０は、クロック検出部３３２の回路構成例を示す説明図である。図１１は、デコーダ３３４の回路構成例を示す説明図である。図１２は、データ判定用の判定テーブルの構成例を示す説明図である。図１３は、新方式を適用した場合の受信信号波形（図中には、アイパターンが示されている。）を示す説明図である。

（クロック検出部３３２の回路構成例）
まず、図１０を参照する。図１０に示すように、クロック検出部３３２の機能は、コンパレータ３５２により実現される。

コンパレータ３５２には、新方式で符号化された信号の振幅値が入力データとして入力される。入力データが入力されると、コンパレータ３５２は、入力された振幅値と所定の閾値とを比較する。例えば、コンパレータ３５２は、入力データが所定の閾値よりも大きい値であるか否かを判定する。このコンパレータ３５２は、新方式の符号（図８の（Ｃ）を参照）からクロックを抽出するためのものである。そのため、所定の閾値としては閾値Ｌ０を用いる。

例えば、入力データが所定の閾値よりも大きい値である場合、コンパレータ３５２は、入力データが所定の閾値よりも大きい値であることを示す判定値（例えば、１）を出力する。一方、入力データが所定の閾値よりも小さい値である場合、コンパレータ３５２は、入力データが所定の閾値よりも大きい値でなかったことを示す判定値（例えば、０）を出力する。コンパレータ３５２の出力結果は、クロックとしてデコーダ３３４及びタイミング制御部１８２に入力される。

（デコーダ３３４の回路構成例）
次に、図１１を参照する。図１１に示すように、デコーダ３３４の機能は、複数のコンパレータ３５４、３５６、３５８、３６０、及びデータ判定部３６２により実現される。また、データ判定部３６２には、記憶部３６４が設けられている。記憶部３６４には、図１２に示すデータ判定用の判定テーブルが格納されている。

複数のコンパレータ３５４、３５６、３５８、３６０には、互いに異なる閾値が設定されている。例えば、コンパレータ３５４には閾値Ｌ１が、コンパレータ３５６には閾値Ｌ２が、コンパレータ３５８には閾値Ｌ３が、コンパレータ３６０には閾値Ｌ４が設定されている。但し、図８の（Ｃ）に示したように、閾値Ｌ１、Ｌ２、Ｌ３、Ｌ４は、Ｌ１＞Ｌ２＞Ｌ３＞Ｌ４の関係を有するものである。

まず、複数のコンパレータ３５４、３５６、３５８、３６０には、新方式で符号化された信号の振幅値が入力データとして入力される。このとき、複数のコンパレータ３５４、３５６、３５８、３６０には、同じ入力データが並行して入力される。

入力データが入力されると、コンパレータ３５４は、入力データと閾値Ｌ１とを比較し、入力データが閾値Ｌ１よりも大きい値であるか否かを判定する。入力データが閾値Ｌ１よりも大きい値である場合、コンパレータ３５４は、入力データが閾値Ｌ１よりも大きい値であることを示す判定値（例えば、１）を出力する。一方、入力データが閾値Ｌ１よりも大きい値でない場合、コンパレータ３５４は、入力データが閾値Ｌ１よりも大きい値でないことを示す判定値（例えば、０）を出力する。

同様に、コンパレータ３５６は、入力データと閾値Ｌ２とを比較し、入力データが閾値Ｌ２よりも大きい値であるか否かを判定する。また、コンパレータ３５８は、入力データと閾値Ｌ３とを比較し、入力データが閾値Ｌ３よりも大きい値であるか否かを判定する。さらに、コンパレータ３６０は、入力データと閾値Ｌ４とを比較し、入力データが閾値Ｌ４よりも大きい値であるか否かを判定する。複数のコンパレータ３５４、３５６、３５８、３６０から出力された判定値は、データ判定部３６２に入力される。

データ判定部３６２は、複数のコンパレータ３５４、３５６、３５８、３６０から出力された判定値に基づいて入力データが示すビット値を判定する。このとき、データ判定部３６２は、記憶部３６４に格納されたデータ判定用の判定テーブル（図１２を参照）に基づいて入力データが示すビット値を判定する。データ判定用の判定テーブルとしては、例えば、図１２に示すようなものが用いられる。図１２に例示した判定テーブルには、複数のコンパレータ３５４、３５６、３５８、３６０から出力された値の各組み合わせとビット値（０又は１）との対応関係が示されている。

例えば、コンパレータ３５４の出力値が１の場合について考えてみる。この場合、入力データが閾値Ｌ１よりも大きい値である。上記の通り、閾値は、Ｌ１＞Ｌ２＞Ｌ３＞Ｌ４の関係を有している。そのため、この関係から、コンパレータ３５６、３５８、３６０の出力値も１になるはずである。また、閾値Ｌ１よりも大きい値をもつ振幅に対応するビット値は１である。そのため、判定テーブルには、コンパレータ３５４、３５６、３５８、３６０の出力値が全て１の組み合わせとビット値１との対応関係が示されている。

他の条件についても考えてみる。ここでは、説明の都合上、コンパレータ３５４、３５６、３５８、３６０の出力値をそれぞれｄ１、ｄ２、ｄ３、ｄ４と表現し、その組み合わせを（ｄ１，ｄ２，ｄ３，ｄ４）と表記する。例えば、（ｄ１，ｄ２，ｄ３，ｄ４）＝（０，１，１，１）の組み合わせは、入力データｄがＬ１＞ｄ＞Ｌ２であることを意味している。入力データｄがＬ１＞ｄ＞Ｌ２の場合、ビット値は０である。

同様に、（ｄ１、ｄ２、ｄ３、ｄ４）＝（０，０，１，１）の組み合わせは、入力データｄがＬ２＞ｄ＞Ｌ３であることを意味している。入力データｄがＬ２＞ｄ＞Ｌ３の場合、ビット値は１である。また、（ｄ１、ｄ２、ｄ３、ｄ４）＝（０，０，０，１）の組み合わせは、入力データｄがＬ３＞ｄ＞Ｌ４であることを意味している。入力データｄがＬ３＞ｄ＞Ｌ４の場合、ビット値は０である。さらに、（ｄ１、ｄ２、ｄ３、ｄ４）＝（０，０，０，０）の組み合わせは、入力データｄがＬ４＞ｄであることを意味している。入力データｄがＬ４＞ｄの場合、ビット値は１である。

上記の通り、コンパレータ３５４、３５６、３５８、３６０から各々出力された出力値の組み合わせとビット値とを対応付けるために、そのような組み合わせとビット値との対応関係をテーブル形式に纏めたものが図１２に例示した判定テーブルである。つまり、この判定テーブルは、データ判定部３６２によるビット値判定の判定アルゴリズムを示している。データ判定部３６２は、この判定テーブルに基づき、複数のコンパレータ３５４、３５６、３５８、３６０から出力された出力値の組み合わせからビット値を判定する。データ判定部３６２により判定されたビット値は、Ｓ／Ｐ変換部１７６に入力される。

（課題の整理２）
このように、新方式の符号を復号するには、クロック検出部３３２を構成する１つのコンパレータ３５２と、デコーダ３３４を構成する４つのコンパレータ３５４、３５６、３５８、３６０とが必要になる。上記の通り、新方式の符号は、直流成分を含まず、ＰＬＬ回路を用いずにクロックを再生することが可能である点で非常に優れている。しかしながら、２つのビット値を判定するのに、合計で５つものコンパレータが必要になってしまう。その結果、回路規模が大きくなったり、消費電力が大きくなったりしてしまう。

さらに、振幅方向に５つもの閾値を設けてデータの判定処理を行うことになるため、信号振幅の最大幅（振幅レンジ）が決まっているような場合において、図１３に示すように、個々の閾値の間隔が狭くなってしまう。その結果、閾値の設定精度、及びビット値の判定精度に高いレベルが要求されることになる。近年、半導体プロセスの微細化が進み、動作電圧が低くなってきている。それに伴い、信号の振幅レンジが小さくなってきている。また、振幅方向に複数のビット値を持たせた符号を利用するには、信号振幅の最大値及び最小値が上記のような動作電圧の範囲に収まっている必要がある。こうした状況下にあって、振幅方向に５つもの閾値を設けてデータの判定処理を行うには、非常に高い設定精度で閾値を設定する必要があり、あまり現実的ではない。

こうした技術的課題に鑑み、後述する実施形態の目的は、新方式に係る符号を復号する際に用いるコンパレータの数（閾値の数）を低減させ、回路規模を低減させると共に、閾値の設定精度の緩和を実現することにある。また、以下で説明する実施形態は、当然に、上記の（課題の整理１）において述べた課題についても解決するものである。以下、このような目的を達成することが可能な実施形態について説明する。

同実施形態に係る技術は、周波数軸上でクロック成分に対応する線スペクトルを効率的に除去し、閾値の数を低減させる技術に関する。しかし、図９に示すように、上記の例においては、クロック成分に対応する線スペクトルがＡＭＩ符号の周波数スペクトラムのピーク部分に現れてしまっている。そのため、ＡＭＩ符号の成分を維持しつつ、クロック成分のみを周波数軸上で除去することは非常に難しい。そこで、同実施形態においては、新方式により得られる効果を維持しつつ、クロック成分を周波数軸上から容易に除去できるようにする技術が提案される。

＜実施形態＞
本発明の一実施形態について説明する。本実施形態は、直流成分を含まず、かつ、クロック再生時にＰＬＬ回路が不要な符号からビット値を復号する際に行う閾値判定処理の回数を低減させることを目的とするものである。特に、本実施形態は、上記の新方式に係る技術を基盤とし、受信側においてクロック信号を効率的に除去する技術に関する。

［携帯端末４００の機能構成］
まず、図１４を参照しながら、本実施形態に係る携帯端末４００の機能構成について説明する。図１４は、本実施形態に係る携帯端末４００の機能構成例を示す説明図である。但し、図１４は、シリアライザ１３４、及びデシリアライザ１３８の機能構成を中心に描画した説明図であり、他の構成要素に関する記載を省略している。また、携帯端末４００が有する各構成要素のうち、既に述べた携帯端末３００と実質的に同一の機能構成を有する構成要素については同一の符号を付することにより詳細な説明を省略した。

（シリアライザ１３４）
シリアライザ１３４は、Ｐ／Ｓ変換部１５２と、ドライバ１５６と、ＰＬＬ部１５８と、タイミング制御部１６０と、重畳部２３２と、エンコーダ４０２とにより構成される。なお、携帯端末４００のシリアライザ１３４は、重畳部２３２が設けられている点、及びエンコーダ４０２の機能が改良されている点を除いて上記の携帯端末３００と実質的に同一である。また、重畳部２３２の機能構成は、携帯端末２３０に設けられた重畳部２３２と実質的に同一である。

まず、シリアライザ１３４には、ベースバンドプロセッサ１１０から、パラレル信号（Ｐ−ＤＡＴＡ）、及びパラレル信号用クロック（Ｐ−ＣＬＫ）が入力される。シリアライザ１３４に入力されたパラレル信号は、Ｐ／Ｓ変換部１５２によりシリアル信号に変換される。Ｐ／Ｓ変換部１５２により変換されたシリアル信号は、エンコーダ４０２に入力される。エンコーダ４０２は、シリアル信号にヘッダ等を付加し、本実施形態の符号化方式に基づいて符号化することで符号化信号を生成する。この符号化方式については、後段において詳述する。

エンコーダ４０２により生成された符号化信号は、ドライバ１５６に入力される。ドライバ１５６は、入力されたシリアル信号をＬＶＤＳにして重畳部２３２に入力する。重畳部２３２は、ドライバ１５６から入力された信号を電源ラインに重畳させてデシリアライザ１３８に伝送する。例えば、重畳部２３２は、信号をコンデンサで結合させ、電源をチョークコイルで結合させる。そして、重畳部２３２により電源に重畳された信号は、電源ラインを通じてデシリアライザ１３８に入力される。

一方、シリアライザ１３４に入力されたパラレル信号用クロックは、ＰＬＬ部１５８に入力される。ＰＬＬ部１５８は、パラレル信号用クロックからシリアル信号用クロックを生成し、Ｐ／Ｓ変換部１５２、及びタイミング制御部１６０に入力する。タイミング制御部１６０は、入力されるシリアル信号用クロックに基づいてエンコーダ４０２によるシリアル信号の送信タイミングを制御する。

（デシリアライザ１３８）
デシリアライザ１３８は、主に、分離部２３４と、レシーバ１７２と、Ｓ／Ｐ変換部１７６と、タイミング制御部１８２と、復号処理部４３２とにより構成される。また、復号処理部４３２には、デコーダ４３４と、クロック検出部４３６とが含まれている。上記の携帯端末３００と同様に、クロック検出部４３６にはＰＬＬが設けられていない。また、上記の携帯端末３００が有するデシリアライザ１３８との間の主な相違点は、復号処理部４３２による復号処理方法の違いにある。

まず、デシリアライザ１３８には、電源ライン（同軸ケーブル）を通じて電源にシリアル信号を重畳した信号が入力される。この重畳信号は、分離部２３４によりシリアル信号と電源とに分離される。例えば、分離部２３４は、コンデンサで直流成分をカットしてシリアル信号を取り出し、チョークコイルで高周波成分をカットして電源を取り出す。分離部２３４により分離されたシリアル信号は、レシーバ１７２により受信される。

レシーバ１７２により受信されたシリアル信号は、復号処理部４３２に含まれるデコーダ４３４、及びクロック検出部４３６に入力される。デコーダ４３４は、入力されたシリアル信号のヘッダを参照してデータの先頭部分を検出し、エンコーダ４０２が用いた符号化方式に従って符号化されたシリアル信号を復号する。デコーダ４３４により復号されたシリアル信号はＳ／Ｐ変換部１７６に入力される。Ｓ／Ｐ変換部１７６は、入力されたシリアル信号をパラレル信号（Ｐ−ＤＡＴＡ）に変換する。Ｓ／Ｐ変換部１７６で変換されたパラレル信号は、液晶部１０４に出力される。

一方、クロック検出部４３６は、レシーバ１７２により受信された信号からクロック成分を検出する。このとき、クロック検出部４３６は、信号の振幅値と閾値Ｌ０（電位０）とを比較して極性反転の周期を検出し、その周期に基づいてクロック成分を検出することで元のクロックを再生する。そして、クロック検出部４３６により再生されたクロックは、デコーダ４３４、及びタイミング制御部１８２に入力される。タイミング制御部１８２は、クロック検出部４３６から入力されたクロックに基づいて受信タイミングを制御する。また、タイミング制御部１８２に入力されたクロック（Ｐ−ＣＬＫ）は液晶部１０４に出力される。

以上、本実施形態に係る携帯端末４００の全体的な機能構成、及び信号処理の全体的な流れについて簡単に説明した。以下では、本実施形態の特徴的な構成であるエンコーダ４０２及び復号処理部４３２の詳細な機能、及び信号処理方法の詳細について説明する。

［エンコーダ４０２による符号化処理］
まず、図１５を参照しながら、エンコーダ４０２による符号化処理について説明する。図１５は、本実施形態に係る符号化方法の一例を示す説明図である。なお、図１５には、パーシャル・レスポンス方式の符号ＰＲ（１，０，−１）をベースとする符号の生成方法が記載されている。しかし、本実施形態に係る技術はこれに限定されず、ＰＲ（１，０，０，−１）、ＰＲ（１，０，…，０，−１）等に対しても同様に適用される。

（Ａ）に示された信号は、入力データをＰＲ（１，０，−１）符号方式に基づいて符号化したものである。一方、（Ｃ）に示された信号は、（Ａ）の信号に基づいて本実施形態の符号化方法で符号化された信号である。この信号では、データ１が複数の電位Ａ１（−１、−３、１、３）で表現され、データ０が電位Ａ１とは異なる複数の電位Ａ２（−２、２）で表現される。また、この信号は、一周期毎に極性反転し、連続して同じ電位とならないように構成されている。

例えば、（Ａ）においては、ビット間隔Ｔ１〜Ｔ３で電位０が続く区間が存在する。しかし、（Ｃ）においては、同区間において電位が２、−２、…、２、−２となっている。このように、（Ｃ）の信号は、同じ電位が連続して現れないよう、一周期毎に極性が反転するように構成されている。そのため、（Ｃ）の信号をデータ伝送に用いると、受信側で立ち上がり、立ち下がりの両エッジを検出することでクロック成分を再生することが可能になる。以下、本実施形態に係る（Ｃ）の信号を生成する方法について説明する。

エンコーダ４０２は、上記（Ｃ）のような符号を生成するため、加算器ＡＤＤを備えている。まず、エンコーダ４０２は、入力されたシリアル信号をＰＲ（１，０，−１）符号（Ａ）に符号化して加算器ＡＤＤに入力する。また、エンコーダ４０２は、伝送速度Ｆｂを有するＰＲ（１，０，−１）符号の伝送速度Ｆｂと同じ周波数Ｆｂを持つクロック（Ｂ）を加算器ＡＤＤに入力する。但し、クロックの振幅は、ＰＲ（１，０，−１）符号（Ａ）のＮ倍（Ｎ＞１；図１５の例ではＮ＝２）とする。そして、エンコーダ４０２は、加算器ＡＤＤによりＰＲ（１，０，−１）符号（Ａ）とクロック（Ｂ）とを加算して符号（Ｃ）を生成する。このとき、ＰＲ（１，０，−１）符号（Ａ）とクロック（Ｂ）とは同期され、エッジを揃えて加算される。

上記の符号化方法により生成された符号（Ｃ）の周波数スペクトラムは、例えば、図１６に示すような形状になる。エンコーダ４０２の加算器ＡＤＤで加算されたクロック（Ｂ）の周波数Ｆｂに線スペクトルが現れ、それに加えてＰＲ（１，０，−１）符号（Ａ）のブロードな周波数スペクトラムが現れている。図９に示した新方式の符号に対応する周波数スペクトラムの場合、クロックに対応する線スペクトルがＦｂ／２に現れていた。そのため、ＡＭＩ符号のブロードな周波数スペクトラムの第１ピークの中央に線スペクトルが位置し、ＡＭＩ符号の周波数スペクトラムに大きな影響を与えずに周波数軸上で線スペクトルを取り除くのは非常に困難であった。

一方で、本実施形態に係る符号（Ｃ）の周波数スペクトラムに現れる線スペクトルは、ＰＲ（１，０，−１）符号（Ａ）のブロードな周波数スペクトラムの第２ピークの外側に位置している。そのため、ＰＲ（１，０，−１）符号（Ａ）に大きな影響を与えることなく、本実施形態に係る符号（Ｃ）から周波数軸上で線スペクトラムを取り除くことができる。符号（Ｃ）の周波数スペクトラムが図１６のような形状になるのは、ＰＲ（１，０，−１）符号（Ａ）の伝送速度Ｆｂと同じ周波数Ｆｂのクロック（Ｂ）が加算されたためである。また、周波数Ｆｂのクロック（Ｂ）を加算して伝送できるように、ＡＭＩ符号ではなくＰＲ（１，０，−１）符号（Ａ）が用いられている。但し、ＰＲ（１，０，−１）の符号に代えて、ＰＲ（１，０，０，−１）、ＰＲ（１，０，０，０，−１）、…、ＰＲ（１，０，…，０，−１）等の符号が用いられてもよい。

［ＰＲ（１，０，−１）方式の符号化処理／符号処理］
ここで、図１７を参照しながら、ＰＲ（１，０，−１）方式の符号化処理及び復号処理について簡単に説明する。図１７は、ＰＲ（１，０，−１）方式に係る一連の符号化処理及び復号処理を実現するための回路構成例を示す説明図である。

（符号化処理について）
まず、符号化処理について説明する。図１７に示すように、ＰＲ（１，０，−１）方式のエンコーダ（以下、ＰＲ（１，０，−１）エンコーダ）は、２つの遅延回路４１２、４１４と、「−１」乗算器４１６と、加算器４１８とにより構成される。ＰＲ（１，０，−１）エンコーダに入力データＳ１が入力されると、入力データＳ１は、遅延回路４１２、及び加算器４１８に入力される。遅延回路４１２では、入力データＳ１が１ビット分だけ遅延される。遅延回路４１２の出力データは遅延回路４１４に入力され、さらに１ビット分だけ遅延される。そして、遅延回路４１４の出力データは、「−１」乗算器４１６に入力される。

「−１」乗算器４１６では、遅延回路４１４の出力データに−１が乗算される。そして、「−１」乗算器４１６の出力データＳ２は、加算器４１８に入力される。加算器４１８では、入力データＳ１と「−１」乗算器４１６の出力データＳ２とが加算される。そして、加算器４１８の出力データＳ３は、ＰＲ（１，０，−１）方式のデコーダ（以下、ＰＲ（１，０，−１）デコーダ）に伝送される。ＰＲ（１，０，−１）エンコーダによる処理工程は、例えば、図１８のように表現される。

図１８は、図１７に示したＰＲ（１，０，−１）エンコーダの処理過程で得られるデータＳ１、Ｓ２、Ｓ３を例示したものである。図１８に示すように、入力データＳ１が入力されると、入力データＳ１の各ビットが２ビット分だけ遅延され、各ビット値に−１が乗算されてデータＳ２が生成される。但し、図１８においてデータＳ２に含まれるビット値０の部分は記載を省略して空欄にしている。さらに、データＳ１とデータＳ２とが加算され、データＳ３が得られる。このようにしてＰＲ（１，０，−１）方式の符号（Ａ）が生成される。

（復号処理について）
次に、復号処理について説明する。図１７に示すように、ＰＲ（１，０，−１）方式のデコーダ（以下、ＰＲ（１，０，−１）デコーダ）は、加算器４５２と、２つの遅延回路４５４、４５６とにより構成される。まず、ＰＲ（１，０，−１）デコーダにデータＳ４（＝Ｓ３）が入力されると、データＳ４は加算器４５２に入力される。また、加算器４５２の出力データは、遅延回路４５４に入力され、１ビット分だけ遅延される。

さらに、遅延回路４５４の出力データは、遅延回路４５６に入力され、さらに１ビット分だけ遅延される。遅延回路４５６の出力データＳ５は、加算器４５２に入力される。加算器４５２は、データＳ４と遅延回路４５６の出力データＳ５とを加算する。加算器４５２の出力データＳ６（＝Ｓ１）は、ＰＲ（１，０，−１）エンコーダに入力されたデータＳ１の再生データである。このようにして符号化前のデータＳ１が再生される。ＰＲ（１，０，−１）デコーダによる処理工程は、例えば、図１９のように表現される。

なお、図１９は、図１８のデータＳ３を復号する処理に相当する。図１９は、図１７に示したＰＲ（１，０，−１）デコーダの処理過程で得られるデータＳ４、Ｓ５、Ｓ６を例示したものである。図１９に示すように、データＳ４が入力されると、加算器４５２の出力データＳ６の各ビットが２ビット分だけ遅延されてデータＳ５が生成される。さらに、データＳ４とデータＳ５とが加算され、データＳ６が得られる。図１８を併せて参照すると、データＳ６は、図１８に示したデータＳ１に一致していることが分かる。このようにしてＰＲ（１，０，−１）方式の符号（Ａ）が再生される。

以上、ＰＲ（１，０，−１）方式の符号化処理／復号処理について説明した。本実施形態においては、エンコーダ４０２により、上記のＰＲ（１，０，−１）エンコーダに対応する処理が実行された後、クロックが加算された上で伝送される。一方、上記のＰＲ（１，０，−１）デコーダに対応する処理は、後述するデコーダ４３４により実行される。

［デコーダ４３４による復号処理］
次に、図２０、図２１を参照しながら、デコーダ４３４による復号処理について説明する。図２０は、本実施形態に係る復号処理を実施することが可能なデコーダ４３４の回路構成例を示す説明図である。図２１は、図２０に示すデコーダ４３４の回路構成例に含まれる帯域阻止濾波器４７２の機能を説明するための説明図である。

まず、図２０を参照する。図２０に示すように、デコーダ４３４は、帯域阻止濾波器４７２と、判定回路４７４と、復号回路４７６とにより構成される。また、図２０には、帯域阻止濾波器４７２の前段における信号（Ｅ１）の波形、及び判定回路４７４の前段における信号（Ｅ２）の波形が示されている。なお、帯域阻止濾波器４７２は、ＢＥＦ（Ｂａｎｄ−Ｅｌｉｍｉｎａｔｉｏｎ Ｆｉｌｔｅｒ）とも表記される。

まず、帯域阻止濾波器４７２にはレシーバ１７２から信号（Ｅ１）が入力される。この信号（Ｅ１）は、上記のエンコーダ４０２により符号化されたものである。信号（Ｅ１）は、６つの振幅（ｅ１１、ｅ１２、ｅ１３、ｅ１４、ｅ１５、ｅ１６）を有する。図１５に示した符号（Ｃ）の生成工程から理解される通り、振幅ｅ１１、ｅ１３、ｅ１４、ｅ１６はビット値「１」と判定されるものである。一方、振幅ｅ１２、ｅ１５は、ビット値「０」と判定されるものである。

つまり、信号（Ｅ１）においては、ビット値「１」を表現するのに４つの振幅（ｅ１１、ｅ１３、ｅ１４、ｅ１６）が用いられている。また、ビット値「０」を表現するのに２つの振幅（ｅ１２、ｅ１５）が用いられている。そのため、信号（Ｅ１）から各ビット値を判定するには、４つの閾値（Ｌ１、Ｌ２、Ｌ３、Ｌ４）が必要になる。さらに、各閾値の間隔が狭くなり、閾値を設定する際に高い設定精度が要求される。図１５に示した符号（Ｃ）の生成工程から理解される通り、２つのビット値を表現するのに合計５つもの振幅が用いられる理由は、同生成工程で振幅の大きなクロックが同期加算されたことにある。

そこで、本実施形態に係るデコーダ４３４は、信号（Ｅ１）に含まれるクロック成分を予め除去してからデータの判定処理を行うように構成されている。そのため、デコーダ４３４には、判定回路４７４の前段に帯域阻止濾波器４７２が設けられている。帯域阻止濾波器４７２は、所定の周波数帯の信号通過を阻止する手段である。特に、本実施形態においては、図１６に示した周波数スペクトラムの周波数軸上で、クロック成分に相当する周波数Ｆｂの線スペクトルが除去されるように、周波数Ｆｂに阻止帯域が設定される。

ここで、図２１を参照しながら、帯域阻止濾波器４７２の帯域阻止特性について簡単に説明する。図２１には、帯域阻止濾波器４７２の前段における信号（Ｅ１）、帯域阻止濾波器４７２の帯域伝達特性、及び帯域阻止濾波器４７２の後段における信号（Ｅ２）が示されている。

まず、信号（Ｅ１）の周波数スペクトラムに注目する。既に述べた通り、信号（Ｅ１）の周波数スペクトラムは、ＰＲ（１，０，−１）符号に対応するスペクトルと周波数Ｆｂの位置に現れるクロック成分の線スペクトルとで構成される。信号（Ｅ１）は、クロック成分の線スペクトルがＰＲ（１，０，−１）符号のメインローブ（０≦ｆ≦Ｆｂ／２）から周波数軸上で離れている点に特徴がある。

次に、帯域阻止濾波器４７２の伝達特性に注目する。帯域阻止濾波器４７２の伝達特性は、周波数Ｆｂに急峻な阻止帯域を有している。そのため、帯域阻止濾波器４７２を信号（Ｅ１）が通過すると、周波数軸上で周波数Ｆｂの近傍に位置する所定幅の周波数帯に対応する信号成分が大きく減衰される。図２１に示すように、帯域阻止濾波器４７２の阻止帯域は有限の幅を有する。そのため、クロック成分の線スペクトルがＰＲ（１，０，−１）符号のメインローブに含まれていたり、メインローブの近傍に位置したりしていると、メインローブまでが減衰されてしまう。

上記のようなメインローブの減衰を避けるため、本実施形態においては、周波数軸上で線スペクトルとメインローブとが離れて位置するような符号（例えば、信号（Ｅ１））を用いているのである。その結果、図２１に示すように、帯域阻止濾波器４７２を通過した後の信号（Ｅ２）は、ＰＲ（１，０，−１）符号のメインローブが減衰されず、かつ、クロック成分に相当する線スペクトルが除去された周波数スペクトラムを示すものとなる。つまり、元のＰＲ（１，０，−１）符号の周波数スペクトラムが得られる。このように、本実施形態の符号化方法を用いることにより、受信側においてクロック成分に相当する線スペクトルを容易に除去することができるようになるのである。

このようにして帯域阻止濾波器４７２を通過する信号（Ｅ１）からクロック成分が除去されると、帯域阻止濾波器４７２を通過した後の信号（Ｅ２）の波形は、図２０に示すようなアイパターンになる。帯域阻止濾波器４７２により信号（Ｅ１）からクロック成分が除去されたことで、振幅ｅ１１、ｅ１３が振幅ｅ３３に、振幅ｅ１４、ｅ１６がレベルｅ３１に、振幅ｅ１２、ｅ１５が振幅ｅ３２に変換される。従って、レベルｅ３１、ｅ３３がビット値「１」に対応し、レベルｅ３２がビット値「０」に対応する。そこで、図２０に示すように、閾値Ｌ１’、Ｌ２’を設定し、これらの閾値と３つのレベルとを比較することでビット値を判定することができる。つまり、ビット値の判定に用いる閾値の数が４つから２つに半減されたことになる。

図２０に示すように、帯域阻止濾波器４７２を通過した信号（Ｅ２）は判定回路４７４に入力される。判定回路４７４は、所定の閾値Ｌ１’、Ｌ２’を用いてビット値を判定する。例えば、判定回路４７４は、信号（Ｅ２）のレベルＬがＬ≧Ｌ１’の場合に判定値「１」を出力し、Ｌ２’≦Ｌ＜Ｌ１’の場合に判定値「０」を出力し、Ｌ＜Ｌ２’の場合に判定値「−１」を出力する。判定回路４７４から出力された判定値は、復号回路４７６に入力される。判定回路４７４から出力された判定値は、図１５の符号（Ａ）に対応するＰＲ（１，０，−１）符号である。そのため、図１７に示したＰＲ（１，０，−１）デコーダにより復号することができる。従って、復号回路４７６は、図１７のＰＲ（１，０，−１）デコーダと同様にして元のデータ列を復元する。

以上、本実施形態に係る携帯端末４００の機能構成、符号化方法、及び復号方法について説明した。上記の通り、本実施形態に係る符号化方法においては、伝送速度Ｆｂを有するパーシャル・レスポンス方式の符号に対し、周波数Ｆｂのクロックが同期加算されて符号化信号が生成される。上記の説明においては、クロックが加算される符号としてＰＲ（１，０，−１）符号が例示された。この符号を用いると、ＡＭＩ符号等を用いる場合に比べてメインローブの幅が周波数軸方向に圧縮される。さらに、クロックの周波数が上記Ｆｂに設定されることで、符号化信号のクロック成分に対応する線スペクトルが元の符号に対応するメインローブから周波数軸上で離れた位置に現れるようになる。

また、上記のクロックは、上記符号よりも大きな振幅を有するものである。そのため、上記の符号化信号は、直流成分を持たず、かつ、一周期毎に極性反転するという特性を有する。その結果、電源線のように直流電流が流れる伝送線路を通じて上記の符号化信号を伝送することが可能になる。さらに、受信側では、符号化信号の極性反転周期を検出することにより、ＰＬＬを用いずともクロックを再生することができるようになる。また、上記の通り、元の符号に対応するメインローブとクロック成分に対応する線スペクトルとが周波数軸上で離れた位置に存在するため、帯域阻止濾波器を用いて容易にクロック成分を除去することができる。

さらに、符号化信号からクロック成分を除去した信号からビット値を判定することで、ビット値の判定に用いる閾値の数を低減させることができる。その結果、閾値判定に用いるコンパレータの数を低減させることが可能になり、回路規模を低減させることができる。また、符号化信号からクロック成分が除去された信号のアイパターンは、アイの開口率が向上しているため、閾値間の間隔が広くなる。その結果、閾値の設定精度が緩和される。このように、受信側にＰＬＬを用いずに済む上、コンパレータの数も少なくて済むため、符号化信号から元のデータを再生するために設けられる回路の規模、及び消費電力量が大幅に低減される。

［まとめ］
最後に、本実施形態の携帯端末が有する機能構成と、当該機能構成により得られる作用効果について簡単に纏める。当該携帯端末は、操作部１０８に相当する第１の情報処理モジュールと、表示部１０２に相当する第２の情報処理モジュールとを有する。

第１の情報処理モジュールは、互いに異なる第１及び第２のビット値を含む入力データに対し、前記第１のビット値を複数の第１の振幅値で表現し、前記第２のビット値を前記第１の振幅値とは異なる第２の振幅値で表現し、連続して同じ振幅値をとらず、かつ、一周期毎に振幅値の極性が反転するように符号化された信号を送信する機能を有する。

より詳細に述べると、第１の情報処理モジュールは、次のようなデータ符号化部と、クロック信号加算部と、信号伝送部とを有する。上記のデータ符号化部は、入力データを符号化して伝送速度Ｆｂを有するパーシャル・レスポンス方式の符号化信号を生成するものである。このように、パーシャル・レスポンス方式を採用することで、ＡＭＩ符号方式等に比べて周波数軸上でメインローブの帯域幅を圧縮することができる。

また、上記のクロック信号加算部は、前記データ符号化部により生成された符号化信号に対し、当該符号化信号よりも大きな振幅値を有する周波数Ｆｂのクロック信号を同期加算するものである。このように、符号化信号の伝送速度Ｆｂと同じ周波数Ｆｂのクロック信号を同期加算することで、加算後の信号は、符号化信号の成分に対応するメインローブとクロック成分に対応する線スペクトルとが周波数軸上で離れた位置に現れるスペクトラムを持つものとなる。前記クロック信号加算部によりクロック信号が加算された符号化信号は、上記の信号伝送部により、所定の伝送線路を通じて伝送される。

一方、第２の情報処理モジュールは、次のような信号受信部と、帯域阻止濾波部と、入力データ復号部とを有する。上記の信号受信部は、前記所定の伝送線路を介して前記符号化信号を受信するものである。また、上記の帯域阻止濾波部は、前記信号受信部により受信された符号化信号から前記周波数Ｆｂを含む所定幅の周波数成分を除去するものである。このように、受信された符号化信号から周波数Ｆｂを含む所定幅の周波数成分が除去されることで、クロック成分に対応する線スペクトルが除去される。つまり、受信された符号化信号からクロック成分が除去される。

上記の通り、受信された符号化信号の周波数スペクトルは、クロックを加算する前の符号化信号に対応するスペクトルのメインローブと、クロック成分に対応する線スペクトルとが周波数軸上で離れた位置に現れるものである。そのため、帯域阻止濾波部の阻止帯域が有限の幅を有していても、メインローブに大きな影響を与えずに線スペクトルを除去することができる。このようにしてクロック成分が除去された信号は上記の入力データ復号部に入力される。上記の入力データ復号部は、前記帯域阻止濾波部から出力された信号の振幅値に基づいて前記入力データを復号するものである。受信された信号からクロック成分が既に除去されているため、入力データ復号部により入力データの各ビット値を判定する際に用いる判定用の閾値の数が少なくて済む。また、クロック成分が除去された後の信号形状はアイの開口率が大きなものとなるため、閾値の設定精度が緩和される。

また、第２の情報処理モジュールは、前記信号受信部により受信された符号化信号の振幅値が有する極性の反転周期を検出し、当該反転周期に基づいて当該符号化信号のクロック成分を検出するクロック成分検出部をさらに有していてもよい。この場合、前記入力データ復号部は、前記クロック成分検出部により検出されたクロック成分を用いて前記入力データを復号することができる。上記の通り、受信した符号化信号は、クロックに同期して一周期毎に極性が反転する特性を有しているため、ＰＬＬを用いずとも受信側でクロック成分を抽出することが可能になる。その結果、ＰＬＬを設けずに済む分だけ消費電力を低減させることができる。

また、前記所定の伝送線路には、直流電流が流れる電源線路が用いられていてもよい。この場合、前記符号化信号は、前記信号伝送部により前記直流電流に重畳された上で伝送され、前記信号受信部により前記直流電流から分離される。上記の通り、第１及び第２の情報処理モジュールの間で送受信される符号には直流成分が含まれない。そのため、上記のような電源線路を伝送線路に用いることができる。その結果、１本の同軸ケーブル等を用いて伝送線路が実現されるため、第１及び第２の情報処理モジュールを接続する部分の変形自由度を大きく向上させることができるようになる。

（備考）
上記のエンコーダ４０２は、データ符号化部、クロック信号加算部の一例である。上記のドライバ１５６、重畳部２３２は、信号伝送部の一例である。上記の復号処理部４３２、デコーダ４３４、帯域阻止濾波器４７２は、帯域阻止濾波部の一例である。上記の復号処理部４３２、デコーダ４３４、判定回路４７４、復号回路４７６は、入力データ復号部の一例である。上記のクロック検出部４３６は、クロック成分検出部の一例である。上記の同軸ケーブルは、電源線路の一例である。

以上、添付図面を参照しながら本発明の好適な実施形態について説明したが、本発明は係る例に限定されないことは言うまでもない。当業者であれば、特許請求の範囲に記載された範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、それらについても当然に本発明の技術的範囲に属するものと了解される。

例えば、上記の実施形態においては、加算器ＡＤＤに入力される符号として、ＰＲ（１，０，−１）符号を例に挙げて説明したが、本発明の技術はこれに限定されない。既に述べたように、各種のバイポーラ符号やパーシャル・レスポンス方式の符号ＰＲ（１，０，０，−１）、ＰＲ（１，０，…，０，−１）等が利用されうる。

さて、上記の説明においては、携帯端末４００を形成するシリアライザ１３４とデシリアライザ１３８との間の信号伝送に本実施形態の技術を適用するケースが例示され、この例に基づいて説明を行った。しかしながら、本実施形態に係る技術は、任意の形態を有する２つの情報処理モジュールの間で信号を伝送する際に用いることができる。

例えば、本実施形態に係る技術は、２つの情報処理装置の間を電源線で接続し、電源線を通じて信号伝送するケース等に用いることができる。この場合、２つの情報処理装置は別体で形成される。また、このような情報処理装置の形態は任意であり、例えば、携帯電話、ＰＨＳ（Ｐｅｒｓｏｎａｌ Ｈａｎｄｙ−ｐｈｏｎｅ Ｓｙｓｔｅｍ）、ＰＤＡ（Ｐｅｒｓｏｎａｌ Ｄｉｇｉｔａｌ Ａｓｓｉｓｔａｎｔ）等の携帯情報端末が含まれる。さらに、家庭用ゲーム機、テレビジョン受像機、録画再生装置等も上記の情報処理装置に含まれる。

携帯端末の一構成例を示す説明図である。 携帯端末の一構成例を示す説明図である。 シリアル伝送に係る携帯端末の機能構成例を示す説明図である。 シリアル伝送に係る携帯端末の機能構成例を示す説明図である。 マンチェスター符号の周波数スペクトラムの一例を示す説明図である。 ＡＭＩ符号の信号波形の一例を示す説明図である。 新方式に係る携帯端末の機能構成例を示す説明図である。 新方式に係る信号生成方法を示す説明図である。 新方式に係る信号の周波数スペクトラムの一例を示す説明図である。 クロック検出部の回路構成例を示す説明図である。 デコーダの回路構成例を示す説明図である。 データ判定用判定テーブルの構成例を示す説明図である。 受信信号波形とデータ判定用閾値との関係を示す説明図である。 本発明の一実施形態に係る携帯端末の機能構成例を示す説明図である。 本実施形態に係る信号生成方法の一例を示す説明図である。 本実施形態に係る信号の周波数スペクトラムの一例を示す説明図である。 パーシャル・レスポンス方式に係るエンコーダ及びデコーダの回路構成例を示す説明図である。 パーシャル・レスポンス方式に係るエンコード処理方法を示す説明図である。 パーシャル・レスポンス方式に係るデコード処理方法を示す説明図である。 本実施形態に係るデコーダの回路構成例を示す説明図である。 本実施形態に係る帯域阻止濾波器の伝達特性を示す説明図である。

符号の説明

１００、１３０、２３０、３００ 携帯端末
１０２ 表示部
１０４ 液晶部
１０６ 接続部
１０８ 操作部
１１０ ベースバンドプロセッサ
１１２、１３２、１４０ パラレル信号線路
１３４ シリアライザ
１３６ シリアル信号線路
１３８ デシリアライザ
１５２ Ｐ／Ｓ変換部
１５４、３１２ エンコーダ
１５６ ドライバ
１５８、１８０ ＰＬＬ部
１６０ タイミング制御部
１７２ レシーバ
１７４、３３４ デコーダ
１７６ Ｓ／Ｐ変換部
１７８ クロック再生部
１８２ タイミング制御部
２３２ 重畳部
２３４ 分離部
３３２ クロック検出部
３５２、３５４、３５６、３５８、３６０ コンパレータ
３６２ データ判定部
３６４ 記憶部
４００ 携帯端末
４０２ エンコーダ
４３２ 復号処理部
４３４ デコーダ
４３６ クロック検出部
４１２、４１４、４５４、４５６ 遅延回路
４１６ 「−１」乗算器
４１８、４５２ 加算器
４７２ 帯域阻止濾波器
４７４ 判定回路
４７６ 復号回路
ＡＤＤ 加算器

Claims (5)

1. 入力データを符号化して伝送速度Ｆｂを有するパーシャル・レスポンス方式の符号化信号を生成するデータ符号化部と、
   前記データ符号化部により生成された符号化信号に対し、当該符号化信号よりも大きな振幅値を有する周波数Ｆｂのクロック信号を同期加算するクロック信号加算部と、
   前記クロック信号加算部によりクロック信号が加算された符号化信号を所定の伝送線路を通じて伝送する信号伝送部と、
   前記所定の伝送線路を介して前記符号化信号を受信する信号受信部と、
   前記信号受信部により受信された符号化信号から前記周波数Ｆｂを含む所定幅の周波数成分を除去する帯域阻止濾波部と、
   前記帯域阻止濾波部から出力された信号の振幅値に基づいて前記入力データを復号する入力データ復号部と、
   前記信号受信部により受信された符号化信号の振幅値が有する極性の反転周期を検出し、当該反転周期に基づいて当該符号化信号のクロック成分を検出するクロック成分検出部と、
   を備え、
   前記入力データ復号部は、前記クロック成分検出部により検出されたクロック成分を用いて前記入力データを復号する、
   情報処理装置。
2. 前記所定の伝送線路は、直流電流が流れる電源線路であり、
   前記符号化信号は、前記信号伝送部により前記直流電流に重畳された上で伝送され、前記信号受信部により前記直流電流から分離される、
   請求項１に記載の情報処理装置。
3. 伝送速度Ｆｂを有するパーシャル・レスポンス方式の符号化信号に、当該符号化信号よりも大きな振幅値を有する周波数Ｆｂのクロック信号を同期加算して生成された符号化信号を受信する信号受信部と、
   前記信号受信部により受信された符号化信号から、前記周波数Ｆｂを含む所定幅の周波数成分を除去する帯域阻止濾波部と、
   前記帯域阻止濾波部により前記所定幅の周波数成分が除去された信号の振幅値に基づいて前記パーシャル・レスポンス方式の符号化信号を復号する信号復号部と、
   前記信号受信部により受信された符号化信号の振幅値が有する極性の反転周期を検出し、当該反転周期に基づいて当該符号化信号のクロック成分を検出するクロック成分検出部と、
   を備え、
   前記信号復号部は、前記クロック成分検出部により検出されたクロック成分を用いて前記符号化信号を復号する、
   情報処理装置。
4. 入力データが符号化され、伝送速度Ｆｂを有するパーシャル・レスポンス方式の符号化信号が生成されるデータ符号化ステップと、
   前記データ符号化ステップで生成された符号化信号に対し、当該符号化信号よりも大きな振幅値を有する周波数Ｆｂのクロック信号が同期加算されるクロック信号加算ステップと、
   前記クロック信号加算ステップでクロック信号が加算された符号化信号が所定の伝送線路を通じて伝送される信号伝送ステップと、
   前記信号伝送ステップで伝送された符号化信号が前記所定の伝送線路を介して受信される信号受信ステップと、
   前記周波数Ｆｂを含む所定幅の周波数成分を除去する帯域阻止濾波器を用いて、前記信号受信ステップで受信された符号化信号から、前記所定幅の周波数成分が除去される所定帯域成分除去ステップと、
   前記帯域阻止濾波器から出力された信号の振幅値に基づいて前記入力データが復号される入力データ復号ステップと、
   前記信号受信ステップで受信された符号化信号の振幅値が有する極性の反転周期を検出し、当該反転周期に基づいて当該符号化信号のクロック成分を検出するクロック成分検出ステップと、
   を含み、
   前記入力データ復号ステップでは、前記クロック成分検出ステップで検出されたクロック成分を用いて前記入力データが復号される、
   信号伝送方法。
5. 伝送速度Ｆｂを有するパーシャル・レスポンス方式の符号化信号に、当該符号化信号よりも大きな振幅値を有する周波数Ｆｂのクロック信号を同期加算して生成された符号化信号を受信する信号受信ステップと、
   前記信号受信ステップで受信された符号化信号から、前記周波数Ｆｂを含む所定幅の周波数成分が除去される所定帯域成分除去ステップと、
   前記所定帯域成分除去ステップで前記所定幅の周波数成分が除去された信号の振幅値に基づいて前記パーシャル・レスポンス方式の符号化信号が復号される復号ステップと、
   前記信号受信ステップで受信された符号化信号の振幅値が有する極性の反転周期を検出し、当該反転周期に基づいて当該符号化信号のクロック成分を検出するクロック成分検出ステップと、
   を含み、
   前記信号復号ステップでは、前記クロック成分検出ステップで検出されたクロック成分を用いて前記符号化信号が復号される、
   復号方法。