JP2010272925A - 情報処理装置、符号化方法、及びフレーム同期方法 - Google Patents

Abstract

【課題】伝送効率を低下させずに確実にフレーム同期を確立することが可能な情報処理装置を提供すること。
【解決手段】送信データに対してデータの先頭位置を示すヘッダを付加するヘッダ付加部と、前記ヘッダ付加部でヘッダが付加された送信データを所定の符号化方式で符号化し、互いに異なる第１及び第２のビット値で表現された符号化データを生成する符号化部と、前記符号化部を制御して前記ヘッダ区間の符号化周期を変更する周期変更部と、前記周期変更部による制御を受けつつ前記符号化部により生成された符号化データを送信する符号化データ送信部と、を備える、情報処理装置が提供される。
【選択図】図３

Description

本発明は、情報処理装置、符号化方法、及びフレーム同期方法に関する。

携帯電話やノート型のパーソナルコンピュータ（以下、ノートＰＣ）等の情報処理装置は、ユーザが操作する本体部分と、情報が表示される表示部分とを接続するヒンジ部分に可動部材が用いられていることが多い。ところが、ヒンジ部分には多数の信号線や電力線が配線されており、配線の信頼性を維持する工夫が求められる。まず、考えられるのが、ヒンジ部分を通る信号線の数を減らすことである。そこで、本体部分と表示部分との間においては、パラレル伝送方式ではなく、シリアル伝送方式でデータの伝送処理が行われるようにする。シリアル伝送方式を用いると、信号線の本数が低減されると共に、さらに電磁妨害（ＥＭＩ；Ｅｌｅｃｔｒｏ Ｍａｇｎｅｔｉｃ Ｉｎｔｅｒｆｅｒｅｎｃｅ）が低減されるという効果も得られる。

さて、シリアル伝送方式の場合、データは符号化されてから伝送される。その際、符号化方式としては、例えば、ＮＲＺ（Ｎｏｎ Ｒｅｔｕｒｎ ｔｏ Ｚｅｒｏ）符号方式やマンチェスター符号方式、或いは、ＡＭＩ（Ａｌｔｅｒｎａｔｅ Ｍａｒｋ Ｉｎｖｅｒｓｉｏｎ）符号方式等が用いられる。例えば、下記の特許文献１には、バイポーラ符号の代表例であるＡＭＩ符号を利用してデータ伝送する技術が開示されている。また、同文献には、データクロックを信号レベルの中間値で表現して伝送し、受信側で信号レベルに基づいてデータクロックを再生する技術が開示されている。また、下記の特許文献２には、シリアライザからデシリアライザへ伝送された信号を受信側でフレーム同期させる技術が開示されている。特に、同文献には、送信フレームに同期コードを付加して伝送し、受信側で同期確立に要する処理負荷を低減させる技術が開示されている。

特開平３−１０９８４３号公報 特開２００８−１４８２２１号公報

しかしながら、ノートＰＣのような情報処理装置においては、上記の符号を用いるシリアル伝送方式を用いても、依然としてヒンジ部分に配線される信号線の本数が多い。例えば、ノートＰＣの場合、表示部分に伝送されるビデオ信号の他、ＬＣＤを照明するためのＬＥＤバックライトに関する配線が存在し、これらの信号線を含めると数十本程度の信号線がヒンジ部に配線されることになる。但し、ＬＣＤは、Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙの略である。また、ＬＥＤは、Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅの略である。

こうした問題点に鑑み、直流成分を含まず、かつ、受信信号からクロック成分を容易に抽出することが可能な符号化方式（以下、新方式）が開発された。この新方式に基づいて生成された伝送信号は直流成分を含まないため、直流電源に重畳して伝送することができる。さらに、この伝送信号から極性反転周期を検出することにより、受信側でＰＬＬを用いずにクロックを再生することが可能になる。そのため、複数の信号線を纏めることが可能になり、信号線の本数を減らすことができると共に、消費電力及び回路規模の低減が実現される。但し、ＰＬＬは、Ｐｈａｓｅ Ｌｏｃｋｅｄ Ｌｏｏｐの略である。

このような新方式に係る多値符号を用いた高速データ伝送方式においても、正しくデータを復号するためには受信側でフレーム同期を確立する必要がある。例えば、上記の特許文献２には、フレームの先頭に付加されたヘッダ部分にＫコードやコンマ符号等の同期コードを設け、この同期コードを用いて受信側でフレーム同期を確立する方法が記載されている。しかしながら、このような方法を用いると、同期コードの検出精度がヘッダ部分の既知ビット系列の長さに依存するため、ヘッダ部分を十分な長さに設定しないと誤同期してしまう。例えば、既存ビット系列の長さが８ビットの場合、１／２^８＝１／２５６の確率で誤同期が発生してしまう。また、誤同期の確率を低減させるために既存ビット系列の長さを長くすると、１フレームに占めるヘッダ部分の割合が大きくなり、伝送効率が低下してしまう。

そこで、本発明は、上記問題に鑑みてなされたものであり、本発明の目的とするところは、伝送効率を低下させずに、より確実にフレーム同期を確立することが可能な、新規かつ改良された情報処理装置、符号化方法、及びフレーム同期方法を提供することにある。

上記課題を解決するために、本発明のある観点によれば、送信データに対し、当該送信データの先頭位置を示すヘッダを付加して送信フレームを生成するフレーム生成部と、前記フレーム生成部で生成された送信フレームを所定の符号化方式で符号化し、互いに異なる第１及び第２のビット値で表現された符号化データを生成する符号化部と、前記符号化部を制御してヘッダの区間における符号化周期を変更する周期変更部と、前記符号化部で生成された符号化データに伝送路符号化を施し、前記第１のビット値を複数の第１の振幅レベルで表現し、前記第２のビット値を前記第１の振幅レベルとは異なる第２の振幅レベルで表現し、連続して同じ振幅レベルをとらず、かつ、クロックの半周期毎に振幅レベルの極性が反転する符号化信号を生成する伝送路符号化部と、を備える、情報処理装置が提供される。

また、前記フレーム生成部は、前記送信データのビット長に関わらず、所定のビット長を有するヘッダを前記送信データに付加して送信フレームを生成するように構成されていてもよい。

また、上記の情報処理装置は、前記伝送路符号化部で生成された符号化信号を送信する信号送信部と、前記信号送信部により送信された符号化信号を受信する信号受信部と、前記信号受信部で受信された符号化信号の振幅レベルを検出する振幅検出部と、前記振幅検出部による検出結果から、前記所定の符号化方式における符号則違反に該当する振幅パターンを検出する符号則違反検出部と、前記符号則違反検出部で検出された振幅パターンの位置に基づいて前記送信データの先頭位置を検出するヘッダ検出部と、をさらに備えていてもよい。

また、上記の情報処理装置は、前記振幅検出部による検出結果から、前記符号化信号に対して前記所定の符号化方式の符号則に基づく復号処理を施して復号データを生成する復号部と、前記復号部で生成された復号データから、前記ヘッダ検出部で検出された送信データの先頭位置を基準に当該送信データに相当する区間のデータを抽出するデータ抽出部と、をさらに備えていてもよい。

また、上記の情報処理装置は、前記フレーム生成部、前記符号化部、前記周期変更部、前記伝送路符号化部、及び前記信号送信部を有し、パラレルデータをシリアルデータに変換して前記送信データとして前記符号化部に入力し、前記周期変更部による制御を受けて前記符号化部により生成された符号化データを前記伝送路符号化部に入力し、当該伝送路符号化部で生成された符号化信号を前記信号送信部により送信するシリアライザと；所定の信号線路を介して前記シリアライザに接続され、前記信号受信部、前記振幅検出部、前記符号則違反検出部、前記ヘッダ検出部、前記復号部、及び前記データ抽出部を有し、前記所定の信号線路を通じて伝送された伝送信号を前記信号受信部で受信し、前記信号受信部で受信した伝送信号から前記振幅検出部で振幅レベルを検出し、当該検出結果に基づいて前記符号則違反検出部により符号則違反を検出すると共に、前記復号部により復号データを生成し、前記符号則違反の検出結果に基づいて前記ヘッダ検出部により送信データの先頭位置を検出し、当該検出結果を用いて前記データ抽出部により前記復号データから前記送信データに相当するデータを抽出し、当該データをパラレル化して出力するデシリアライザと；により構成されていてもよい。

また、前記符号化データは、バイポーラ符号、デューティ１００％のＡＭＩ（Ａｌｔｅｒｎａｔｅ Ｍａｒｋ Ｉｎｖｅｒｓｉｏｎ）符号、又はパーシャル・レスポンス符号であってもよい。

また、上記課題を解決するために、本発明の別の観点によれば、送信データに対してデータの先頭位置を示すヘッダを付加するヘッダ付加部と、前記ヘッダ付加部でヘッダが付加された送信データを所定の符号化方式で符号化し、互いに異なる第１及び第２のビット値で表現された符号化データを生成する符号化部と、前記符号化部を制御して前記ヘッダ区間の符号化周期を変更する周期変更部と、前記周期変更部による制御を受けつつ前記符号化部により生成された符号化データを送信する符号化データ送信部と、を備える、情報処理装置が提供される。

また、上記の情報処理装置は、前記符号化データ送信部により送信された符号化データを受信する符号化データ受信部と、前記符号化データ受信部で受信された符号化データから前記所定の符号化方式における符号則違反を検出する符号則違反検出部と、前記符号則違反検出部で検出された符号則違反の位置に基づいて前記ヘッダの位置を検出するヘッダ検出部と、をさらに備えていてもよい。

また、上記課題を解決するために、本発明の別の観点によれば、送信データに対し、当該送信データの先頭位置を示すヘッダを付加して送信フレームを生成するフレーム生成ステップと、前記ヘッダの区間と前記送信データの区間とで符号化周期を変更しつつ、前記フレーム生成ステップで生成された送信フレームを所定の符号化方式で符号化し、互いに異なる第１及び第２のビット値で表現された符号化データを生成する符号化ステップと、前記符号化ステップで生成された符号化データに伝送路符号化を施し、前記第１のビット値を複数の第１の振幅レベルで表現し、前記第２のビット値を前記第１の振幅レベルとは異なる第２の振幅レベルで表現し、連続して同じ振幅レベルをとらず、かつ、クロックの半周期毎に振幅レベルの極性が反転する符号化信号を生成する伝送路符号化ステップと、を含む、符号化方法が提供される。

また、上記課題を解決するために、本発明の別の観点によれば、送信データに対してデータの先頭位置を示すヘッダを付加するヘッダ付加ステップと、前記ヘッダの区間と前記送信データの区間とで符号化周期を変更しつつ、前記ヘッダ付加ステップでヘッダが付加された送信データを所定の符号化方式で符号化し、互いに異なる第１及び第２のビット値で表現された符号化データを生成する符号化ステップと、を含む、符号化方法が提供される。

また、上記課題を解決するために、本発明の別の観点によれば、送信データに対してデータの先頭位置を示すヘッダを付加するヘッダ付加ステップと、前記ヘッダの区間と前記送信データの区間とで符号化周期を変更しつつ、前記ヘッダ付加ステップでヘッダが付加された送信データを所定の符号化方式で符号化し、互いに異なる第１及び第２のビット値で表現された符号化データを生成する符号化ステップと、前記符号化ステップで生成された符号化データを送信する送信ステップと、前記送信ステップで送信された符号化データを受信する受信ステップと、前記受信ステップで受信された符号化データから前記所定の符号化方式における符号則違反を検出する符号則違反検出ステップと、前記符号則違反検出ステップで検出された符号則違反の位置に基づいて前記ヘッダの位置を検出するヘッダ検出ステップと、を含む、フレーム同期方法が提供される。

以上説明したように本発明によれば、伝送効率を低下させずに、より確実にフレーム同期を確立することが可能になる。

パラレル伝送方式を採用した携帯端末の構成例を示す説明図である。 シリアル伝送方式を採用した携帯端末の構成例を示す説明図である。 本発明の一実施形態に係る携帯端末の機能構成例を示す説明図である。 同実施形態に係る伝送路符号化方法の一例を示す説明図である。 同実施形態に係るフレーム生成部及びエンコーダの機能構成をより詳細に示した説明図である。 同実施形態に係る伝送路符号化方法、及びヘッダ部分の符号化方法の一例を示す説明図である。 ＡＭＩ符号則をベースとする同実施形態に係る伝送路符号則の一例を示す説明図である。 ＡＭＩ符号則をベースとする同実施形態に係る伝送路符号化方法の一例を示す説明図である。 同実施形態に係るデコーダ及びフレーム同期部の機能構成をより詳細に示した説明図である。 同実施形態に係る復号方法、及びフレーム同期方法の一例を示す説明図である。 同実施形態に係る同期パターンの検出方法の一例を示す説明図である。 同実施形態の一変形例に係る伝送路符号化方法の一例を示す説明図である。 同実施形態の一変形例に係る復号方法、及びフレーム同期方法の一例を示す説明図である。

以下に添付図面を参照しながら、本発明の好適な実施の形態について詳細に説明する。なお、本明細書及び図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複説明を省略する。

［説明の流れについて］
ここで、以下に記載する本発明の実施形態に関する説明の流れについて簡単に述べる。まず、図１を参照しながら、パラレル伝送方式を採用した携帯端末１００の装置構成について簡単に説明する。この中で、パラレル伝送方式に関する問題点について指摘する。次いで、図２を参照しながら、シリアル伝送方式を採用した携帯端末１３０の装置構成について簡単に説明する。

次いで、図３を参照しながら、本発明の一実施形態に係る携帯端末１３０の機能構成について説明する。この中で、図４を参照しながら、同実施形態に係る伝送路符号化方法について説明する。また、図５を参照しながら、同実施形態に係る携帯端末１３０の構成要素である伝送路符号化部１５４の機能について詳細に説明する。さらに、図６、図７を参照しながら、同実施形態に係る同期コードの符号化方法について説明する。

そして、図８、図９を参照しながら、同実施形態に係る携帯端末１３０の構成要素である伝送路復号部１７６の機能構成について詳細に説明する。また、図１０、図１１を参照しながら、同実施形態に係る同期コードの検出方法について説明する。次いで、図１２を参照しながら、同実施形態に係る同期コードの符号化方法について一変形例を参照しつつ説明を補足する。さらに、図１３を参照しながら、同実施形態に係る同期コードの検出方法について一変形例を参照しつつ説明を補足する。最後に、本実施形態の技術的思想について纏め、当該技術的思想から得られる作用効果について簡単に説明する。

（説明項目）
１：はじめに
１−１：パラレル伝送方式を採用した携帯端末１００の装置構成
１−２：シリアル伝送方式を採用した携帯端末１３０の装置構成
２：実施形態
２−１：携帯端末１３０の機能構成
２−１−１：全体的な機能構成
２−１−２：送信側の詳細な機能構成
２−１−３：受信側の詳細な機能構成
２−２：符号化方法
２−３：フレーム同期方法
２−４：変形例（符号化方法、フレーム同期方法）
３：まとめ

＜１：はじめに＞
まず、本発明の一実施形態に係る技術について詳細な説明をするに先立ち、同実施形態が解決しようとする課題について簡単に説明する。

［１−１：パラレル伝送方式を採用した携帯端末１００の装置構成］
まず、図１を参照しながら、パラレル伝送方式を採用した携帯端末１００の装置構成について簡単に説明する。図１は、パラレル伝送方式を採用した携帯端末１００の装置構成の一例を示す説明図である。図１には、携帯端末１００の一例として携帯電話が模式的に描画されている。しかし、以下で説明する技術の適用範囲は携帯電話に限定されない。例えば、ノートＰＣ等の情報処理装置や各種の携帯型電子機器にも適用可能である。

図１に示すように、携帯端末１００は、主に、表示部１０２と、液晶部１０４（ＬＣＤ）と、接続部１０６と、操作部１０８と、ベースバンドプロセッサ１１０（ＢＢＰ）と、パラレル信号線路１１２と、により構成される。但し、ＬＣＤは、Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙの略である。なお、表示部１０２を表示側、操作部１０８を本体側と呼ぶ場合がある。なお、ここでは説明の都合上、パラレル信号線路１１２を介して映像信号が伝送されるケースを例に挙げる。もちろん、パラレル信号線路１１２を介して伝送される信号の種類はこれに限定されず、例えば、制御信号や音声信号等もある。

図１に示すように、表示部１０２には、液晶部１０４が設けられている。そして、液晶部１０４には、パラレル信号線路１１２を介して伝送された映像信号が入力される。そして、液晶部１０４は、入力された映像信号に基づいて映像を表示する。また、接続部１０６は、表示部１０２と操作部１０８とを接続する部材である。この接続部１０６を形成する接続部材は、例えば、表示部１０２をＺ−Ｙ平面内で１８０度回転できる構造を有する。また、この接続部材は、Ｘ−Ｚ平面内で表示部１０２が回転可能に形成されていてもよい。この場合、携帯端末１００は折り畳みできる構造になる。なお、この接続部材は、自由な方向に表示部１０２を可動にする構造を有していてもよい。

ベースバンドプロセッサ１１０は、携帯端末１００の通信制御、及びアプリケーションの実行機能を提供する演算処理部である。ベースバンドプロセッサ１１０から出力されるパラレル信号は、パラレル信号線路１１２を通じて表示部１０２の液晶部１０４に伝送される。パラレル信号線路１１２には、多数の信号線が配線されている。例えば、携帯電話の場合、この信号線数ｎは５０本程度である。また、映像信号の伝送速度は、液晶部１０４の解像度がＱＶＧＡの場合、１３０Ｍｂｐｓ程度となる。そして、パラレル信号線路１１２は、接続部１０６を通るように配線されている。

つまり、接続部１０６には、パラレル信号線路１１２を形成する多数の信号線が配線されている。上記のように、接続部１０６の可動範囲を広げると、その動きによりパラレル信号線路１１２に損傷が発生する危険性が高まる。その結果、パラレル信号線路１１２の信頼性が損なわれてしまう。一方で、パラレル信号線路１１２の信頼性を維持しようとすると、接続部１０６の可動範囲が制約されてしまう。こうした理由から、接続部１０６を形成する可動部材の自由度、及びパラレル信号線路１１２の信頼性を両立させる目的で、シリアル伝送方式が携帯電話等に採用されることが多くなってきている。また、放射電磁雑音（ＥＭＩ）の観点からも、伝送線路のシリアル化が進められている。

［１−２：シリアル伝送方式を採用した携帯端末１３０の装置構成］
そこで、図２を参照しながら、シリアル伝送方式を採用した携帯端末１３０の装置構成について簡単に説明する。図２は、シリアル伝送方式を採用した携帯端末１３０の装置構成の一例を示す説明図である。図２には、携帯端末１３０の一例として携帯電話が模式的に描画されている。しかし、以下で説明する技術の適用範囲は携帯電話に限定されない。例えば、ノートＰＣ等の情報処理装置や各種の携帯型電子機器にも適用可能である。また、図１に示したパラレル伝送方式の携帯端末１００と実質的に同一の機能を有する構成要素については、同一の符号を付することにより詳細な説明を省略する。

図２に示すように、携帯端末１３０は、主に、表示部１０２と、液晶部１０４（ＬＣＤ）と、接続部１０６と、操作部１０８とを有する。さらに、携帯端末１３０は、ベースバンドプロセッサ１１０（ＢＢＰ）と、パラレル信号線路１３２、１３６と、シリアル信号線路１３４と、シリアライザ１５０と、デシリアライザ１７０とを有する。

携帯端末１３０は、上記の携帯端末１００とは異なり、接続部１０６に配線されたシリアル信号線路１３４を通じてシリアル伝送方式により映像信号を伝送している。そのため、操作部１０８には、ベースバンドプロセッサ１１０から出力されたパラレル信号をシリアル化するためのシリアライザ１５０が設けられている。一方、表示部１０２には、シリアル信号線路１３４を通じて伝送されるシリアル信号をパラレル化するためのデシリアライザ１７０が設けられている。

シリアライザ１５０は、ベースバンドプロセッサ１１０から出力され、かつ、パラレル信号線路１３２を介して入力されたパラレル信号をシリアル信号に変換する。シリアライザ１５０により変換されたシリアル信号は、シリアル信号線路１３４を通じてデシリアライザ１７０に入力される。シリアル信号が入力されると、デシリアライザ１７０は、入力されたシリアル信号を元のパラレル信号に復元する。そして、デシリアライザ１７０は、パラレル信号線路１３６を通じてパラレル信号を液晶部１０４に入力する。

シリアル信号線路１３４には、例えば、ＮＲＺデータが単独で伝送されるか、或いは、データ信号とクロック信号とが一緒に伝送される。また、シリアル信号線路１３４の配線数ｋは、図１の携帯端末１００が有するパラレル信号線路１１２の配線数ｎよりも大幅に少ない（１≦ｋ≪ｎ）。例えば、配線数ｋは、数本程度まで削減することができる。そのため、シリアル信号線路１３４が配線される接続部１０６の可動範囲に関する自由度は、パラレル信号線路１１２が配線される接続部１０６に比べて非常に大きい。さらに、シリアル信号線路１３４は高い信頼性を有する。シリアル信号線路１３４を流れるシリアル信号には、通常、ＬＶＤＳ等の差動信号が用いられる。但し、ＬＶＤＳは、Ｌｏｗ Ｖｏｌｔａｇｅ Ｄｉｆｆｅｒｅｎｔｉａｌ Ｓｉｇｎａｌの略である。

以上、携帯端末１３０の装置構成について簡単に説明した。シリアル伝送方式を採用した携帯端末１３０の全体的な装置構成は概ね上記の通りである。しかしながら、接続部１０６に配線される信号線の本数をどの程度低減させることができるかは、シリアル信号線路１３４に流れる信号の形態に依存する。そして、この信号の形態を決定するのがシリアライザ１５０及びデシリアライザ１７０である。以下、シリアライザ１５０及びデシリアライザ１７０の構成を中心に、携帯端末１３０の機能について詳細に説明するが、ここで従来の機器内データ伝送における問題点について整理しておくことにする。

（課題の整理）
機器内データ伝送における問題点の一つは、先に述べた通り、接続部１０６の配線数が多いと可動部材の動きが制限されたり、断線の危険性が増して信頼性が損なわれてしまうという点にある。この問題に対する解決策として、まず、上記のようなシリアル伝送方式が採用された。しかし、シリアル伝送方式を採用しても、電源線等を接続部１０６に配線する必要があり、依然として配線数が多いという問題がある。さらに、上記の携帯端末１３０のように小型の電子機器の場合、消費電力量を極力低減したいという要求がある。これまで、受信側でクロックを再生する際には、ＰＬＬが用いられていた。しかし、ＰＬＬを駆動するための消費電力量は、小型の電子機器においては無視できない程度に大きい。そこで、この問題に対し、先に述べた新方式の符号化方法が考案された。

この新方式に係る符号化方法に基づいて生成された信号は、直流成分をほとんど含まず、クロックの半周期毎に極性が反転し、１つのビット値を複数の振幅レベルで表現した多値信号である。この信号は、ＤＣ電源に重畳して伝送することが可能である。また、この信号を用いると、受信側でＰＬＬを用いずにクロックを再生することが可能になる。そのため、ＰＬＬを用いずに済む分だけ消費電力を低く抑えることが可能になる。さらに、接続部１０６に配線される信号線の本数を低減させることができる。このように、新方式に係る符号化方法を採用することで格別の効果を得ることが可能になるのである。

しかし、このような新方式に係る多値符号を用いた高速データ伝送方式においても、正しくデータを復号するためには受信側でフレーム同期を確立する必要がある。通常、フレームの先頭に付加されたヘッダ部分にＫコードやコンマ符号等の同期コードを設け、この同期コードを用いて受信側でフレーム同期を確立する方法が用いられる。しかしながら、このような方法を用いると、同期コードの検出精度がヘッダ部分の既知ビット系列の長さに依存するため、ヘッダ部分を十分な長さに設定しないと誤同期してしまう。例えば、既存ビット系列の長さが８ビットの場合、１／２^８＝１／２５６の確率で誤同期が発生してしまう。また、誤同期の確立を低減させるために既存ビット系列の長さを長くすると、１フレームに占めるヘッダ部分の割合が大きくなり、伝送効率が低下してしまう。

このような問題点に鑑み、本件発明者は、伝送効率を低下させずに、より確実にフレーム同期を確立することが可能なフレーム同期方法を考案した。以下では、当該フレーム同期方法に係る一実施形態として、携帯端末１３０に当該フレーム同期方法を適用するケースを例に挙げ、この場合におけるシリアライザ１５０及びデシリアライザ１７０の機能構成について詳細に説明する。なお、以下ではＡＭＩ符号則をベースとする新方式の符号化方法を具体例として用い、同実施形態に係るフレーム同期方法について説明する。しかし、同実施形態に係るフレーム同期方法の適用範囲は、新方式の符号化方法に限定されず、例えば、バイポーラ符号やパーシャル・レスポンス方式の符号のように、極性反転を利用した符号形式に対して広く適用することができる。

＜２：実施形態＞
本発明の一実施形態について説明する。本実施形態は、符号則違反を同期コードに応用することで、伝送効率を低下させずに、より確実にフレーム同期を確立することが可能なフレーム同期方法に関する。以下では、携帯端末１３０に当該フレーム同期方法を適用したケースを例に挙げ、本実施形態に係る具体的な技術的内容について詳細に説明する。

［２−１：携帯端末１３０の機能構成］
ここでは、図３、図５、図９を参照しながら、本実施形態に係る携帯端末１３０の機能構成について説明する。まず、図３を参照しながら携帯端末１３０の全体的な機能構成について説明した後、当該携帯端末１３０に含まれる送信側の構成要素について、図５〜図７を参照しながら説明を補足する。また、当該携帯端末１３０に含まれる受信側の構成要素について、図９〜図１１を参照しながら説明を補足する。これら説明の中で、符号化方法、復号方法、同期コードの検出方法等、本実施形態のフレーム同期方法に関する各方法についても説明を行う。

（２−１−１：全体的な機能構成）
まず、図３を参照しながら、本実施形態に係る携帯端末１３０の全体的な機能構成について説明する。図３は、本実施形態に係る携帯端末１３０の全体的な機能構成の一例を示す説明図である。但し、図３は、シリアライザ１５０、及びデシリアライザ１７０の機能構成を中心に描画した説明図であり、他の構成要素に関する記載を省略している。

図３に示すように、携帯端末１３０は、シリアライザ１５０、及びデシリアライザ１７０を有する。先に述べた通り、シリアライザ１５０には、パラレル信号線路１３２を通じてベースバンドプロセッサ１１０からパラレルデータ及びパラレルデータ用クロックが入力される。シリアライザ１５０に入力されたパラレルデータは、パラレルデータ用クロックに基づいてシリアル化された後、伝送路符号化されてデシリアライザ１７０に伝送される。デシリアライザ１７０では、受信したシリアル信号からシリアルデータを復号する。

このとき、受信したシリアル信号からクロック成分が抽出され、抽出されたクロック成分に基づいてシリアルデータ用クロックが再生される。デシリアライザ１７０で復号されたシリアルデータは、パラレルデータに変換されて液晶部１０４等に入力される。同様に、再生されたパラレルデータ用クロックは、液晶部１０４等に入力される。このように、携帯端末１３０においては、シリアライザ１５０からデシリアライザ１７０へ信号がシリアル化されて伝送される。また、受信したシリアル信号からクロック成分が抽出され、抽出されたクロック成分に基づいてパラレルデータ用クロックが再生される。

以下では、シリアライザ１５０及びデシリアライザ１７０の機能構成について説明すると共に、こうした全体的な処理の流れの中で、シリアライザ１５０及びデシリアライザ１７０において実行される信号処理や情報処理等の内容について詳細に述べる。

（シリアライザ１５０について）
まず、シリアライザ１５０の機能構成について説明する。図３に示すように、シリアライザ１５０は、主に、Ｐ／Ｓ変換部１５２と、伝送路符号化部１５４と、ＰＬＬ部１５６と、タイミング制御部１５８と、ドライバ１６０とを有する。また、伝送路符号化部１５４は、フレーム生成部１６２、及びエンコーダ１６４を含んでいる。

上記の通り、まず、シリアライザ１５０には、ベースバンドプロセッサ１１０から、パラレルデータ（Ｐ−ＤＡＴＡ）、及びパラレルデータ用クロック（Ｐ−ＣＬＫ）が入力される。シリアライザ１５０に入力されたパラレルデータは、Ｐ／Ｓ変換部１５２によりシリアルデータに変換される。Ｐ／Ｓ変換部１５２により変換されたシリアルデータは、伝送路符号化部１５４に入力される。伝送路符号化部１５４は、フレーム生成部１６２により、シリアルデータにヘッダ等を付加して送信フレームを生成する。さらに、伝送路符号化部１５４は、エンコーダ１６４により、新方式の符号化方法により送信フレームを符号化してシリアル信号を生成する。

伝送路符号化部１５４において生成されたシリアル信号は、ドライバ１６０に入力される。ドライバ１６０は、例えば、ＬＶＤＳによる差動伝送方式でシリアル信号をデシリアライザ１７０に伝送する。なお、伝送路符号化部１５４による符号化方法については後述する。一方、シリアライザ１５０に入力されたパラレルデータ用クロックは、ＰＬＬ部１５６に入力される。ＰＬＬ部１５６により生成されたシリアルデータ用クロックは、Ｐ／Ｓ変換部１５２、伝送路符号化部１５４、タイミング制御部１５８に入力される。そして、入力されたシリアル信号用クロックは、Ｐ／Ｓ変換部１５２による変換処理、伝送路符号化部１５４による符号化処理、タイミング制御部１５８によるタイミング制御処理に用いられる。これらの処理については本実施形態に係る符号化方法の説明において述べる。

（デシリアライザ１７０について）
次に、デシリアライザ１７０の機能構成について説明する。
また、図３に示すように、デシリアライザ１７０は、主に、レシーバ１７２と、クロック検出部１７４と、伝送路復号部１７６と、Ｓ／Ｐ変換部１７８と、タイミング制御部１８０とを有する。また、伝送路復号部１７６は、デコーダ１８２、及びフレーム同期部１８４を含んでいる。

上記の通り、まず、デシリアライザ１７０には、ＬＶＤＳによる差動伝送方式でシリアライザ１５０からシリアル信号が伝送される。このシリアル信号は、レシーバ１７２により受信される。レシーバ１７２により受信されたシリアル信号は、伝送路復号部１７６、及びクロック検出部１７４に入力される。シリアル信号が入力されると、伝送路復号部１７６は、デコーダ１８２により、シリアル信号から送信フレームを復号する。さらに、伝送路復号部１７６は、フレーム同期部１８４により送信フレームからヘッダ部分を検出してフレーム同期を確立し、データの先頭部分を検出してシリアルデータを抽出する。なお、伝送路復号部１７６における復号方法、及びフレーム同期方法については後述する。

伝送路復号部１７６で復号されたシリアルデータは、Ｓ／Ｐ変換部１７８に入力される。Ｓ／Ｐ変換部１７８は、入力されたシリアルデータをパラレルデータ（Ｐ−ＤＡＴＡ）に変換する。Ｓ／Ｐ変換部１７８から出力されたパラレルデータは液晶部１０４に向けて出力される。一方で、クロック検出部１７４は、レシーバ１７２より入力されたシリアル信号からクロック成分を検出し、シリアルデータ用クロックを再生する。このとき、クロック検出部１７４は、シリアル信号の振幅レベルがゼロクロスするタイミングを検出し、その検出結果に基づいてシリアルデータ用クロックを再生する。

クロック検出部１７４で再生されたシリアルデータ用クロックは、伝送路復号部１７６、タイミング制御部１８０に入力される。そして、シリアルデータ用クロックは、伝送路復号部１７６による復号処理、タイミング制御部１８０によるタイミング制御処理に用いられる。さらに、タイミング制御部１８０に入力されたシリアルデータ用クロックは、パラレル信号用クロック（Ｐ−ＣＬＫ）に変換されて液晶部１０４に出力される。

以上、本実施形態に係る携帯端末１３０の全体的な機能構成について説明した。但し、上記説明においては本実施形態に係る符号化方法、復号方法、フレーム同期方法について詳細な説明を省略した。以下では、これらの方法について、図４〜図１１を併せて参照しながら詳細に説明する。

（２−１−２：送信側の詳細な機能構成）
まず、図３〜図７を参照しながら、シリアル信号の送信側に相当するシリアライザ１５０の詳細な機能構成について説明する。但し、シリアライザ１５０の大まかな機能構成については既に説明した。従って、ここでは本実施形態に係る技術的特徴の主要部を成す伝送路符号化部１５４の機能について詳細に説明する。先に述べた通り、伝送路符号化部１５４は、フレーム生成部１６２、及びエンコーダ１６４により構成される（図３参照）。

（フレーム生成部１６２）
フレーム生成部１６２は、Ｐ／Ｓ変換部１５２から入力されたシリアルデータにヘッダ等を付加してシリアル信号用フレームを生成する手段である。例えば、図４に示すように、Ｐ／Ｓ変換部１５２からシリアルデータ（Ｓ−ＤＡＴＡ）「＃Ａ（Ｔ１）、＃Ｂ（Ｔ１）、…、＃Ｄ（ＴＮ）」が入力されると、フレーム生成部１６２は、この入力されたシリアルデータをシリアル信号用フレームのデータ部に設定する。そして、フレーム生成部１６２は、設定したデータ部の前にビット値１から成る所定長のビット列をヘッダ部として付加し、シリアル信号用フレームを生成する。

（エンコーダ１６４）
フレーム生成部１６２で生成されたシリアル信号用フレームは、エンコーダ１６４に入力される。エンコーダ１６４は、シリアル信号用フレームを伝送路符号化する手段である。エンコーダ１６４に入力されたシリアル信号用フレームは、新方式の符号化方法に基づいて符号化される。そして、図４に示すような伝送路符号化誤のシリアル信号が生成される。図４に示すように、エンコーダ１６４で生成されたシリアル信号は、シリアルデータ用クロックの半周期毎に極性が反転し、続けて同じ振幅レベルを持たない信号波形を持つ。そのため、この信号からはＰＬＬを用いずにクロック成分を抽出することができる。

（詳細な機能構成）
ここで、図５を参照しながら、フレーム生成部１６２、及びエンコーダ１６４の詳細な機能構成について述べると共に、本実施形態に係る伝送路符号化のポイントについて説明する。図５は、本実施形態に係るフレーム生成部１６２、及びエンコーダ１６４の詳細な機能構成を示す説明図である。なお、図５の例では、ＡＭＩ符号則に基づく本実施形態の伝送路符号化が前提とされている。もちろん、本実施形態に係る伝送路符号化方法は、ＡＭＩ符号則に基づくものに限定されず、例えば、バイポーラ符号則やパーシャル・レスポンス符号則にも適用可能である点に注意されたい。

図５に示すように、フレーム生成部１６２は、バッファ２０２、ヘッダタイミング制御部２０４、及びヘッダ付加部２０６により構成される。また、エンコーダ１６４は、周期切替部２１２、ＡＭＩ符号化部２１４、及びクロック重畳部２１６により構成される。なお、ＰＬＬ部１５６で生成されたシリアルデータ用クロック（Ｓ−ＣＬＫ）は、バッファ２０２、ヘッダタイミング制御部２０４、ヘッダ付加部２０６、ＡＭＩ符号化部２１４、クロック重畳部２１６に入力される。

まず、バッファ２０２には、ＰＬＬ部１５６で生成されたシリアルデータ用クロック、及びシリアルデータ（Ｓ−ＤＡＴＡ）が入力される。バッファ２０２では、入力されたシリアルデータが一時格納される。そして、シリアルデータ用クロックを基準に、バッファ２０２に一時格納されたシリアルデータがタイミングを合わせてヘッダ付加部２０６に入力される。ヘッダ付加部２０６では、バッファ２０２から入力されたシリアルデータの先頭にヘッダが付加され、シリアル信号用フレームが生成される。

このとき、ヘッダとしては、例えば、ビット値１で構成される所定長のビット列が用いられる。例えば、ヘッダ付加部２０６で生成されるシリアル信号用フレームは、図６に「シリアルデータ」として示されたビット列のようになる。図６の例では、区間２、区間４がヘッダ区間に設定されている。そのため、区間２、区間４にビット値１のビット列が挿入されている。このようにしてヘッダ付加部２０６で生成されたシリアル信号用フレームは、エンコーダ１６４のＡＭＩ符号化部２１４に入力される。

また、ヘッダタイミング制御部２０４では、ヘッダ区間長を示すタイミング信号が生成される。ヘッダタイミング制御部２０４で生成されるタイミング信号は、例えば、図６に示す「ヘッダタイミング制御信号」のようになる。図６の例では区間２、区間４にヘッダが付加されるため、このヘッダタイミング制御信号は、区間２、区間４でＨレベルとなり、区間１、区間３、区間５でＬレベルとなる。ヘッダタイミング制御部２０４で生成されたヘッダタイミング制御信号は、エンコーダ１６４の周期切替部２１２に入力される。

上記の通り、エンコーダ１６４の周期切替部２１２にはヘッダタイミング制御部２０４で生成されたヘッダタイミング制御信号が入力され、ＡＭＩ符号化部２１４にはヘッダ付加部２０６で生成されたシリアル信号用フレームが入力される。周期切替部２１２は、ヘッダタイミング制御部２０４から入力されたヘッダタイミング制御信号に基づいてＡＭＩ符号化部２１４で実行されるＡＭＩ符号化の符号化周期を切り替える。先に述べた通り、ヘッダタイミング制御信号は、シリアル信号用フレームに含まれるヘッダの区間でＨレベルとなり、他の区間でＬレベルとなる波形を有する。

そこで、周期切替部２１２は、ヘッダタイミング制御信号がＬレベルの区間における符号化周期をＴとした場合に、Ｈレベルの区間における符号化周期を２＊Ｔに切り替える。このように、ヘッダタイミング制御信号の振幅レベルに応じて周期切替部２１２で切り替えられる符号化周期の情報は、ＡＭＩ符号化部２１４に制御信号として入力される。そのため、ＡＭＩ符号化部２１４で実行される符号化処理は、周期切替部２１２により切り替えられる符号化周期に基づいて実行される。ＡＭＩ符号化部２１４は、ＡＭＩ符号則に則ってシリアル信号用フレームを符号化する手段である。

ＡＭＩ符号則は、ビット値１を振幅レベルＡ又は−Ａ（例えば、Ａ＝１）で表現し、ビット値０を振幅レベル０で表現するものである。ＡＭＩ符号則の特徴は、ビット値１が現れる度に振幅レベルの極性を反転させる点にある。例えば、ビット列「１，０，１，０，０，１」が入力された場合、ＡＭＩ符号の振幅レベルは、「１，０，−１，０，０，１」と表現される。従って、ＡＭＩ符号則に従って正しく符号化されていれば、ＡＭＩ符号の振幅レベルが続けて１となることは有り得ないのである。このように、ある符号則では取り得ないパターンのことを符号則違反と呼ぶ。

本実施形態においては、ＡＭＩ符号の符号則違反を積極的に利用し、符号則違反を用いてフレーム同期を確立する方法を提案する。具体的には、シリアル信号用フレームのヘッダ部分に符号則違反を含ませ、受信側で符号則違反を検知してフレーム同期する方法が提案される。ＡＭＩ符号則の場合、２ビットのビット列において符号則違反となるパターンは、（１，１）、（−１，−１）の２通りである。このような符号パターンを生成する方法として、本実施形態においては、符号化周期を切り替える方法が用いられる。符号化周期の切り替え制御は、先に述べた周期切替部２１２の機能により実現される。

ここで、図６を参照しながら、ＡＭＩ符号化部２１４による符号化処理について具体的に説明する。ＡＭＩ符号化部２１４には、ヘッダが付加されたシリアルデータ（シリアル信号用フレーム）と、ヘッダタイミング制御信号に応じて切り替わる符号化周期（Ｔ→２＊Ｔ、２＊Ｔ→Ｔ）を示す情報とが入力される。

まず、区間１に注目する。区間１はシリアル信号用フレームのデータ部分である。ＡＭＩ符号化部２１４は、データ部分である区間１のビット列「１，０，１，１，０，１」に対し、ＡＭＩ符号則に基づく符号化処理を施してＡＭＩ符号化信号を生成する。このとき、ＡＭＩ符号化部２１４は、シリアルデータ用クロックの半周期Ｔと同じ符号化周期ＴでＡＭＩ符号化信号を生成する。その結果、区間１に関するＡＭＩ符号化信号の振幅レベルは「１，０，−１，１，０，−１」となる。この場合、区間１のＡＭＩ符号化信号には符号則違反は含まれない。なお、シリアル信号用フレームのデータ部分に相当する区間３、区間５についても同様である。

次に、区間２に注目する。区間２はシリアル信号用フレームのヘッダ部分である。先に述べた通り、ヘッダ部分にはビット値１で構成される所定長のビット列が付加される。図６の例では、データ部分のビット長よりも長いビット列が付加されている。ＡＭＩ符号化部２１４は、ヘッダ部分である区間２のビット列「１，１，１，１，１，１，１，１」に対し、ＡＭＩ符号則に基づく符号化処理を施してＡＭＩ符号化信号を生成する。但し、ＡＭＩ符号化部２１４は、シリアルデータ用クロックの半周期Ｔの２倍である符号化周期２＊ＴでＡＭＩ符号化信号を生成する。その結果、区間２に関するＡＭＩ符号化信号の振幅レベルは「（１，１），（−１，−１），（１，１），（−１，−１）」となる。

なお、符号化周期２＊Ｔを単位として符号化されたことを示すため、（…）と表現した。実際には、区間２のビット列を２ビット単位で参照し、ビット列「１，１，１，１」をＡＭＩ符号化信号の振幅レベル「１，−１，１，−１」に変換する処理が実行される。このように、２ビット単位で見ると振幅レベル「１，−１，１，−１」には符号則違反が含まれない。しかし、符号化周期Ｔを基準に見ると、区間２におけるＡＭＩ符号化信号の振幅レベルは「（１，１），（−１，−１），（１，１），（−１，−１）」となる。そのため、区間２には符号則違反となるパターン（１，１）、（−１，−１）が含まれる。なお、シリアル信号用フレームのヘッダ部分に相当する区間４についても同様である。

このように、ＡＭＩ符号化部２１４は、周期切替部２１２による制御を受け、シリアル信号用フレームのヘッダ部分とデータ部分とで符号化周期を切り替えながらＡＭＩ符号化信号を生成する。その結果、ヘッダ部分にＡＭＩ符号則の符号則違反が含まれたＡＭＩ符号化信号が生成される。再び図５を参照する。上記のようにしてＡＭＩ符号化部２１４で生成されたＡＭＩ符号化信号は、クロック重畳部２１６に入力される。クロック重畳部２１６には、ＡＭＩ符号化信号と共に、シリアルデータ用クロックが入力される。

クロック重畳部２１６では、ＡＭＩ符号化部２１４で生成されたＡＭＩ符号化信号にシリアルデータ用クロックが重畳される。このとき、ＡＭＩ符号化信号とシリアルデータ用クロックとはエッジを揃えて同期加算される。また、ＡＭＩ符号化信号に重畳されるシリアルデータ用クロックとしては、その振幅レベルの絶対値がＡＭＩ符号化信号の最大振幅レベルの絶対値よりも大きいものが用いられる。このように、クロック重畳部２１６による重畳処理が実行されると、図６に示すような伝送路符号化信号が生成される。この伝送路符号化信号は、シリアルデータ用クロックの半周期毎に極性反転し、１つのビット値を複数の振幅レベルで表現した多値信号の波形を有する。

図６の例からも理解される通り、ヘッダ部分で符号化周期を２倍にしてＡＭＩ符号化信号を生成すると、シリアルデータ用クロックの半周期Ｔを単位とした場合に、ＡＭＩ符号化信号のヘッダ部分に連続して同じ振幅レベルとなる区間が必ず生じてしまう。また、データ部分に相当する区間においても、ビット値０が連続する区間が存在すると、ＡＭＩ符号化信号の振幅レベルに連続して０となる区間が生じてしまう。このように連続して同じ振幅レベルをとる区間が存在すると、受信側でＰＬＬを用いずにクロック成分を抽出し、シリアルデータ用クロックを再生することが困難になる。

しかし、上記のようにしてシリアルデータ用クロックを重畳することにより、ヘッダ部分で符号化周期を変更したとしても、シリアルデータ用クロックの半周期毎に振幅レベルの極性が反転するように信号波形が成形される。つまり、ヘッダ部分の符号化周期を変更した伝送路符号化信号からも、受信側でＰＬＬを用いずにクロック成分を抽出することができる。

ここで、図７を参照しながら、ＡＭＩ符号化信号を生成するための符号則、及び伝送路符号化信号を生成するための符号則について纏めておくことにする。図７は、本実施形態に係るＡＭＩ符号化信号及び伝送路符号化信号の生成方法を示す説明図である。図７に示す表の中で、「ビット系列」の欄は、シリアル信号用フレームに含まれる連続した２ビット（Ｂｉｔ（Ｔ）、Ｂｉｔ（２Ｔ））の組み合わせパターンを示している。但し、ヘッダ部分ではＡＭＩ符号則の符号則違反に該当する符号化が行われるため、図７の表では「該当なし」と表記している。

また、「ＡＭＩ符号化後」の欄は、「ビット系列」の欄に記載のパターンをＡＭＩ符号則に基づいて符号化した際に得られるＡＭＩ符号化信号の振幅パターンを示している。但し、「ビット系列」の欄における「該当なし」の部分には、ＡＭＩ符号の符号則違反に該当するＡＭＩ符号化信号の振幅パターンが示されている。また、「伝送路符号化後」の欄は、「ＡＭＩ符号化後」の欄に記載のパターンにシリアルデータ用クロックを重畳して得られる伝送路符号化信号の振幅パターンが示されている。図７に示した表の中で、ＡＭＩ符号則に基づく符号化処理で得られるパターンをパターンＡと表記する。また、ＡＭＩ符号則の符号則違反に該当するパターンをパターンＢと表記する。

まず、パターンＡの部分に注目する。上記の通り、パターンＡは、ＡＭＩ符号則に準拠したＡＭＩ符号化信号及び伝送路符号化信号の生成方法を示すものである。なお、図７の例では、シリアルデータ用クロックの振幅レベルを＋１．５、−１．５に設定している。また、ＡＭＩ符号化信号が取り得る振幅レベルを＋１、０、−１に設定している。従って、ビット系列（０，０）は、ＡＭＩ符号化信号の振幅パターン（０，０）に変換され、さらに伝送路符号化信号の振幅パターン（１．５，−１．５）に変換される。

同様に、ビット系列（０，１）は、ＡＭＩ符号化信号の振幅パターン（０，１）又は（０，−１）に変換され、さらに伝送路符号化信号の振幅パターン（１．５，−０．５）又は（１．５，−２．５）に変換される。また、ビット系列（１，０）は、ＡＭＩ符号化信号の振幅パターン（１，０）又は（−１，０）に変換され、さらに伝送路符号化信号の振幅パターン（２．５，−１．５）又は（０．５，−１．５）に変換される。そして、ビット系列（１，１）は、ＡＭＩ符号化信号の振幅パターン（１，−１）又は（−１，１）に変換され、さらに伝送路符号化信号の振幅パターン（２．５，−２．５）又は（０．５，−０．５）に変換される。

次に、パターンＢの部分に注目する。上記の通り、パターンＢは、ＡＭＩ符号則の符号則違反に基づくＡＭＩ符号化信号及び伝送路符号化信号の生成方法を示すものである。なお、ここではビット系列のパターンについては言及しないが、図６に例示した通り、ビット値１で構成されるヘッダ部分に対して適用される。図７に示すように、ヘッダ部分（「該当なし」）では、ビット系列がＡＭＩ符号化信号の振幅パターン（１，１）又は（−１，−１）に変換され、さらに伝送路符号化信号の振幅パターン（２．５，−０．５）又は（０．５，−２．５）に変換される。

以上説明したように、シリアル信号用フレームのデータ部分にはパターンＡの符号化処理が施され、ヘッダ部分にはパターンＢの符号化処理が施される。上記説明においては、ＡＭＩ符号化後にシリアルデータ用クロックを同期加算して伝送路符号化信号を生成する方法が例示されたが、例えば、図７に示す「ビット系列」と「伝送路符号化後」との間の対応関係に基づいてシリアル信号用フレームから直接的に伝送路符号化信号を生成する方法も考えられる。もちろん、このような伝送路符号化信号の生成方法に関する変形例についても、本実施形態の技術的範囲に属する。

（２−１−３：受信側の詳細な機能構成）
次に、図８〜図１１を参照しながら、シリアル信号の受信側に相当するデシリアライザ１７０の詳細な機能構成について説明する。但し、デシリアライザ１７０の大まかな機能構成については既に説明した。従って、ここでは本実施形態に係る技術的特徴の主要部を成す伝送路復号部１７６のより詳細な機能構成について説明すると共に、具体的な回路構成について述べる。先に述べた通り、伝送路復号部１７６は、デコーダ１８２、及びフレーム同期部１８４により構成される（図３参照）。

（デコーダ１８２）
図３に示すように、デコーダ１８２には、レシーバ１７２で受信されたシリアル信号（伝送路符号化信号）が入力される。レシーバ１７２で受信された伝送路符号化信号のアイパターンは、図８のようになる。図８には、シリアルデータ用クロック、ビット系列、ＡＭＩ符号化信号に対応付けて伝送路符号化信号のアイパターンが示されている。上記の通り、伝送路符号化信号は、振幅レベル１、０、−１を取り得るＡＭＩ符号化信号に振幅レベル１．５、−１．５を取るシリアルデータ用クロックを重畳して得られるものである。そのため、伝送路符号化信号は、振幅レベルとして２．５、１．５、０．５、−０．５、−１．５、−２．５の６値を取り得る。

これらの各振幅レベルは、後述するように、所定の閾値レベルが設定された複数のコンパレータを用いて検出される。そして、検出された振幅レベルに基づいてシリアル信号用フレームが復号される。受信した伝送路符号化信号の振幅レベルを検出する処理、及び検出結果に基づいてシリアル信号用フレームを復号する処理は、デコーダ１８２により実行される。なお、伝送路符号化信号の振幅レベルに基づくシリアル信号用フレームの復号は、図７に示した伝送路符号則のパターンＡを逆に用いることで実現される。但し、デコーダ１８２においてはヘッダ部分が正しく復号されない。そのため、振幅レベルの検出結果が後述するフレーム同期部１８４に入力され、ヘッダ部分の検出処理が実行される。

（フレーム同期部１８４）
上記の通り、フレーム同期部１８４には、デコーダ１８２で検出された伝送路符号化信号の振幅レベルが入力される。そこで、フレーム同期部１８４は、伝送路符号化信号の振幅パターンを参照し、符号則違反となる２ビットの振幅パターンを検出する。伝送路符号則における符号則違反の振幅パターンは、図７のパターンＢに示した（２．５，−０．５）又は（０．５，−２．５）の２通りである。フレーム同期部１８４は、このような符号則違反の振幅パターンを検出すると、その検出タイミングに基づいてヘッダ部分を特定するためのフレーム同期信号を出力する。フレーム同期部１８４から出力されたフレーム同期信号に応じてデコーダ１８２で復号されたシリアル信号用フレームのデータ部分を抽出することにより、正しくシリアルデータを復元することが可能になる。

（具体的な回路構成）
ここで、図９を参照しながら、デコーダ１８２、及びフレーム同期部１８４の具体的な回路構成について説明する。図９は、本実施形態に係るデコーダ１８２、及びフレーム同期部１８４の具体的な回路構成を示す説明図である。なお、図９に示す回路構成は一例であり、本実施形態の技術的思想を逸脱しない範囲において任意に変形が可能である。そして、このような変形により得られる構成についても本実施形態の技術的範囲に属する。

図９に示すように、デコーダ１８２は、複数のコンパレータ２３２、２３４、２３６、２３８、遅延回路２４０、排他的論理和回路２４２、２４４、及びデータ抽出回路２４６により構成される。また、フレーム同期部１８４は、ヘッダ検出部２５２、及びヘッダ制御部２５４により構成される。さらに、ヘッダ検出部２５２は、排他的論理和回路２５６、２５８、及び論理積回路２６０により構成される。なお、デコーダ１８２には、クロック検出部１７４で再生されたシリアルデータ用クロック、及びレシーバ１７２で受信された伝送路符号化信号（受信信号：Ｒ（ｔ））が入力される。

デコーダ１８２に入力されたシリアルデータ用クロックは、遅延回路２４０、及びデータ抽出回路２４６に入力される。また、デコーダ１８２に入力された伝送路符号化信号は、複数のコンパレータ２３２、２３４、２３６、２３８に入力される。なお、コンパレータ２３２には閾値レベルＣ_＋Ｈが設定され、コンパレータ２３４には閾値レベルＣ_＋Ｌが設定され、コンパレータ２３６には閾値レベルＣ_−Ｌが設定され、コンパレータ２３８には閾値レベルＣ_−Ｈが設定されている。但し、閾値レベルＣ_＋Ｈ、Ｃ_＋Ｌ、Ｃ_−Ｌ、Ｃ_−Ｈには、下記の（式１）に示す条件（振幅レベルＬ１、Ｌ２、…、Ｌ６については図９を参照）が課せられている。そのため、各コンパレータ２３２、２３４、２３６、２３８からは、下記の（式２）に示すような出力値（以下、閾値判定結果）が得られる。

例えば、各コンパレータ２３２、２３４、２３６、２３８からは、図１０に示すようなパルス信号が閾値判定結果として出力される。コンパレータ２３２、２３４から出力されるパルス信号は、各閾値レベルを伝送路符号化信号の振幅レベルが下から上へとクロスしたタイミングで立ち上がり、上から下へとクロスしたタイミングで立ち下がるパルスにより構成される。一方で、コンパレータ２３６、２３８から出力されるパルス信号は、各閾値レベルを伝送路符号化信号の振幅レベルが上から下へとクロスしたタイミングで立ち上がり、下から上へとクロスしたタイミングで立ち下がるパルスにより構成される。このように、各コンパレータ２３２、２３４、２３６、２３８からは、閾値判定結果として閾値レベルのクロスタイミングを示すパルス信号が出力される。

これらのパルス信号は、遅延回路２４０に入力される。遅延回路２４０では、各コンパレータ２３２、２３４、２３６、２３８から出力されたパルス信号のエッジと、クロック検出部１７４で検出されたシリアルデータ用クロックのエッジとが揃うように、いずれかの信号が遅延される。このとき、コンパレータ２３２、２３４から出力されたパルス信号は、シリアルデータ用クロックの立ち上がりタイミングに同期される。一方、コンパレータ２３６、２３８から出力されたパルス信号は、シリアルデータ用クロックの立ち下がりタイミングに同期される。そのため、コンパレータ２３６、２３８の出力は、コンパレータ２３２、２３４の出力より半クロック分だけ遅延される。なお、遅延回路２４０は、例えば、フリップフロップ回路等の遅延素子を用いて構成される。

コンパレータ２３２、２３４の出力に対応する遅延回路２４０の出力信号は、排他的論理和回路２４２に入力される。また、コンパレータ２３６、２３８の出力に対応する遅延回路２４０の出力信号は、排他的論理和回路２４４に入力される。さらに、コンパレータ２３２、２３８の出力に対応する遅延回路２４０の出力信号は、フレーム同期部１８４のヘッダ検出部２５２に設けられた排他的論理和回路２５６に入力される。そして、コンパレータ２３４、２３６の出力に対応する遅延回路２４０の出力信号は、フレーム同期部１８４のヘッダ検出部２５２に設けられた排他的論理和回路２５８に入力される。

排他的論理和回路２４２では、振幅レベルＬがＣ_＋Ｌ＜Ｌ＜Ｃ_＋Ｈの場合にＬレベルが出力され、それ以外の場合にＨレベルが出力される。同様に、排他的論理和回路２４４では、振幅レベルＬがＣ_−Ｈ＜Ｌ＜Ｃ_−Ｌの場合にＬレベルが出力され、それ以外の場合にＨレベルが出力される。そのため、排他的論理和回路２４２、２４４による論理演算によって、振幅レベルがＬ２又はＬ５となる区間でＬレベルとなり、振幅レベルがＬ１、Ｌ３、Ｌ４、又はＬ６となる区間でＨレベルとなる信号出力が得られる。この信号出力は、データ抽出回路２４６に入力される。

データ抽出回路２４６は、クロック検出部１７４で検出されたシリアルデータ用クロックの立ち上がり又は立ち下がりタイミングに同期して上記信号出力のレベル値をサンプリングし、Ｈレベルの場合にビット値１を出力し、Ｌレベルの場合にビット値０を出力する。データ抽出回路２４６の出力は、図７のパターンＡに相当する復号処理を伝送路符号化信号に施して得られるシリアル信号用フレームの復号結果に相当する。従って、シリアル信号用フレームのヘッダ部分に関しては正しく復号されていない。

そこで、伝送路復号部１７６では、後段においてデータ抽出回路２４６の出力からデータ部分を抽出する処理が実行される。このとき、デコーダ１８２は、シリアル信号用フレームのヘッダ部分とデータ部分とを区分するタイミングを知る必要がある。つまり、シリアル信号用フレームのヘッダ部分を検出するためにデータ部分の先頭位置に対応するタイミングがデータ部分の抽出処理を実現するために必要になる。このようなヘッダ部分の検出は、フレーム同期部１８４において実施される。

フレーム同期部１８４には、先に述べた通り、各コンパレータ２３２、２３４、２３６、２３８の出力に対応する遅延回路２４０の出力信号が入力される。より詳細には、フレーム同期部１８４を構成するヘッダ検出部２５２の排他的論理和回路２５６、２５８に対して遅延回路２４０の出力信号が入力される。

排他的論理和回路２５６には、コンパレータ２３２、２３８の出力に対応する遅延回路２４０の出力信号が入力される。コンパレータ２３２の出力は、伝送路符号化信号の振幅レベルＬがＬ＞Ｃ_＋Ｈの場合にＨレベルとなる。また、コンパレータ２３８の出力は、伝送路符号化信号の振幅レベルＬがＬ＜Ｃ_−Ｈの場合にＨレベルとなる。従って、排他的論理和回路２５６の出力は、連続する２ビットの区間において伝送路符号化信号の振幅レベルの組み合わせが（Ｌ１，Ｌ４）、（Ｌ１，Ｌ５）、（Ｌ２，Ｌ６）、（Ｌ３，Ｌ６）となる期間だけＨレベルとなり、それ以外の期間でＬレベルとなる。

また、排他的論理和回路２５８には、コンパレータ２３４、２３６の出力に対応する遅延回路２４０の出力信号が入力される。コンパレータ２３４の出力は、伝送路符号化信号の振幅レベルＬがＬ＞Ｃ_＋Ｌの場合にＨレベルとなる。また、コンパレータ２３６の出力は、伝送路符号化信号の振幅レベルＬがＬ＜Ｃ_−Ｌの場合にＨレベルとなる。従って、排他的論理和回路２５８の出力は、連続する２ビットの区間において伝送路符号化信号の振幅レベルの組み合わせが（Ｌ１，Ｌ４）、（Ｌ２，Ｌ４）、（Ｌ３，Ｌ５）、（Ｌ３，Ｌ６）となる期間だけＨレベルとなり、それ以外の期間でＬレベルとなる。

このようにして得られる排他的論理和回路２５６、２５８の出力は、論理積回路２６０に入力される。論理積回路２６０は、排他的論理和回路２５６、２５８が共にＨレベルとなる振幅レベルの組み合わせの期間だけＨレベルを出力し、それ以外の期間でＬレベルを出力する。排他的論理和回路２５６、２５８が共にＨレベルとなる振幅レベルの組み合わせは（Ｌ１，Ｌ４）、（Ｌ３，Ｌ６）の２通りである。ここで、図７を参照すると、これら２通りの組み合わせは、（Ｌ１，Ｌ４）＝（２．５，−０．５）、（Ｌ３，Ｌ６）＝（０．５，−２．５）に対応するため、パターンＢに該当することが分かる。つまり、論理積回路２６０の出力は、伝送路符号則に関する符号則違反の検出結果に他ならない。

なお、連続する２ビットの区間ｔ＝Ｔ、２Ｔについて、伝送路符号化信号の各振幅レベルの組み合わせＲ（Ｔ）、Ｒ（２Ｔ）と、コンパレータ２３２、２３４、２３６、２３８の出力パターンとの対応関係を纏めると図１１のようになる。図７のパターンＢに対応するのが、図１１のパターン１及びパターン２である。上記説明においては、逐次、伝送路符号化信号の振幅パターンを参照しながら符号則違反を検出する過程について述べたが、実際には、図１０に示すような信号処理を経て、論理積回路２６０の出力という形で、図１１のパターン１及びパターン２が検出される。

但し、図１０に示す例は、図６に例示した伝送路符号化信号に対する信号処理の過程を具体的に示したものである。例えば、コンパレータ２３２、２３４、２３６、２３８の出力結果に対する排他的論理和回路２５６、２５８の出力結果は、図１０に示すヘッダ検出部出力結果のＸＯＲ１、ＸＯＲ２のようになる。但し、ＸＯＲ１は排他的論理和回路２５６の出力に相当し、ＸＯＲ２は排他的論理和回路２５８の出力に相当する。また、論理積回路２６０の出力は、図１０に示すヘッダ検出部出力結果のＡＮＤのようになる。なお、図１０に示すＸＯＲ１、ＸＯＲ２、ＡＮＤの論理演算は、下記の（式３）のように表現することができる。また、図１１のパターン１又はパターン２の場合に下記（式３）の演算結果はｆ（Ｔ，２Ｔ）＝１となり、それ以外の場合にｆ（Ｔ，２Ｔ）＝０となる。

但し、記号

は排他的論理和演算を示す。また、記号「＋」は論理積演算を示す。さらに、（式３）におけるＣ_＋Ｈ、Ｃ_−Ｈ、Ｃ_＋Ｌ、Ｃ_−Ｌは、各閾値レベルに対応するコンパレータ出力を示す。

図１０に示した具体例からも明らかなように、デコーダ１８２、ヘッダ検出部２５２による信号処理の結果、ヘッダ部分に相当する区間２、区間４のタイミングが論理積回路２６０の出力（ヘッダ出力フラグ）として得られる。図９に示すように、論理積回路２６０の出力は、ヘッダ制御部２５４に入力される。ヘッダ制御部２５４は、論理積回路２６０から出力されたヘッダ出力フラグに基づいてフレーム同期信号（図１０を参照）を出力する。そして、伝送路復号部１７６は、フレーム同期信号に基づいてデコーダ１８２の出力データからシリアル信号用フレームのデータ部分を抽出する。なお、フレーム同期信号の出力タイミングに関しては、例えば、図１０に示すようなヘッダ出力フラグの数をカウントし、所定数を上回ったタイミングでフレーム同期信号を出力すればよい。

以上、デコーダ１８２、フレーム同期部１８４の回路構成について詳細に説明した。このように、本実施形態に係るフレーム同期部１８４の回路構成を用いることにより、本実施形態に係る伝送路符号則の符号則違反を検出することが可能になり、確実にフレーム同期を確立することができる。

以上説明したように、本実施形態に係る携帯端末１３０は、送信側でＡＭＩ符号の符号化周期を切り替えることによりシリアル信号用フレームのヘッダ部分に符号則違反を生成する。そして、当該携帯端末１３０は、受信側で複数のコンパレータ出力から符号則違反を検出してヘッダ部分の先頭を示すフレーム同期信号を生成し、このフレーム同期信号に基づいてシリアル信号用フレームのフレーム同期を確立して確実にデータ部分を抽出する。このような構成にすることで、受信側で比較的簡易な回路構成によりヘッダを検出することが可能になる。さらに、ヘッダ検出用に特別なビット系列を用いずに済むため、ビットパターンに依存するフレームの誤検出を回避することができる。

［２−２：符号化方法］
ここで、本実施形態に係る符号化方法について簡単に纏めておくことにする。本実施形態に係る符号化方法の特徴は、先にも述べた通り、シリアル信号用フレームのヘッダ部分で符号化周期を変更する点にある。例えば、図６に例示した符号化方法のように、シリアル信号用フレーム（Ｓ−ＤＡＴＡ）がＡＭＩ符号化信号に変換される際、データ部分はシリアルデータ用クロックの半周期（Ｔ）と同じ符号化周期Ｔで符号化される。一方、ヘッダ部分は、シリアルデータ用クロックの１周期（２＊Ｔ）と同じ符号化周期２＊Ｔで符号化される。このように符号化周期を変更することにより、ＡＭＩ符号化信号のうち、ヘッダ部分に相当する部分にＡＭＩ符号則違反が形成される。但し、ここで言うＡＭＩ符号則違反とは、データ部分の符号化周期Ｔで復号した際にＡＭＩ符号則では取り得ないパターンが現れることを意味している。

さらに、本実施形態に係る符号化方法においては、符号化周期を変更しつつＡＭＩ符号則に則って生成したＡＭＩ符号化信号にシリアルデータ用クロックを重畳して伝送路符号化信号を生成する。このような伝送路符号化方法を用いることにより、図６に示すようなシリアルデータ用クロックの半周期毎に極性が反転する多値信号が生成される。このような多値信号を用いることにより、受信側でＰＬＬを用いずにシリアルデータ用クロックを再生することが可能になる。また、上記のＡＭＩ符号則に関する符号則違反を検出することにより、ヘッダ部分に相当する区間を比較的簡単な回路構成により検出することが可能になる。また、符号則違反の検出精度はヘッダ部分の長さには依存しないため、伝送効率を低下させずに誤同期の確率を大きく低減させることが可能になる。

［２−３：フレーム同期方法］
ここで、本実施形態に係るフレーム同期方法について簡単に纏めておくことにする。本実施形態に係るフレーム同期方法は、先に述べた通り、シリアル信号用フレームのヘッダ部分に対応する符号則違反を検出し、その検出結果に基づいてフレーム同期を確立する点にある。符号則違反は、伝送路符号化信号の振幅パターンの中から符号則違反に該当する振幅パターンを検出することにより得られる。符号則違反の検出処理は、例えば、図９に示すヘッダ検出部２５２の回路構成により実現される。但し、連続する２ビットの振幅パターンが用いられるため、デコーダ１８２に設けられる遅延回路２４０も必要である。ヘッダ検出部２５２は、２つの排他的論理和回路２５６、２５８と、１つの論理積回路２６０とから構成される比較的簡易なものである。このように、フレーム同期検出に符号則違反を利用すると、この同期処理に用いる受信側の回路構成を簡易なものにすることが可能になる。そのため、受信側の回路規模や消費電力量が低減される。

［２−４：変形例（符号化方法、フレーム同期方法）］
さて、既に説明した通り、本実施形態に係る符号化方法、及びフレーム同期方法を用いると、伝送効率を低下させずに誤同期の確率を大きく低減させることが可能になる。その理由は、本実施形態の方法を用いると、ヘッダ部分を検出するために特殊な符号を用いずに済むことにある。従前の方法では、フレームの先頭にＫコードやコンマ符号等の特殊な同期コードが用いられていた。この方法の場合、受信側で特殊な同期コードを検出し、その同期コードが検出された部分をヘッダであると認識している。従って、同期コードと同じパターンがデータ部分に現れると、誤同期が発生してしまう。そのため、従前の方法では、データ部分に同期コードが現れる確率を十分に低減させるため、十分な長さの同期コードを用いる必要があった。その結果、１フレームに占める同期コードの割合が大きくなり、伝送効率が低下してしまっていた。

しかし、本実施形態においては、従前の方法とは異なり、特殊な同期コードの代わりに符号則違反が利用される。正しく符号化されたデータ部分には原則として符号則違反は発生しない。そのため、伝送誤り等の発生により符号則違反が生じない限り、確実にヘッダ部分を検出することが可能になる。また、伝送品質の高い伝送路を利用する場合、ヘッダ部分の長さは、例えば、図１２に示すように、２ビットまで低減させることができる。つまり、符号則違反を生成することが可能な最小の長さまでヘッダ部分を縮小することが可能になるのである。また、本実施形態の方法を適用する場合、１フレームのデータ長が増加しても、誤検出の確率自体は変化しない。そのため、１フレームのデータ長に関わらず、予想される伝送誤り率等に応じて適宜ヘッダ部分の長さを縮小することが可能である。

図１２のようにヘッダ部分の長さを２ビットにした場合、受信側では、図１３に示すような処理の流れでヘッダ部分に相当する符号則違反を検出し、フレーム同期信号を出力することができる。なお、ヘッダ部分の長さが縮小されても、デコーダ１８２、ヘッダ検出部２５２の回路構成は図９のまま変更されない。なお、図１２に示した例のように、ヘッダ部分の長さを２ビットにすると、ヘッダ部分に相当する区間２、区間４において伝送路符号化信号に直流成分が含まれてしまうことが懸念される。しかし、データ部分に相当する区間３や区間５等を考慮に入れて平均化すると、このような直流成分は無視できる程度になるため、このような懸念は払拭される。このように、本実施形態に係る符号化方法及びフレーム同期方法を用いると、伝送効率を低下させずに誤検出の確率を大幅に低減させることが可能になるのである。

＜３：まとめ＞
最後に、本実施形態に係る情報処理装置が有する機能構成と、当該機能構成により得られる作用効果について簡単に纏める。なお、この信号処理装置は、例えば、上記の携帯端末１３０のような携帯電話や、携帯ゲーム機、ノートＰＣ、携帯情報端末等に搭載され得る。また、上記の携帯端末１３０のように、シリアライザ１５０、デシリアライザ１７０に相当する送信部、及び受信部の構成要素を有し、その間でデータ伝送する構成が含まれた電子機器に対して好適に用いられる。

上記の情報処理装置の機能構成は次のように表現することができる。当該信号処理装置は、次のようなフレーム生成部、符号化部、周期変更部、及び伝送路符号化部を有する。上記のフレーム生成部は、送信データに対し、当該送信データの先頭位置を示すヘッダを付加して送信フレームを生成するものである。但し、フレーム生成部で付加されるヘッダは、送信データのパターンと区別可能な特殊なパターンを持つ同期コードである必要はない。また、ヘッダのビット長は、送信データの長さに関わらず、所定の符号化方式における符号則違反を形成することが可能な最小の長さまで縮小することができる。

また、上記の符号化部は、前記フレーム生成部で生成された送信フレームを所定の符号化方式で符号化し、互いに異なる第１及び第２のビット値で表現された符号化データを生成するものである。但し、この符号化部は、後述する周期変更部による制御を受ける。当該周期変更部は、前記符号化部を制御してヘッダの区間における符号化周期を変更するものである。つまり、上記の周期変更部による制御を受けることで、上記の符号化部における符号化処理により、ヘッダの区間だけ符号化周期が変更された符号化データが生成される。このように、送信データと異なる符号化周期で符号化されたヘッダの区間には、送信データの符号化周期を基準に考えた場合における符号則違反が含まれる。そのため、この符号則違反を検出することで、ヘッダの区間を特定することが可能になる。

また、上記の伝送路符号化部は、前記符号化部で生成された符号化データに伝送路符号化を施し、前記第１のビット値を複数の第１の振幅レベルで表現し、前記第２のビット値を前記第１の振幅レベルとは異なる第２の振幅レベルで表現し、連続して同じ振幅レベルをとらず、かつ、クロックの半周期毎に振幅レベルの極性が反転する符号化信号を生成するものである。このように、クロックの半周期毎に振幅レベルが極性反転するような伝送路符号化を行うことにより、受信側でＰＬＬを用いずにクロックを抽出することができるようになる。その結果、受信側にＰＬＬを用いずに済む分だけ回路規模及び消費電力量を低減させることが可能になる。

また、上記の情報処理装置は、次のような信号送信部、信号受信部、振幅検出部、符号則違反検出部、及びヘッダ検出部をさらに有している。上記の信号送信部は、前記伝送路符号化部で生成された符号化信号を送信するものである。また、上記の信号受信部は、前記信号送信部により送信された符号化信号を受信するものである。このように、本実施形態に係る技術は、例えば、情報処理装置の装置内データ伝送に用いられる。また、上記の振幅検出部は、前記信号受信部で受信された符号化信号の振幅レベルを検出するものである。符号化信号の振幅レベルは、所定の閾値レベルが設定されたコンパレータを用いて検出することができる。そして、上記の符号則違反検出部により、前記振幅検出部による検出結果から、前記所定の符号化方式における符号則違反に該当する振幅パターンが検出される。

上記の通り、本実施形態においては、ヘッダ区間の検出に符号則違反が利用される。送信側では、ヘッダ区間について符号化周期を変更することにより符号則違反を生成する。一方、受信側では、上記の符号則違反検出部により符号則違反を検出するのである。そして、上記のヘッダ検出部により、前記符号則違反検出部で検出された振幅パターンの位置に基づいて前記送信データの先頭位置が検出される。このように、符号則違反を検出し、その検出結果に基づいてヘッダを検出することにより、伝送効率を低下させずに誤検出の確率を大きく低減させることができる。仮に、伝送誤り等、符号則違反の誘発要因を考慮しないのであれば、本実施形態の技術を適用することで確実にヘッダを検出することが可能になる。

また、上記の情報処理装置は、次のような復号部、データ抽出部をさらに有している。当該復号部は、前記振幅検出部による検出結果から、前記符号化信号に対して前記所定の符号化方式の符号則に基づく復号処理を施して復号データを生成するものである。このように、所定の符号化方式の符号則に則って符号化信号を復号した場合、送信データの部分は正しく復号される。一方、ヘッダの部分は符号化周期を変更しない限り、正しく復号されない。しかし、上記の復号部で生成された復号データから、送信データの部分を正しく抽出することができれば、送信データが正しく復号されたことになる。そこで、上記のデータ抽出部は、前記復号部で生成された復号データから、前記ヘッダ検出部で検出された送信データの先頭位置を基準に当該送信データに相当する区間のデータを抽出する。このような構成にすることで、伝送効率を低下させずにフレーム同期を確立し、より確実に送信データを抽出することが可能になる。

なお、前記符号化データには、バイポーラ符号、デューティ１００％のＡＭＩ符号、又はパーシャル・レスポンス符号等が用いられる。

また、上記の情報処理装置に係る技術的思想の主要部分を抽出すると、次のように表現される。上記の情報処理装置は、送信データに対してデータの先頭位置を示すヘッダを付加するヘッダ付加部と、前記ヘッダ付加部でヘッダが付加された送信データを所定の符号化方式で符号化し、互いに異なる第１及び第２のビット値で表現された符号化データを生成する符号化部と、前記符号化部を制御して前記ヘッダ区間の符号化周期を変更する周期変更部と、前記周期変更部による制御を受けつつ前記符号化部により生成された符号化データを送信する符号化データ送信部とにより構成される。先に示した表現の中では、多値信号が想定されていた。しかし、ここで示した表現の中では、上記信号の形態をより一般的な表現に改め、本実施形態の技術的特徴が明確になるようにしている。但し、上記の多値信号を用いる形態の方が、回路規模や消費電力の面で、より優れた効果を得ることができる。

（備考）
上記のエンコーダ１６４は、符号化部、周期変更部、伝送路符号化部の一例である。また、上記のドライバ１６０は、信号送信部、符号化データ送信部の一例である。そして、上記のレシーバ１７２は、信号受信部、符号化データ受信部の一例である。さらに、上記のデコーダ１８２は、振幅検出部、復号部の一例である。また、上記のフレーム同期部１８４は、符号則違反検出部、ヘッダ検出部の一例である。そして、上記の伝送路復号部１７６は、データ抽出部の一例である。また、上記のフレーム生成部１６２は、ヘッダ付加部の一例である。

以上、添付図面を参照しながら本発明の好適な実施形態について説明したが、本発明は係る例に限定されないことは言うまでもない。当業者であれば、特許請求の範囲に記載された範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、それらについても当然に本発明の技術的範囲に属するものと了解される。

例えば、上記説明の中ではＡＭＩ符号をベースとする新方式の多値符号を例に挙げたが、ＡＭＩ符号と同様の特性を持つパーシャル・レスポンス符号をベースとした多値符号に対しても本実施形態の技術を適用することができる。また、ＰＲ（１，−１）、ＰＲ（１，０，−１）、ＰＲ（１，０，０，−１）、ＰＲ（１，０，…，０，−１）等で表現される種々のパーシャル・レスポンス符号に適用可能である。

１００、１３０ 携帯端末
１０２ 表示部
１０４ 液晶部
１０６ 接続部
１０８ 操作部
１１０ ベースバンドプロセッサ
１１２、１３２、１３６ パラレル信号線路
１３４ シリアル信号線路
１５０ シリアライザ
１５２ Ｐ／Ｓ変換部
１５４ 伝送路符号化部
１５６ ＰＬＬ部
１５８ タイミング制御部
１６０ ドライバ
１６２ フレーム生成部
１６４ エンコーダ
１７０ デシリアライザ
１７２ レシーバ
１７４ クロック検出部
１７６ 伝送路復号部
１７８ Ｓ／Ｐ変換部
１８０ タイミング制御部
１８２ デコーダ
１８４ フレーム同期部
２０２ バッファ
２０４ ヘッダタイミング制御部
２０６ ヘッダ付加部
２１２ 周期切替部
２１４ ＡＭＩ符号化部
２１６ クロック重畳部
２３２、２３４、２３６、２３８ コンパレータ
２４０ 遅延回路
２４２、２４４ 排他的論理和回路
２４６ データ抽出回路
２５２ ヘッダ検出部
２５４ ヘッダ制御部
２５６、２５８ 排他的論理和回路
２６０ 論理積回路

Claims (11)

1. 送信データに対し、当該送信データの先頭位置を示すヘッダを付加して送信フレームを生成するフレーム生成部と、
   前記フレーム生成部で生成された送信フレームを所定の符号化方式で符号化し、互いに異なる第１及び第２のビット値で表現された符号化データを生成する符号化部と、
   前記符号化部を制御してヘッダの区間における符号化周期を変更する周期変更部と、
   前記符号化部で生成された符号化データに伝送路符号化を施し、前記第１のビット値を複数の第１の振幅レベルで表現し、前記第２のビット値を前記第１の振幅レベルとは異なる第２の振幅レベルで表現し、連続して同じ振幅レベルをとらず、かつ、クロックの半周期毎に振幅レベルの極性が反転する符号化信号を生成する伝送路符号化部と、
   を備える、情報処理装置。
2. 前記フレーム生成部は、前記送信データのビット長に関わらず、所定のビット長を有するヘッダを前記送信データに付加して送信フレームを生成する、請求項１に記載の情報処理装置。
3. 前記伝送路符号化部で生成された符号化信号を送信する信号送信部と、
   前記信号送信部により送信された符号化信号を受信する信号受信部と、
   前記信号受信部で受信された符号化信号の振幅レベルを検出する振幅検出部と、
   前記振幅検出部による検出結果から、前記所定の符号化方式における符号則違反に該当する振幅パターンを検出する符号則違反検出部と、
   前記符号則違反検出部で検出された振幅パターンの位置に基づいて前記送信データの先頭位置を検出するヘッダ検出部と、
   をさらに備える、請求項１に記載の情報処理装置。
4. 前記振幅検出部による検出結果から、前記符号化信号に対して前記所定の符号化方式の符号則に基づく復号処理を施して復号データを生成する復号部と、
   前記復号部で生成された復号データから、前記ヘッダ検出部で検出された送信データの先頭位置を基準に当該送信データに相当する区間のデータを抽出するデータ抽出部と、
   をさらに備える、請求項３に記載の情報処理装置。
5. 前記フレーム生成部、前記符号化部、前記周期変更部、前記伝送路符号化部、及び前記信号送信部を有し、パラレルデータをシリアルデータに変換して前記送信データとして前記符号化部に入力し、前記周期変更部による制御を受けて前記符号化部により生成された符号化データを前記伝送路符号化部に入力し、当該伝送路符号化部で生成された符号化信号を前記信号送信部により送信するシリアライザと；
   所定の信号線路を介して前記シリアライザに接続され、前記信号受信部、前記振幅検出部、前記符号則違反検出部、前記ヘッダ検出部、前記復号部、及び前記データ抽出部を有し、前記所定の信号線路を通じて伝送された伝送信号を前記信号受信部で受信し、前記信号受信部で受信した伝送信号から前記振幅検出部で振幅レベルを検出し、当該検出結果に基づいて前記符号則違反検出部により符号則違反を検出すると共に、前記復号部により復号データを生成し、前記符号則違反の検出結果に基づいて前記ヘッダ検出部により送信データの先頭位置を検出し、当該検出結果を用いて前記データ抽出部により前記復号データから前記送信データに相当するデータを抽出し、当該データをパラレル化して出力するデシリアライザと；
   により構成される、請求項４に記載の情報処理装置。
6. 前記符号化データは、バイポーラ符号、デューティ１００％のＡＭＩ（Ａｌｔｅｒｎａｔｅ Ｍａｒｋ Ｉｎｖｅｒｓｉｏｎ）符号、又はパーシャル・レスポンス符号である、請求項５に記載の情報処理装置。
7. 送信データに対してデータの先頭位置を示すヘッダを付加するヘッダ付加部と、
   前記ヘッダ付加部でヘッダが付加された送信データを所定の符号化方式で符号化し、互いに異なる第１及び第２のビット値で表現された符号化データを生成する符号化部と、
   前記符号化部を制御して前記ヘッダ区間の符号化周期を変更する周期変更部と、
   前記周期変更部による制御を受けつつ前記符号化部により生成された符号化データを送信する符号化データ送信部と、
   を備える、情報処理装置。
8. 前記符号化データ送信部により送信された符号化データを受信する符号化データ受信部と、
   前記符号化データ受信部で受信された符号化データから前記所定の符号化方式における符号則違反を検出する符号則違反検出部と、
   前記符号則違反検出部で検出された符号則違反の位置に基づいて前記ヘッダの位置を検出するヘッダ検出部と、
   をさらに備える、請求項７に記載の情報処理装置。
9. 送信データに対し、当該送信データの先頭位置を示すヘッダを付加して送信フレームを生成するフレーム生成ステップと、
   前記ヘッダの区間と前記送信データの区間とで符号化周期を変更しつつ、前記フレーム生成ステップで生成された送信フレームを所定の符号化方式で符号化し、互いに異なる第１及び第２のビット値で表現された符号化データを生成する符号化ステップと、
   前記符号化ステップで生成された符号化データに伝送路符号化を施し、前記第１のビット値を複数の第１の振幅レベルで表現し、前記第２のビット値を前記第１の振幅レベルとは異なる第２の振幅レベルで表現し、連続して同じ振幅レベルをとらず、かつ、クロックの半周期毎に振幅レベルの極性が反転する符号化信号を生成する伝送路符号化ステップと、
   を含む、符号化方法。
10. 送信データに対してデータの先頭位置を示すヘッダを付加するヘッダ付加ステップと、
    前記ヘッダの区間と前記送信データの区間とで符号化周期を変更しつつ、前記ヘッダ付加ステップでヘッダが付加された送信データを所定の符号化方式で符号化し、互いに異なる第１及び第２のビット値で表現された符号化データを生成する符号化ステップと、
    を含む、符号化方法。
11. 送信データに対してデータの先頭位置を示すヘッダを付加するヘッダ付加ステップと、
    前記ヘッダの区間と前記送信データの区間とで符号化周期を変更しつつ、前記ヘッダ付加ステップでヘッダが付加された送信データを所定の符号化方式で符号化し、互いに異なる第１及び第２のビット値で表現された符号化データを生成する符号化ステップと、
    前記符号化ステップで生成された符号化データを送信する送信ステップと、
    前記送信ステップで送信された符号化データを受信する受信ステップと、
    前記受信ステップで受信された符号化データから前記所定の符号化方式における符号則違反を検出する符号則違反検出ステップと、
    前記符号則違反検出ステップで検出された符号則違反の位置に基づいて前記ヘッダの位置を検出するヘッダ検出ステップと、
    を含む、フレーム同期方法。

Images