KR100641328B1 - 타이밍 복원 방법 및 타이밍 복원 장치 - Google Patents

타이밍 복원 방법 및 타이밍 복원 장치 Download PDF

Info

Publication number
KR100641328B1
KR100641328B1 KR1020040111658A KR20040111658A KR100641328B1 KR 100641328 B1 KR100641328 B1 KR 100641328B1 KR 1020040111658 A KR1020040111658 A KR 1020040111658A KR 20040111658 A KR20040111658 A KR 20040111658A KR 100641328 B1 KR100641328 B1 KR 100641328B1
Authority
KR
South Korea
Prior art keywords
sampling
slope
gain
value
values
Prior art date
Application number
KR1020040111658A
Other languages
English (en)
Other versions
KR20060072892A (ko
Inventor
서일원
안재환
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020040111658A priority Critical patent/KR100641328B1/ko
Priority to JP2005365516A priority patent/JP5058485B2/ja
Priority to US11/314,177 priority patent/US7579970B2/en
Priority to TW094146071A priority patent/TWI360340B/zh
Publication of KR20060072892A publication Critical patent/KR20060072892A/ko
Application granted granted Critical
Publication of KR100641328B1 publication Critical patent/KR100641328B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0054—Detection of the synchronisation error by features other than the received signal transition

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

아날로그 입력 신호를 입력받고, 아날로그 입력 신호를 추종하는 샘플링 클록에 응답하여, 샘플링 클록의 90도 위상 간격으로 샘플링하는 단계, 샘플링 클록의 90도 위상 간격으로 샘플링된 두 개의 연속된 샘플링값을 결정하는 단계, 두 개의 연속된 샘플링값간의 기울기를 구하는 단계, 타겟 기울기를 입력받고, 샘플링값간의 기울기와 타겟 기울기의 차이를 구하는 단계, 및 샘플링값간의 기울기와 타겟 기울기의 차이를 이용하여 샘플링 클록의 위상을 보정하는 단계를 포함하여 타이밍 복원 방법을 구성한다. 따라서, 영점 교차 천이가 불규칙한 특성을 가지는 저 신호 대 잡음비 특성을 가지는 시스템에서도 타이밍 오차 검출과 타이밍 복원이 가능하다.

Description

타이밍 복원 방법 및 타이밍 복원 장치 {TIMING RECOVERY METHOD AND TIMING RECOVERY APPARATUS USING THE SAME}
도1a와 도1b는 종래 기술의 영점 교차를 이용한 타이밍 오차 검출 방법을 설명하기 위한 그래프이다.
도2는 본 발명에 따라 입력 신호의 파형을 삼각파로 가정한 경우의 타이밍 오차 검출 방법을 설명하기 위한 그래프이다.
도3a,도3b, 및 도3c는 본 발명에 적용되는 타이밍 오차 검출 방법을 설명하기 위한 그래프이다.
도4a와 도4b는 본 발명에 적용되는 게인 오차 산출을 설명하기 위한 그래프이다.
도5는 본 발명의 타이밍 복원 장치의 구성예를 도시한 블록도이다.
도6은 본 발명의 타이밍 복원 장치에 이용될 수 있는 샘플 결정부의 구성예를 도시한 블록도이다.
도7a는 종래 기술과 본 발명에 적용된 타이밍 오차 검출 방법이 게인 오차가 없는 경우에 적용된 모의 실험 결과를 비교한 그래프이다.
도7b는 종래 기술과 본 발명에 적용된 타이밍 오차 검출 방법이 게인 오차가 있는 경우에 적용된 모의 실험 결과를 비교한 그래프이다.
* 도면의 주요부분에 대한 부호의 설명 *
41: 타이밍 복원 장치
42: 샘플 결정부 43: 기울기 연산부
44: 게인 연산부 45: 기울기 차이 연산부
46: 게인 차이 연산부
47: 위상 보상 결정부 48: 게인 보상 결정부
SF: 제 1 샘플링값 SS: 제 2 샘플링값
SLP: 샘플링값간 기울기 GAIN: 입력 신호의 게인
TSLP: 타겟 기울기 TGAIN: 타겟 게인
PCS: 위상 보정 신호 GCS: 게인 보정 신호
본 발명은 타이밍 복원 방법 및 타이밍 복원 장치에 대한 것으로 특히 고 잡음 시스템에서 입력 파형이 게인 오차를 가지는 경우와 영점 교차 천이가 불규칙한 특성을 가지는 경우에 대응할 수 있는 타이밍 복원 방법 및 타이밍 복원 장치에 관한 것이다.
저 신호 대 잡음비(low SNR; Signal to Noise Ratio) 특성을 가지는 통신 시스템의 수신단이나, 대용량 기록 장치의 기록 재생부에서는 초기 샘플링 타이밍을 결정하기 위한 타이밍 복원(timing recovery) 장치가 필수적으로 요구된다.
이러한 타이밍 복원 장치의 위상 오차 검출 방법으로서, 종래의 영점 교차(zero crossing) 천이를 이용한 방법이 있다. 또한, 영점 교차 천이를 이용한 위상 오차 검출 방법에 있어서, 위상 오차값으로부터 위상 보정값을 추정하기 위해서 적용되는 종래의 방법으로 아크 탄젠트 추정(arctangent approximation) 방법이 있다.
도1a와 도1b는 종래 기술의 영점 교차를 이용한 타이밍 오차 검출 방법을 설명하기 위한 그래프이다.
도1a를 참조하면, 도1a에서 예시한 그래프의 수평축은 시간축을 의미한다. 또한 도1a에서 예시한 그래프의 수직축은 입력 파형의 진폭을 의미한다.
아날로그 입력 신호는 입력 신호가 영점을 교차할 것으로 기대되는 시점에서 주어진 샘플링 클록에 응답하여 샘플링(sampling)된다.
예컨대, 도1a에서는 90도 위상 간격의 샘플링 시점들 중에서 홀수 번째 샘플링 시점들(1,2,3,4)에서 각각 입력 신호가 샘플링된다. 도1a의 경우에 있어서는, 입력 신호는 입력 신호가 영점을 교차할 것으로 기대되는 시점에 정확히 영점을 교차하고 있는 것으로 측정된 경우로, 이 경우는 타이밍 오차가 존재하지 않는 것으로 판별된다. 한편, 시간 영역에서의 타이밍 오차는 주파수 영역에서의 위상 오차와 동일한 의미를 가지므로, 이하에서는 타이밍 오차와 위상 오차를 동일한 의미로 혼용하여 사용한다.
도1b를 참조하면, 도1a에서 예시한 그래프와 마찬가지로, 도1b의 수평축과 수직축은 각각 시간축과, 입력 파형의 진폭을 의미한다.
도1a의 경우와 마찬가지로, 입력 신호의 값은 각각 입력 신호가 영점을 교차할 것으로 기대되는 시점에서 샘플링된다. 그러나, 도1a의 경우와 비교하였을 때, 입력 신호는 입력 신호가 영점을 교차할 것으로 기대되는 시점에 정확히 영점을 교차하고 있지 않다. 즉, 입력 신호는 입력 신호가 영점을 교차할 것으로 기대되는 시점들(5,6,7,8)에서 0이 아닌 값을 가지고 있다. 이 경우는 위상 오차가 존재하는 것으로 판별된다.
위상 오차의 양을 측정하는 방법으로서, 상기 샘플링 시점들에서의 입력 신호들의 값을 교대로 부호를 바꾸어 가면서 누적하고 평균하여, 위상 오차를 결정하게 된다.
도1b의 경우에 있어서, 입력 신호가 영점을 교차할 것으로 기대되는 시점들(5,6,7,8)에서 측정한 입력 신호의 샘플링값이 각각 0.3,-0.3,0.3,-0.3과 같은 값을 가지고 있다고 가정한다면, 예컨대 네 번의 샘플링값을 교대로 부호를 바꾸어 가면서 누적하고 평균을 낸 0.3 값을 바탕으로 위상 오차를 결정한다.
여기서, 상기 평균을 낸 값이 양의 값을 가지면, 샘플링 시점을 시간축 상에서 왼쪽으로 이동을 시킨다. 반대로 상기 평균을 낸 값이 음의 값을 가지면, 샘플링 시점을 시간축 상에서 오른쪽으로 이동을 시킨다. 즉, 샘플링 타이밍을 정확히 영점 교차 시점과 일치시키는 것이다.
이때, 상기 측정한 위상 오차 값으로부터 샘플링 시점을 시간축 상에서 움직이기 위해서 샘플링 클록을 발생시키는 디지털 클록 생성부를 제어하는 위상 보정값을 결정하기 위한 방법으로, 아크 탄젠트 추정 방법이 이용되고 있다. 하기 수학식 1은 아크 탄젠트 추정 방법을 설명하기 위한 것이다.
Figure 112004061091106-pat00001
즉, 아크 탄젠트 추정 방법은 위상 오차 값으로부터 위상 보정값을 즉각적이고, 간편하게 구해내기 위한 방법이다. 예를 들면, 상기 0.3의 위상 오차값을 바탕으로 0.3 라디안(radian)으로 위상 보정값을 추정하고, 위상 오차값의 부호에 따라서 샘플링 타이밍을 보다 빠르게 하거나 보다 느리게 하는 것이다.
이와 같은 방식으로 추정된 위상 보정값은 샘플링 클록을 발생시키는 디지털 클록 생성부에 입력된다. 디지털 클록 생성부는 샘플링 클록을 생성하는 클록 생성 발진기를 포함하고 있고, 입력된 위상 보정값에 응답하여 위상이 조절된 샘플링 클록을 출력하고, 출력된 샘플링 클록은 다시 아날로그 입력 신호를 샘플링하기 위해서 이용된다.
상기한 종래 기술의 방법에는 두 가지 문제점이 존재한다.
첫째는, 입력 파형의 게인(gain)을 고려하지 않는다는 점이다. 일반적으로 입력 신호의 게인은 자동 게인 제어(AGC; Automatic Gain Control; 이하 AGC) 회로 에 의해서 제어가 되지만 어느 정도의 게인 오차는 발생하게 된다. 그러나, 상기 방법은 게인을 고정시켜놓고 탄젠트 추정을 하였으므로, 게인의 오차에 의해서 어느 정도의 오차가 발생하게 된다.
둘째는, 상기 방법은 영점 교차 시점을 최적화된 값으로 보고, 영점 교차 시점에서 샘플링한 입력 신호들을 바탕으로 하여 위상 오차를 검출하게 된다. 시스템의 채널 특성이 프리앰블(preamble) 구간에서 영점 교차하도록 해석하는 것이다.
그러나, 시스템의 채널 특성이 비대칭의 영점 오차하지 않는 특성을 가지는 경우에는 다른 방법이 요구된다. 다시 말하면, 상기 아크 탄젠트 추정 방법은 영점 교차 지점이 옵티멀(optimal)이 되는 경우에만 적용되는 단점이 있다.
상기와 같은 문제점을 해결하기 위해서 본 발명의 목적은 저 신호 대 잡음비 시스템, 특히 영점 교차 천이가 불규칙한 특성을 가지는 저 신호 대 잡음비 시스템에서 입력 신호를 샘플링하는 시점을 결정하는 샘플링 클록의 위상 오차를 검출하여 샘플링 클록의 위상을 보정하는 타이밍 복원 방법을 제공하는데 있다.
본 발명의 다른 목적은 저 신호 대 잡음비 시스템, 특히 영점 교차 천이가 불규칙한 특성을 가지는 저 신호 대 잡음비 시스템에서 입력 신호를 샘플링하는 시점을 결정하는 샘플링 클록의 위상 오차를 검출하고, 입력 신호의 게인 오차를 반영하여 샘플링 클록의 위상을 보정하는 타이밍 복원 방법을 제공하는데 있다.
본 발명의 또 다른 목적은 저 신호 대 잡음비 시스템, 특히 영점 교차 천이 가 불규칙한 특성을 가지는 저 신호 대 잡음비 시스템에서 입력 신호를 샘플링하는 시점을 결정하는 샘플링 클록의 위상 오차를 검출하여 샘플링 클록의 위상을 보정하는 타이밍 복원 장치를 제공하는데 있다.
본 발명의 또 다른 목적은 저 신호 대 잡음비 시스템, 특히 영점 교차 천이가 불규칙한 특성을 가지는 저 신호 대 잡음비 시스템에서 입력 신호를 샘플링하는 시점을 결정하는 샘플링 클록의 위상 오차를 검출하고, 입력 신호의 게인 오차를 반영하여 샘플링 클록의 위상을 보정하는 타이밍 복원 장치를 제공하는데 있다.
상기 목적을 달성하기 위해 본 발명은, 아날로그 입력 신호를 입력받고, 상기 아날로그 입력 신호를 추종하는 샘플링 클록에 응답하여, 샘플링 클록의 90도 위상 간격으로 샘플링하는 단계, 상기 샘플링 클록의 90도 위상 간격으로 샘플링된 샘플링 값을 순차적으로 입력받아 연속적으로 양의 값을 가지는 제1 샘플링 값과 제2 샘플링 값을 결정하는 단계, 상기 두 개의 연속된 샘플링값간의 기울기를 구하는 단계, 타겟 기울기를 입력받고, 상기 샘플링값간의 기울기와 상기 타겟 기울기의 차이를 구하는 단계 및 상기 샘플링값간의 기울기와 상기 타겟 기울기의 차이를 상기 샘플링값간의 기울기가 가질 수 있는 최대 기울기와 최소 기울기간의 차이를 위상 보정 스텝수로 나누어서 구해진 기울기 간격으로 나눈 위상 보정값에 의해 이루어지는 상기 샘플링 클록의 위상을 보정하는 단계를 포함하여 구성된 타이밍 복원 방법을 제공한다.
삭제
삭제
또한 여기에서, 상기 샘플링값간의 기울기가 가질 수 있는 최대 기울기는 상기 샘플링된 두 개의 연속된 샘플링값의 합이고, 상기 샘플링값간의 기울기가 가질 수 있는 최소 기울기는 상기 샘플링된 두 개의 연속된 샘플링값의 합의 음수를 취한 것일 수 있다.
여기에서, 상기 타이밍 복원 방법은, 상기 두 개의 연속된 샘플링값을 합산하여 입력 신호의 게인을 구하는 단계, 타겟 게인을 입력받고, 상기 입력 신호의 게인과 상기 타겟 게인의 차이를 구하는 단계, 및 상기 입력 신호의 게인과 상기 타겟 게인의 차이를 이용하여 상기 아날로그 입력 신호의 게인을 보정하는 단계를 더 포함하여 구성될 수 있다.
상기 다른 목적을 달성하기 위해 본 발명은, 아날로그 입력 신호를 입력받고, 상기 아날로그 입력 신호를 추종하는 샘플링 클록에 응답하여, 샘플링 클록의 90도 위상 간격으로 샘플링하는 단계, 샘플링 클록의 90도 위상 간격으로 샘플링된 두 개의 연속된 샘플링값을 결정하는 단계, 상기 두 개의 연속된 샘플링값간의 기울기를 구하는 단계, 상기 두 개의 연속된 샘플링값을 합산하여 입력 신호의 게인 을 구하는 단계, 타겟 기울기를 입력받고, 상기 샘플링값간의 기울기와 상기 타겟 기울기의 차이를 구하는 단계, 타겟 게인을 입력받고, 상기 입력 신호의 게인과 상기 타겟 게인의 비율을 구하는 단계, 상기 입력 신호의 게인과 상기 타겟 게인의 비율을 이용하여 상기 타겟 기울기를 보정하는 단계, 및 상기 샘플링값간의 기울기와 상기 보정된 타겟 기울기의 차이를 이용하여 상기 샘플링 클록의 위상을 보정하는 단계를 포함하여 구성된 타이밍 복원 방법을 제공한다.
상기 또 다른 목적을 달성하기 위해 본 발명은, 아날로그 입력 신호를 입력받아, 상기 아날로그 입력 신호를 추종하는 샘플링 클록에 응답하여, 샘플링 클록의 90도 위상 간격으로 상기 아날로그 입력 신호를 샘플링한 샘플링값을 순차적으로 입력받고, 입력받은 샘플링값들 중에서 양의 값을 가지는 두 개의 샘플링 값들을 연속적으로 1 샘플링값과 제2 샘플링값으로 결정하여 출력하는 샘플 결정부, 상기 제 1 샘플링값과 상기 제 2 샘플링값의 차이인 샘플링값간의 기울기를 연산하는 기울기 연산부, 상기 두 샘플링값의 합인 입력 신호의 게인을 연산하는 게인 연산부, 타겟 기울기를 입력받고, 상기 샘플링값간의 기울기와 상기 타겟 기울기의 차이를 연산하는 기울기 차이 연산부, 및 상기 샘플링값간의 기울기와 상기 타겟 기울기의 차이를 상기 샘플링값간의 기울기가 가질 수 있는 최대 기울기아 최소 기울기간의 차이를 위상 보정 스텝수로 나누어서 구해진 기울기 간격으로 나눈 값을 위상 보정 신호로 출력하는 위상 보상 결정부를 포함한 타이밍 복원 장치를 제공한다.
여기에서, 상기 샘플 결정부는, 상기 순차적으로 입력받은 샘플링값들 중, 연속적으로 양의 값을 가지는 두 개의 샘플링값들을 상기 제1 샘플링값과 상기 제2 샘플링값으로 출력하도록 구성될 수 있다.
여기에서, 상기 샘플 결정부는, 상기 순차적으로 입력받은 샘플링값들 중, 연속적으로 양의 값을 가지는 두 개의 샘플링값들을 기점으로, 상기 두 개의 샘플링값 중 샘플링 시점이 앞선 샘플링값과 상기 샘플링 시점이 앞선 샘플링값에 대해 180도 위상 간격을 가지는 적어도 하나의 샘플링값들을 모두 양수로 변환하고 평균하여 상기 제1 샘플링값을 출력하고, 상기 두 개의 샘플링값 중 샘플링 시점이 늦은 샘플링값과 상기 샘플링 시점이 늦은 샘플링값에 대해 180도 위상 간격을 가지는 적어도 하나의 샘플링값들을 모두 양수로 변환하고 평균하여 상기 제2 샘플링값을 출력하도록 구성될 수도 있다.
또한 여기에서, 상기 샘플 결정부는, 상기 아날로그 입력 신호를 샘플링한 샘플링값을 순차적으로 입력받아 연속적으로 양의 값을 가지는 두 개의 샘플링값들을 검출하는 부호 판단부, 상기 부호 판단부가 검출한 두 개의 샘플링값들을 포함하고, 상기 두 개의 샘플링값들을 기점으로 상기 아날로그 입력 신호를 샘플링한 샘플링값을 순차적으로 입력받아 저장하는 복수개의 레지스터를 포함하여 구성된 쉬프트 레지스터부, 상기 쉬프트 레지스터부의 홀수 번째 레지스터들에 저장된 값들을 모두 양수로 변환하고 평균을 구하여 제 1 샘플링값으로 출력하는 제 1 평균 연산부, 및 상기 쉬프트 레지스터부의 짝수 번째 레지스터들에 저장된 값들을 모두 양수로 변환하고 평균을 구하여 제 2 샘플링값으로 출력하는 제 2 평균 연산부를 포함하여 구성될 수 있다.
여기에서, 상기 위상 보상 결정부는 상기 샘플링값간의 기울기와 상기 타겟 기울기의 차이를, 상기 샘플링값간의 기울기가 가질 수 있는 최대 기울기와 최소 기울기간의 차이를 위상 보정 스텝수로 나눈 기울기 간격으로 나눈 값을 상기 위상 보정 신호로 출력하도록 구성될 수 있다.
또한 여기에서, 상기 샘플링값간의 기울기가 가질 수 있는 최대 기울기는 상기 제 1 샘플링값과 상기 제 2 샘플링값의 합이고, 상기 샘플링값간의 기울기가 가질 수 있는 최소 기울기는 상기 제 1 샘플링값과 상기 제 2 샘플링값의 합의 음수를 취한 것인 것일 수 있다.
여기에서, 상기 타이밍 복원 장치는, 타겟 게인과 상기 입력 신호의 게인을 입력받아 상기 입력 신호의 게인과 상기 타겟 게인의 차이를 연산하는 게인 차이 연산부, 및 상기 입력 신호의 게인과 상기 타겟 게인의 차이를 입력받아 상기 아날로그 입력 신호의 게인을 제어하는 게인 제어 신호를 생성하는 게인 보상 결정부를 더 포함하여 구성될 수 있다.
상기 또 다른 목적을 달성하기 위해 본 발명은, 아날로그 입력 신호를 입력받아, 상기 아날로그 입력 신호를 추종하는 샘플링 클록에 응답하여, 샘플링 클록의 90도 위상 간격으로 상기 아날로그 입력 신호를 샘플링한 샘플링값을 순차적으로 입력받고, 입력받은 샘플링값에서 제 1 샘플링값과 제 2 샘플링값을 결정하는 샘플 결정부, 상기 두 샘플링값을 이용하여 상기 제 1 샘플링값과 상기 제 2 샘플링값의 차이인 샘플링값간의 기울기를 연산하는 기울기 연산부, 상기 두 샘플링값을 이용하여 상기 두 샘플링값의 합인 입력 신호의 게인을 연산하는 게인 연산부, 타겟 기울기를 입력받고, 상기 샘플링값간의 기울기와 상기 타겟 기울기의 차이를 연산하는 기울기 차이 연산부, 및 상기 샘플링값간의 기울기, 상기 타겟 기울기, 상기 입력 신호의 게인, 및 타겟 게인을 입력받아 위상 보정 신호를 생성하는 위상 보상 결정부를 포함한 타이밍 복원 장치를 제공한다.
이하, 본 발명에 따른 바람직한 실시예를 첨부된 도면을 참조하여 상세하게 설명한다. 이 실시예는 당해 기술 분야에서 통상의 지식을 가진 자들이 본 발명을 실시할 수 있게 충분히 상세하게 기술한다.
일반적으로 시스템의 입력 신호의 초기 구간은 타이밍 복원을 위한 프리앰블(preamble) 구간으로 구성된다. 예컨대, 프리앰블 구간은 '1100110011001100'과 같은 2주기(2-T) 패턴으로 구성된다. 따라서, 입력 신호는 수신단에서 사인파(sine wave)와 유사한 파형을 유지하게 된다. 종래 기술에서는 이러한 입력 신호의 파형을 사인파로 가정하고, 영점 교차 지점으로 기대되는 시점에서의 입력 신호 샘플링값을 바탕으로 하여 위상 오차를 검출함은 이미 설명된 바와 같다.
그러나, 본 발명에서는 이러한 입력 신호의 파형을 삼각파로 단순화하고, 영점 교차 지점으로 기대되는 시점의 입력 신호 샘플링값과 상기 영점 교차 지점으로 기대되는 시점으로부터 사분의 일 주기가 경과한 시점의 샘플링값간의 기울기를 이용하여 위상 오차를 검출한다.
도2는 본 발명에 따라 입력 신호의 파형을 삼각파로 가정한 경우의 타이밍 오차 검출 방법을 설명하기 위한 그래프이다.
도2는, 사인파(11)의 형태로 입력되는 실제 입력 신호와 본 발명에 따라 삼각파(12)의 형태로 가정된 입력 신호를 중첩하여 도시하고 있다.
여기에서, 상기 사인파의 최대 지점(peak)은 본 발명에 따라 가정한 삼각파의 최대지점과 일치된다. 두 개의 파형의 차이로부터 알 수 있듯이, 동일한 샘플링 시점들(19,20)에서 사인파(11)로 입력되는 실제 입력 신호의 샘플링값들(13,14)은 삼각파(12)에서 가정되는 샘플링값들(15,16)과는 상당한 차이가 있음을 알 수 있다.
그러나, 사인파(11)로 입력되는 실제 입력 신호의 샘플링값들(13,14)간의 기울기(17)와 삼각파(12)로 가정한 경우의 샘플링값들(15,16)간의 기울기(18)는 상당한 유사성을 보임을 알 수 있다. 따라서, 본 발명은 샘플링값을 이용하여 타이밍 오차를 검출하는 대신에, 샘플링값들간의 기울기를 이용하여 타이밍 오차를 검출한다.
본 발명의 위상 오차를 검출하는 방법 중에서 먼저 입력신호에 게인 오차가 존재하지 않는 경우에 위상 오차의 보정 방법을 설명한다. 즉, 게인 오차가 없는 경우를 가정하고 위상 오차를 구하는 방식을 먼저 살펴본다.
도3a,도3b, 및 도3c는 본 발명의 위상 오차 검출 방법을 설명하기 위한 그래프이다.
도3a를 참조하면, 도3a에서 예시한 그래프의 수평축은 시간축을 의미한다. 또한 도3a에서 예시한 그래프의 수직축은 입력 파형의 진폭을 의미한다.
아날로그 입력 신호는 입력 신호가 영점을 교차할 것으로 기대되는 시점(X1) 과 상기 시점으로부터 4분의 1주기가 경과된 시점(X2)에서 샘플링된다. 한편, 여기에서 4분의 1주기는 앞서 언급된 2-T 프리앰블 구간에서 입력되는 사인파형의 주기를 기준으로 한 것이다.
따라서, 각 샘플링 시점(X1,X2)에서의 입력 신호의 샘플링값은 SY1과 SY2가 된다. 샘플링 간격 X2-X1을 1로 가정하고, 양 샘플링값의 기울기를 계산하면 SY2-SY1이 된다. 또한 이 파형의 최대값은 두 개의 샘플링값의 합인 SY1+SY2가 된다. 두 개의 샘플링값의 합으로 계산되는 파형의 최대값으로부터, 두 개의 샘플링값으로부터 구해지는 기울기가 가질 수 있는 최대 기울기 값과 최소 기울기 값 또한 얻어질 수 있다.
도3b는 두 개의 샘플링값들의 기울기가 최대 기울기를 가지는 경우를 예시하고 있다. 즉, 첫 번째 샘플링값(31)은 0의 값을 가지고, 4분의 1주기 경과되어 샘플링된 두 번째 샘플링값(32)은 파형의 최대 지점(peak)에서 샘플링된 파형의 최대값 SY1+SY2가 되는 경우이다.
따라서, 두 개의 샘플링값으로부터 구해지는 기울기가 가질 수 있는 최대 기울기 값(33)은 두 개의 샘플링값의 합인 SY1+SY2가 된다.
도3c는 두 개의 샘플링값들의 기울기가 최소 기울기를 가지는 경우를 예시하고 있다. 즉, 첫 번째 샘플링값(34)은 파형의 최대 지점(peak)에서 샘플링된 파형의 최대값 SY1+SY2를 가지고, 4분의 1주기 경과되어 샘플링된 두 번째 샘플링값(35)은 0의 값을 가지는 경우이다.
따라서, 두 개의 샘플링값으로부터 구해지는 기울기가 가질 수 있는 최대 기 울기 값(36)은 두 개의 샘플링값의 합의 음수를 취한 -(SY1+SY2)이 된다.
한편, 여기에서 두 개의 샘플링값은 모두 양수임을 가정하고 있는데, 이는 후술하게 될 본 발명의 타이밍 복원 장치의 구성에 의해서 연속된 두 개의 샘플링값이 모두 양수인 경우에 대해서 본 발명의 위상 오차 검출이 시작되기 때문이다.
두 개의 샘플링값들로부터 구해진 기울기 SY2-SY1과 위상 오차를 최소화하기 위해 목표하는 타겟 기울기 Y2-Y1과의 차이에 의해서, 샘플링 클록의 위상을 보정하기 위한 위상 보정값이 구해진다.
여기에서, 상기 타겟 기울기 Y2-Y1은 일반적으로는, 도3b에서 예시하고 있는, 첫 번째 샘플링값이 영점에 위치하는 경우에 해당하는 최대 기울기값 SY1+SY2가 될 것이다. 그러나, 영점 교차 천이가 불규칙한 특성을 가지는 경우, 예컨대, PRML(partial response maximum likelihood) 시스템의 경우에는 상기 타겟 기울기는 다른 값을 가질 수도 있다. 위상 오차의 검출에 있어서, 샘플링값 자체가 아닌 샘플링값들간의 기울기를 이용함으로써 영점 교차 천이가 불규칙한 특성을 가지는 경우에도 적용될 수 있음이 본 발명의 중요한 특징이다.
두 개의 샘플링값들로부터 구해진 기울기 SY2-SY1과 위상 오차를 최소화하기 위해 목표하는 타겟 기울기 Y2-Y1과의 차이로부터의 위상 보정값의 산출은 샘플링 클록을 생성하는 디지털 클록 생성부의 위상 조절 스텝(step)수와의 관계에 의해서 이루어진다.
예를 들면, 디지털 클록 생성부의 위상 조절이 샘플링 간격(2-T 패턴의 4분의 1주기)을 32개의 간격으로 조절이 가능하도록 설계되어졌다면, 샘플링에 의해서 얻어질 수 있는 기울기 간격은 하기 수학식2와 같이 정리된다.
Figure 112004061091106-pat00002
다시 말하면, 샘플링에 의해서 얻어질 수 있는 기울기는 최소 기울기 -SY1-SY2)와 최대 기울기 SY1+SY2 사이에서 (SY1+SY2)/16의 간격으로 변화한다.
따라서, 위상 보정값은 하기 수학식3에 의해서 결정된다.
Figure 112004061091106-pat00003
상기 수학식3에 의해서 구해진 위상 보정값은 디지털 클록 생성부에 의해서 선택되는 위상 스텝을 의미한다. 양수값을 가지면 오른쪽으로(즉, 위상을 늦춤) 위상 쉬프트를 해주어야 하고, 음수값을 가지면 왼쪽으로(즉, 위상을 당김) 위상 쉬프트를 해주어야 한다. 앞서 언급한 예에서와 같이, 디지털 클록 생성부의 위상 조절이 샘플링 간격(2-T 패턴의 4분의 1주기)을 32개의 간격으로 조절이 가능하도록 설계되어졌다면, 위상 보정값은 -16보다는 크고, 16보다는 작거나 같은 범위를 가진다.
한편, 상기한 실시예에서는 샘플링 클록을 생성하는 샘플링 클록 생성부로서 디지털적으로 위상이 제어되는 디지털 클록 생성부가 사용된 경우를 예시하였다. 그러나, 다른 구성의 샘플링 클록 생성부가 사용된 경우에는 다른 방식으로 두 개의 샘플링값들로부터 구해진 기울기와 타겟 기울기의 차이로부터 위상 보정값이 산출될 수 있음은 당업자에게 있어 자명하다.
다음으로, 입력신호에 게인 오차가 존재하는 경우에 위상 오차의 보정 방법을 설명한다. 즉, 입력 신호에 게인 오차와 위상 오차가 함께 존재하는 경우에 위상 오차 보정을 살펴보도록 한다.
앞서 살펴본 위상 오차 검출 방법에서는 입력 신호의 게인이 우리가 원하는 게인과 동일하다는 가정이 전제가 된다. 즉, 목표하는 타겟 기울기의 최대값, 최소값과 샘플링된 기울기의 최대값, 최소값이 같은 범위를 가지고 있다는 가정을 전제로 한 것이다.
그러나, 실제 입력 신호의 게인은 오차를 가지게 마련인데, 실제 입력 신호의 게인과 목표하는 파형의 게인이 달라지면 타겟 기울기의 값을 실제 입력 신호의 게인과 목표하는 파형의 게인의 비율에 따라서 조절해주어야 한다.
실제 입력 신호의 게인은 샘플링값의 합 SY1+SY2에 의해서 구해질 수 있고, 목표하는 파형의 게인은 Y1+Y2로 주어질 수 있다. 따라서, 타겟 기울기의 값은 이 두 개의 게인의 비율이 곱해져서 보정될 수 있다.
하기 수학식 4는 게인 오차가 반영되어 보정된 타겟 기울기를 사용하여 위상 오차 보정값이 산출될 수 있음을 표현한 것이다.
Figure 112004061091106-pat00004
즉, 상기 수학식4에서는 타겟 기울기 Y2-Y1이 현재 입력 신호의 게인 SY1+SY2와 목표하는 입력 신호의 게인 Y1+Y2의 비율에 의해서 보정되어짐을 의미한다. 그 외의 나머지 요소들은 상기 수학식 3에서와 동일하다.
마지막으로, 현재 입력 신호의 게인 SY1+SY2와 목표하는 입력 신호의 게인 Y1+Y2는 입력 신호의 게인을 제어하기 위한 AGC 회로를 제어하기 위한 게인 제어 신호를 생성하는데에도 이용될 수 있다.
도4a와 도4b는 본 발명의 게인 오차 산출을 설명하기 위한 그래프이다.
도4a를 참조하면, 목표하는 입력 신호의 게인은 상기 설명된 타겟 기울기를 구성하는 타겟 샘플링값들 Y1,Y2의 합 Y1+Y2로 표현된다.
반면에, 도4b를 참조하면, 실제 입력 신호의 게인은 두 개의 샘플링값들 SY1,SY2의 합 SY1+SY2로 표현된다.
따라서, 두 개의 값의 차이를 통해서 게인 제어를 위한 AGC 회로에 대한 게인 제어 신호를 구할 수 있다. 본 발명은 입력파형을 삼각파로 단순화시켜 가정함 으로써 단지 두 샘플링값들의 합만을 이용하여 게인 제어를 빠르게 이룰 수 있다는 특징을 가진다.
도5는 본 발명의 타이밍 복원 장치의 구성예를 도시한 블록도이다.
도5를 참조하면, 본 발명의 타이밍 복원 장치(41)는 샘플 결정부(42), 기울기 결정부(43), 게인 결정부(44), 기울기 차이 연산부(45) 및 위상 보정 결정부(47)를 포함하여 구성된다.
또한, 본 발명의 타이밍 복원 장치(41)는 게인 차이 연산부(46)와 게인 보상 결정부(48)를 추가로 포함하여 구성될 수도 있다. 이 경우는 상기 언급된 바와 같이 실제 입력 신호의 게인과 목표하는 입력 신호의 게인의 차이를 이용하여 AGC회로를 제어하기 위한 게인 제어 신호를 발생시키는 기능을 포함하는 경우이다.
또한, 도5에서는 본 발명의 타이밍 복원 장치(41)의 동작 설명을 돕기 위해서 디지털 클록 생성부(49), 아날로그 디지털 변환기(50), AGC 회로(51), 및 가변 게인 증폭기(VGA; Variable Gain Amplifier; 52)가 함께 도시되어 있다.
본 발명의 타이밍 복원 장치(41)를 구성하는 샘플 결정부(42)는 아날로그 디지털 변환기(50)로부터 샘플링된 입력 신호를 입력받아 본 발명의 위상 오차 검출을 위한 샘플링값들을 결정하는 구성요소이다.
앞서 언급된 바와 같이, 본 발명에 적용된 위상 오차 검출 방법은 샘플링 기울기를 구하기 위한 두 개의 샘플링값들이 모두 양수임을 가정하고 있다. 따라서, 샘플 결정부(42)는 아날로그 디지털 변환기(50)로부터 샘플링된 입력 신호를 연속 적으로 입력받고, 샘플링 기울기를 계산하기 위한 첫 번째 샘플링값(SF)과 두 번째 샘플링값(SS)을 결정하는 역할을 수행한다.
샘플 결정부(42)는 여러 개의 샘플링값들을 평균하여 기울기를 구하기 위한 첫 번째 샘플링값과 두 번째 샘플링값을 보다 안정적으로 구하는 구성을 취할 수도 있다. 예를 들면, 도6을 통하여 후술될 샘플 결정부(42)는 8개씩의 샘플링값들의 평균을 이용하여 첫 번째 샘플링값(SF)과 두 번째 샘플링값(SS)을 보다 정확하게 산출하는 구성을 취하고 있다. 물론, 이러한 구성을 제외하고 두 개가 연속적으로 양의 값을 가지는 샘플링값들을 첫 번째 샘플링값(SF)과 두 번째 샘플링값(SS)으로 출력하는 구성을 취할 수도 있음은 자명하다.
기울기 결정부(43)는 샘플 결정부(42)가 출력한 첫 번째 샘플링값(SF)과 두 번째 샘플링값(SS)을 입력받고, 첫 번째 샘플링값(SF)과 두 번째 샘플링값(SS)간의 기울기를 연산한다.
게인 결정부(44)는 샘플 결정부(42)가 출력한 첫 번째 샘플링값(SF)과 두 번째 샘플링값(SS)을 입력받고, 첫 번째 샘플링값(SF)과 두 번째 샘플링값(SS)을 합산하여 실제 입력 신호의 게인(GAIN)을 연산한다.
기울기 차이 연산부(45)는 외부로부터 타겟 기울기(TSLP)와 기울기 결정부(43)로부터 샘플링 기울기(SLP)를 입력받고, 샘플링 기울기(SLP)로부터 타겟 기울기(TSLP)를 감산하는 연산을 수행한다.
위상 보상 결정부(47)는 위상 보정값을 산출하기 위한 상기 수학식 3 또는 수학식 4의 연산을 수행한다.
게인 오차가 존재하지 않는 경우의 타이밍 복원을 위한 경우라면, 샘플링 기울기(SLP)와 타겟 기울기(TSLP)의 차이, 실제 입력 신호의 게인(GAIN) 및 보정 스텝수(예컨대, 32)를 입력받아 위상 보정값을 산출하고 산출된 위상 보정값을 위상 보정 신호(PCS)로서 출력한다. 즉 상기 수학식3의 연산을 수행한다.
게인 오차까지 반영된 위상 오차 검출을 위한 경우라면, 샘플링 기울기(SLP), 타겟 기울기(TSLP), 실제 입력 신호의 게인(GAIN), 타겟 게인(TGAIN) 및 보정 스텝수(예컨대, 32)를 입력받아 위상 보정값을 산출하고 산출된 위상 보정값을 위상 보정 신호(PCS)로서 출력한다. 즉 상기 수학식4의 연산을 수행한다.
위상 보상 결정부(47)가 출력하는 위상 보정 신호(PCS)는 디지털 클록 생성부(49)에 입력되어, 디지털 클록 생성부(49)에서 생성하는 샘플링 클록(SAMP_CLOCK)의 위상을 조절하게 된다.
한편, 상기 언급된 바와 같이, 본 발명의 타이밍 복원 장치(40)가 실제 입력 신호의 게인과 목표하는 입력 신호의 게인의 차이를 이용하여 AGC회로를 제어하기 위한 게인 제어 신호를 발생시키는 기능을 포함할 경우에는 게인 차이 연산부(46) 및 게인 보상 결정부(48)를 추가로 구비한다.
게인 차이 연산부(46)는 외부로부터 타겟 게인(TGAIN)과 게인 결정부(44)로부터 실제 입력 신호의 게인(GAIN)을 입력받고, 실제 입력 신호의 게인(GAIN)으로부터 타겟 게인(TGAIN)을 감산하는 연산을 수행한다.
게인 보상 결정부(48)는 실제 입력 신호의 게인(GAIN)과 타겟 게인(TGAIN)을 입력받아, 타겟 게인(TGAIN)과 실제 입력 신호의 게인(GAIN)의 차이로부터 게인 제 어 신호(GCS)를 출력한다. 자동 게인 제어 회로(51)에서는 게인 보상 결정부(48)가 출력하는 게인 제어 신호(GCS)에 응답하여, 가변 게인 증폭기(52)를 통하여 입력 신호의 게인을 조절한다.
도6은 본 발명의 타이밍 복원 장치에 이용될 수 있는 샘플 결정부의 구성예를 도시한 블록도이다.
앞서 언급된 바와 같이, 샘플 결정부(42)는 다양하게 구성될 수 있으나, 도6에서 예시한 샘플 결정부(42)는 여러 개의 샘플링값들을 평균하여 기울기를 구하기 위한 첫 번째 샘플링값과 두 번째 샘플링값을 보다 안정적으로 구하는 구성을 취하고 있다.
도6을 참조하면, 본 발명의 타이밍 복원 장치(40)에 이용될 수 있는 샘플 결정부(42)는 부호 판단부(60), 쉬프트 레지스터(61), 제 1 평균 연산부(72), 및 제 2 평균 연산부(73)를 포함하여 구성된다.
여기에서, 제 1 평균 연산부(72)는 부호 반전부(62,63,64), 합산부(68), 및 나눗셈부(70)를 포함하여 구성될 수 있고, 제 2 평균 연산부(73)는 부호 반전부(65,66,67), 합산부(69), 및 나눗셈부(71)를 포함하여 구성될 수 있다.
부호 판단부(60)는 도5의 아날로그 디지털 변환기(50)에서 샘플링한 입력 신호를 입력받아, 양의 값을 가지는 입력 신호가 두 개 연속으로 입력될 경우를 검출한다. 앞서 언급된 바와 같이, 본 발명에 적용된 타이밍 오차 검출 방법은 샘플링 기울기를 구하기 위한 두 개의 샘플링값들이 모두 양수임을 가정하고 있으므로, 부호 판단부(60)에서는 연속된 두 개의 샘플링값들이 모두 양수인 경우를 검출한다.
부호 판단부(60)에서 연속된 두 개의 샘플링값들이 모두 양수인 경우를 검출하면, 양수인 두 개의 샘플링값을 포함하여 이후의 샘플링값들이 순차적으로 입력되어 쉬프트 레지스터(61)에 저장된다. 쉬프트 레지스터(61)에 포함된 레지스터의 개수는 실시예에 따라서 달라질 수 있다. 예컨대, 16개의 레지스터를 포함하여 쉬프트 레지스터(61)가 구성될 수 있다. 이 경우, 16개의 샘플링값을 순차적으로 입력받아 8개의 샘플링값으로는 샘플링 기울기(SLP)를 계산하기 위한 첫 번째 샘플링값(SF)을 구하고, 나머지 8개의 샘플링값으로는 두 번째 샘플링값(SS)을 구한다.
제 1 평균 연산부(72)와 제 2 평균 연산부(73)의 동작은 다음과 같다.
16개의 레지스터(61-1,61-2,...,61-16)를 포함하여 쉬프트 레지스터(61)가 구성될 경우에, 제1 레지스터(61-1), 제3 레지스터(61-3), 및 나머지 홀수 번째 레지스터들의 값은, 양수인 경우에는 양수값 그대로, 음수인 경우에는 부호 반전부(62,63,64)들에 의해서 부호가 바뀌어 지면서 합산부(68)에서 합산된다. 나눗셈부(70)에서는 합산부(68)에서 합산된 결과를 합산된 레지스터의 개수, 예컨대 8로 나눔으로서 첫 번째 샘플링값(SF)을 산출한다.
마찬가지로, 제2 레지스터(61-2), 제4 레지스터(61-4), 및 나머지 짝수 번째 레지스터들의 값은, 양수인 경우에는 양수값 그대로, 음수인 경우에는 부호 반전부(62,63,64)들에 의해서 부호가 바뀌어 지면서 합산부(69)에서 합산된다. 나눗셈부(71)에서는 합산부(69)에서 합산된 결과를 합산된 레지스터의 개수, 예컨대 8로 나눔으로서 두 번째 샘플링값(SS)을 산출한다.
나눗셈부(71,72)에서 출력된 첫 번째 샘플링값(SF)과 두 번째 샘플링값(SS) 은 도5에서 예시하고 있는 것과 같이, 기울기 연산부(43)와 게인 연산부(44)에 입력되어 기울기(SLP)와 게인(GAIN)을 구하는데 이용된다.
도7a는 종래 기술과 본 발명에 적용된 타이밍 오차 검출 방법이 게인 오차가 없는 경우에 적용된 모의 실험 결과를 비교한 그래프이다.
도7a를 참조하면, 게인 오차가 없는 경우에 본 발명의 타이밍 오차 검출 방법이 적용된 경우(71), 종래 기술에서 설명된 아크 탄젠트 추정 방법에 의한 타이밍 오차 검출 방법이 적용된 경우(72), 및 실제 아크 탄젠트를 수학적으로 연산하여 타이밍 오차를 검출하는 이상적인 경우(73)의 모의 실험 결과를 도시하고 있다.
도7a의 수평축은 초기에 디지털 클록 생성부(49)에서 생성하는 샘플링 클록의 위상 스텝을 도시하고 있다. 예컨대 32개의 스텝으로 위상을 조절 가능한 디지털 클록 생성부(49)에서 생성되는 샘플링 클록이 0에서 31에 이르는 위상 스텝 중, 초기에 어느 위상 스텝을 선택하고 있는가를 표현하고 있다.
도7a의 수직축은 타이밍 오차 검출에 의해서 보정된 위상 스텝을 예시하고 있다. 예컨대, 타이밍 오차 검출 및 검출된 오차에 따른 타이밍 오차 보정에 의해서 32개의 스텝으로 위상을 조절 가능한 디지털 클록 생성부(49)에서 생성되는 샘플링 클록의 위상이 0에서 31에 이르는 위상 스텝 중, 어느 위상 스텝으로 보정되는 것인가를 표현하고 있다.
도7a의 모의 실험 결과는 보정된 위상 스텝이 0이어야 하는 경우를 상정한 것이다.
도7a를 참조하면, 실제 아크 탄젠트를 수학적으로 연산하여 타이밍 오차를 검출하는 이상적인 경우(73)에는 초기 위상 스텝이 어느 값을 가지든지, 즉, 0에서 31까지의 어느 위상 스텝을 가진 샘플링 클록이 초기에 입력되든지 간에, 보정된 위상 스텝은 0으로 산출되는 것을 알 수 있다.
한편, 종래 기술에서 설명된 아크 탄젠트 추정 방법에 의한 타이밍 오차 검출 방법이 적용된 경우(72)에는 0 또는 31에 가까운 위상 스텝에서 출발한 경우(72-1 또는 72-2)에는 보정된 위상 스텝이 0에 근접한다. 따라서, 초기 위상 스텝이 목표 위상 스텝과 많은 차이를 가질수록 타이밍 오차를 줄이는 성능이 나빠짐을 알 수 있다.
마지막으로, 본 발명의 타이밍 오차 검출 방법이 적용된 경우(71)에는 실제 아크 탄젠트를 수학적으로 연산하여 타이밍 오차를 검출하는 이상적인 경우(73)에 근접하여 타이밍 오차를 줄이는 성능을 보여주고 있다. 즉, 0에서 31까지의 어느 위상 스텝을 가진 샘플링 클록이 초기에 입력되든지 간에, 보정된 위상 스텝은 0 또는 31에 근접한 값으로 산출되는 것을 알 수 있다.
도7b는 종래 기술과 본 발명에 적용된 타이밍 오차 검출 방법이 게인 오차가 있는 경우에 적용된 모의 실험 결과를 비교한 그래프이다.
도7b는 도7a의 경우와 달리, 목표하는 게인에 비해서 입력 신호의 게인이 작은 경우를 예시한 것이다. 예컨대, 도7b의 결과는 목표하는 게인이 1인 경우에, 입력 신호의 게인은 0.4에 머무르고 있는 경우의 타이밍 오차 검출을 예시하고 있다.
도7b를 참조하면, 게인 오차가 있는 경우에 본 발명의 타이밍 오차 검출 방 법이 적용된 경우(74), 종래 기술에서 설명된 아크 탄젠트 추정 방법에 의한 타이밍 오차 검출 방법이 적용된 경우(75), 및 실제 아크 탄젠트를 수학적으로 연산하여 타이밍 오차를 검출하는 이상적인 경우(76)의 모의 실험 결과를 도시하고 있다.
도7b의 수평축, 수직축은 도7a의 수평축, 수직축과 마찬가지로, 각각 초기 위상 스텝, 보정된 위상 스텝을 표현하고 있다. 또한, 도7b의 모의 실험 결과도 보정된 위상 스텝이 0이어야 하는 경우를 상정한 것임은 도7a의 경우와 동일하다.
도7b를 참조하면, 실제 아크 탄젠트를 수학적으로 연산하여 타이밍 오차를 검출하는 이상적인 경우(76)에는 초기 위상 스텝이 어느 값을 가지든지, 즉, 0에서 31까지의 어느 위상 스텝을 가진 샘플링 클록이 초기에 입력되든지 간에, 보정된 위상 스텝은 0으로 산출되는 것을 알 수 있다. 게인 오차가 없는 경우를 가정한 도7a의 경우와 동일한 결과를 의미한다.
한편, 종래 기술에서 설명된 아크 탄젠트 추정 방법에 의한 타이밍 오차 검출 방법이 적용된 경우(75)에는 0 또는 31에 가까운 위상 스텝에서 출발한 경우(75-1 또는 75-2)에는 보정된 위상 스텝이 0에 근접한다. 따라서, 초기 위상 스텝이 목표 위상 스텝과 많은 차이를 가질수록 타이밍 오차를 줄이는 성능이 나빠짐을 알 수 있다. 또한, 게인 오차가 없는 경우를 가정한 도7a의 경우에 비교하면 타이밍 오차를 줄이는 성능이 더욱 나빠지고, 보정된 위상 스텝의 특성이 도7a의 경우와는 반대가 됨을 알 수 있다.
마지막으로, 본 발명의 타이밍 오차 검출 방법이 적용된 경우(74)에는 실제 아크 탄젠트를 수학적으로 연산하여 타이밍 오차를 검출하는 이상적인 경우(76)에 근접하여 타이밍 오차를 줄이는 성능을 보여주고 있다. 즉, 0에서 31까지의 어느 위상 스텝을 가진 샘플링 클록이 초기에 입력되든지 간에, 보정된 위상 스텝은 0 또는 31에 근접한 값으로 산출되는 것을 알 수 있고, 도7a의 경우와 거의 동일한 결과를 보여준다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
상기와 같은 본 발명에 따르면, 저 신호 대 잡음비 특성을 가지는 시스템에서 입력 신호를 샘플링하는 시점을 결정하는 샘플링 클록의 타이밍 오차를 검출하는 타이밍 오차 검출에 있어서, 연속된 샘플링값의 기울기를 이용하여 타이밍 오차를 검출함으로써, 영점 교차 천이가 불규칙한 특성을 가지는 저 신호 대 잡음비 특성을 가지는 시스템에서도 타이밍 오차 검출과 타이밍 복원이 가능하며, 입력 신호의 게인이 오차를 가지는 경우에도, 게인 오차를 반영한 타이밍 오차 복원이 가능하다.

Claims (24)

  1. 아날로그 입력 신호를 입력받고, 상기 아날로그 입력 신호를 추종하는 샘플링 클록에 응답하여, 샘플링 클록의 90도 위상 간격으로 샘플링하는 단계;
    상기 샘플링 클록의 90도 위상 간격으로 샘플링된 샘플링 값을 순차적으로 입력받아, 연속적으로 양의 값을 가지는 제1 샘플링 값과 제2 샘플링 값을 결정하는 단계 ;
    상기 두 개의 연속된 샘플링값간의 기울기를 구하는 단계;
    타겟 기울기를 입력받고, 상기 샘플링값간의 기울기와 상기 타겟 기울기의 차이를 구하는 단계; 및
    상기 샘플링값간의 기울기와 상기 타겟 기울기의 차이를, 상기 샘플링값간의 기울기가 가질 수 있는 최대 기울기와 최소 기울기간의 차이를 위상 보정 스텝수로 나누어서 구해진 기울기 간격으로 나눈 위상 보정값에 의해 이루어지는 상기 샘플링 클록의 위상을 보정하는 단계를 포함하여 구성된 타이밍 복원 방법.
  2. 삭제
  3. 삭제
  4. 제 1 항에 있어서,
    상기 샘플링값간의 기울기가 가질 수 있는 최대 기울기는 상기 샘플링된 두 개의 연속된 샘플링값의 합이고,
    상기 샘플링값간의 기울기가 가질 수 있는 최소 기울기는 상기 샘플링된 두 개의 연속된 샘플링값의 합의 음수를 취한 것인 것을 특징으로 하는 타이밍 복원 방법.
  5. 제 1 항에 있어서,
    상기 타이밍 복원 방법은,
    상기 두 개의 연속된 샘플링값을 합산하여 입력 신호의 게인을 구하는 단계;
    타겟 게인을 입력받고, 상기 입력 신호의 게인과 상기 타겟 게인의 차이를 구하는 단계; 및
    상기 입력 신호의 게인과 상기 타겟 게인의 차이를 이용하여 상기 아날로그 입력 신호의 게인을 보정하는 단계를 더 포함하여 구성된 것을 특징으로 하는 타이밍 복원 방법.
  6. 아날로그 입력 신호를 입력받고, 상기 아날로그 입력 신호를 추종하는 샘플링 클록에 응답하여, 샘플링 클록의 90도 위상 간격으로 샘플링하는 단계;
    샘플링 클록의 90도 위상 간격으로 샘플링된 두 개의 연속된 샘플링값을 결정하는 단계;
    상기 두 개의 연속된 샘플링값간의 기울기를 구하는 단계;
    상기 두 개의 연속된 샘플링값을 합산하여 입력 신호의 게인을 구하는 단계;
    타겟 기울기를 입력받고, 상기 샘플링값간의 기울기와 상기 타겟 기울기의 차이를 구하는 단계;
    타겟 게인을 입력받고, 상기 입력 신호의 게인과 상기 타겟 게인의 비율을 구하는 단계;
    상기 입력 신호의 게인과 상기 타겟 게인의 비율을 이용하여 상기 타겟 기울기를 보정하는 단계; 및
    상기 샘플링값간의 기울기와 상기 보정된 타겟 기울기의 차이를 이용하여 상기 샘플링 클록의 위상을 보정하는 단계를 포함하여 구성된 타이밍 복원 방법.
  7. 제 6 항에 있어서,
    상기 두 개의 연속된 샘플링값을 결정하는 단계는,
    상기 샘플링 클록의 90도 위상 간격으로 샘플링된 샘플링값들을 순차적으로 입력받아, 연속적으로 양의 값을 가지는 제1 샘플링값과 제2 샘플링값을 결정하는 단계로 구성되는 것을 특징으로 하는 타이밍 복원 방법.
  8. 제 6 항에 있어서,
    상기 샘플링 클록의 위상을 보정하는 단계는,
    상기 샘플링값간의 기울기와 상기 보정된 타겟 기울기의 차이를, 상기 샘플링값간의 기울기가 가질 수 있는 최대 기울기와 최소 기울기간의 차이를 위상 보정 스텝수로 나누어서 구해진 기울기 간격으로 나눈 위상 보정값에 의해 이루어지는 것을 특징으로 하는 타이밍 복원 방법.
  9. 제 8 항에 있어서,
    상기 샘플링값간의 기울기가 가질 수 있는 최대 기울기는 상기 샘플링된 두 개의 연속된 샘플링값의 합이고,
    상기 샘플링값간의 기울기가 가질 수 있는 최소 기울기는 상기 샘플링된 두 개의 연속된 샘플링값의 합의 음수를 취한 것인 것을 특징으로 하는 타이밍 복원 방법.
  10. 제 6 항에 있어서,
    상기 타이밍 복원 방법은,
    상기 두 개의 연속된 샘플링값을 합산하여 입력 신호의 게인을 구하는 단계;
    타겟 게인을 입력받고, 상기 입력 신호의 게인과 상기 타겟 게인의 차이를 구하는 단계; 및
    상기 입력 신호의 게인과 상기 타겟 게인의 차이를 이용하여 상기 아날로그 입력 신호의 게인을 보정하는 단계를 더 포함하여 구성된 것을 특징으로 하는 타이밍 복원 방법.
  11. 아날로그 입력 신호를 입력받아, 상기 아날로그 입력 신호를 추종하는 샘플링 클록에 응답하여, 샘플링 클록의 90도 위상 간격으로 상기 아날로그 입력 신호를 샘플링한 샘플링값을 순차적으로 입력받고, 입력받은 샘플링값들 중에서 양의 값을 가지는 두 개의 샘플링 값들을 연속적으로 제1 샘플링값과 제2 샘플링값으로 결정하여 출력하는 샘플 결정부;
    상기 제 1 샘플링값과 상기 제 2 샘플링값의 차이인 샘플링값간의 기울기를 연산하는 기울기 연산부;
    상기 제 1 샘플링값과 상기 제 2 샘플링값의 합인 입력 신호의 게인을 연산하는 게인 연산부;
    타겟 기울기를 입력받고, 상기 샘플링값간의 기울기와 상기 타겟 기울기의 차이를 연산하는 기울기 차이 연산부; 및
    상기 샘플링값간의 기울기와 상기 타겟 기울기의 차이를, 상기 샘플링값간의 기울기가 가질 수 있는 최대 기울기와 최소 기울기간의 차이를 위상 보정 스텝수로 나누어서 구해진 기울기 간격으로 나눈 값을 위상 보정 신호로 출력하는 위상 보상 결정부를 포함한 타이밍 복원 장치.
  12. 삭제
  13. 제 11 항에 있어서,
    상기 샘플 결정부는,
    상기 순차적으로 입력받은 샘플링값들 중, 연속적으로 양의 값을 가지는 두 개의 샘플링값들을 기점으로,
    상기 두 개의 샘플링값 중 샘플링 시점이 앞선 샘플링값과 상기 샘플링 시점이 앞선 샘플링값에 대해 180도 위상 간격을 가지는 적어도 하나의 샘플링값들을 모두 양수로 변환하고 평균하여 상기 제 1 샘플링값을 출력하고,
    상기 두 개의 샘플링값 중 샘플링 시점이 늦은 샘플링값과 상기 샘플링 시점이 늦은 샘플링값에 대해 180도 위상 간격을 가지는 적어도 하나의 샘플링값들을 모두 양수로 변환하고 평균하여 상기 제 2 샘플링값을 출력하는 것을 특징으로 하는 타이밍 복원 장치.
  14. 제 13 항에 있어서,
    상기 샘플 결정부는,
    상기 아날로그 입력 신호를 샘플링한 샘플링값을 순차적으로 입력받아 연속적으로 양의 값을 가지는 두 개의 샘플링값들을 검출하는 부호 판단부;
    상기 부호 판단부가 검출한 두 개의 샘플링값들을 포함하고, 상기 두 개의 샘플링값들을 기점으로 상기 아날로그 입력 신호를 샘플링한 샘플링값을 순차적으로 입력받아 저장하는 복수개의 레지스터를 포함하여 구성된 쉬프트 레지스터부;
    상기 쉬프트 레지스터부의 홀수 번째 레지스터들에 저장된 값들을 모두 양수로 변환하고 평균을 구하여 제 1 샘플링값으로 출력하는 제 1 평균 연산부; 및
    상기 쉬프트 레지스터부의 짝수 번째 레지스터들에 저장된 값들을 모두 양수로 변환하고 평균을 구하여 제 2 샘플링값으로 출력하는 제 2 평균 연산부를 포함하여 구성된 것을 특징으로 하는 타이밍 복원 장치.
  15. 삭제
  16. 제 11 항에 있어서,
    상기 샘플링값간의 기울기가 가질 수 있는 최대 기울기는 상기 제 1 샘플링값과 상기 제 2 샘플링값의 합이고,
    상기 샘플링값간의 기울기가 가질 수 있는 최소 기울기는 상기 제 1 샘플링값과 상기 제 2 샘플링값의 합의 음수를 취한 것인 것을 특징으로 하는 타이밍 복원 장치.
  17. 제 11 항에 있어서,
    상기 타이밍 복원 장치는,
    타겟 게인을 입력받고, 상기 입력 신호의 게인과 상기 타겟 게인의 차이를 연산하는 게인 차이 연산부; 및
    상기 입력 신호의 게인과 상기 타겟 게인의 차이를 입력받아 상기 아날로그 입력 신호의 게인을 제어하는 게인 제어 신호를 생성하는 게인 보상 결정부를 더 포함하는 것을 특징으로 하는 타이밍 복원 장치.
  18. 아날로그 입력 신호를 입력받아, 상기 아날로그 입력 신호를 추종하는 샘플링 클록에 응답하여, 샘플링 클록의 90도 위상 간격으로 상기 아날로그 입력 신호를 샘플링한 샘플링값을 순차적으로 입력받고, 입력받은 샘플링값에서 제 1 샘플링값과 제 2 샘플링값을 결정하는 샘플 결정부;
    상기 제 1 샘플링값과 상기 제 2 샘플링값의 차이인 샘플링값간의 기울기를 연산하는 기울기 연산부;
    상기 제 1 샘플링값과 상기 제 2 샘플링값의 합인 입력 신호의 게인을 연산하는 게인 연산부;
    타겟 기울기를 입력받고, 상기 샘플링값간의 기울기와 상기 타겟 기울기의 차이를 연산하는 기울기 차이 연산부; 및
    상기 샘플링값간의 기울기, 상기 타겟 기울기, 상기 입력 신호의 게인, 및 타겟 게인을 입력받아 위상 보정 신호를 생성하는 위상 보상 결정부를 포함한 타이밍 복원 장치.
  19. 제 18 항에 있어서,
    상기 샘플 결정부는,
    상기 순차적으로 입력받은 샘플링값들 중, 연속적으로 양의 값을 가지는 두 개의 샘플링값들을 상기 제 1 샘플링값과 상기 제 2 샘플링값으로 출력하는 것을 특징으로 하는 타이밍 복원 장치.
  20. 제 18 항에 있어서,
    상기 샘플 결정부는,
    상기 순차적으로 입력받은 샘플링값들 중, 연속적으로 양의 값을 가지는 두 개의 샘플링값들을 기점으로,
    상기 두 개의 샘플링값 중 샘플링 시점이 앞선 샘플링값과 상기 샘플링 시점이 앞선 샘플링값에 대해 180도 위상 간격을 가지는 적어도 하나의 샘플링값들을 모두 양수로 변환하고 평균하여 상기 제 1 샘플링값을 출력하고,
    상기 두 개의 샘플링값 중 샘플링 시점이 늦은 샘플링값과 상기 샘플링 시점이 늦은 샘플링값에 대해 180도 위상 간격을 가지는 적어도 하나의 샘플링값들을 모두 양수로 변환하고 평균하여 상기 제2 샘플링값을 출력하는 것을 특징으로 하는 타이밍 복원 장치.
  21. 제 20 항에 있어서,
    상기 샘플 결정부는,
    상기 아날로그 입력 신호를 샘플링한 샘플링값을 순차적으로 입력받아 연속적으로 양의 값을 가지는 두 개의 샘플링값들을 검출하는 부호 판단부;
    상기 부호 판단부가 검출한 두 개의 샘플링값들을 포함하고, 상기 두 개의 샘플링값들을 기점으로 상기 아날로그 입력 신호를 샘플링한 샘플링값을 순차적으로 입력받아 저장하는 복수개의 레지스터를 포함하여 구성된 쉬프트 레지스터부;
    상기 쉬프트 레지스터부의 홀수 번째 레지스터들에 저장된 값들을 모두 양수로 변환하고 평균을 구하여 제 1 샘플링값으로 출력하는 제 1 평균 연산부; 및
    상기 쉬프트 레지스터부의 짝수 번째 레지스터들에 저장된 값들을 모두 양수로 변환하고 평균을 구하여 제 2 샘플링값으로 출력하는 제 2 평균 연산부를 포함하여 구성된 것을 특징으로 하는 타이밍 복원 장치.
  22. 제 18 항에 있어서,
    상기 위상 보상 결정부는
    상기 타겟 기울기에 상기 입력 신호의 게인과 상기 타겟 게인의 비율을 곱하여 보정된 타겟 기울기를 구하고, 상기 샘플링값간의 기울기와 상기 보정된 타겟 기울기의 차이를, 상기 샘플링값간의 기울기가 가질 수 있는 최대 기울기와 최소 기울기간의 차이를 위상 보정 스텝수로 나누어서 구해진 기울기 간격으로 나눈 값을 상기 위상 보정 신호로 출력하는 것을 특징으로 하는 타이밍 복원 장치.
  23. 제 22 항에 있어서,
    상기 샘플링값간의 기울기가 가질 수 있는 최대 기울기는 상기 제1 샘플링값과 상기 제2 샘플링값의 합이고,
    상기 샘플링값간의 기울기가 가질 수 있는 최소 기울기는 상기 제1 샘플링값과 상기 제2 샘플링값의 합의 음수를 취한 것인 것을 특징으로 하는 타이밍 복원 장치.
  24. 제 18 항에 있어서,
    상기 타이밍 복원 장치는,
    상기 타겟 게인을 입력받고, 상기 입력 신호의 게인과 상기 타겟 게인의 차이를 연산하는 게인 차이 연산부; 및
    상기 입력 신호의 게인과 상기 타겟 게인의 차이를 입력받아 상기 아날로그 입력 신호의 게인을 제어하는 게인 제어 신호를 생성하는 게인 보상 결정부를 더 포함하는 것을 특징으로 하는 타이밍 복원 장치.
KR1020040111658A 2004-12-24 2004-12-24 타이밍 복원 방법 및 타이밍 복원 장치 KR100641328B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020040111658A KR100641328B1 (ko) 2004-12-24 2004-12-24 타이밍 복원 방법 및 타이밍 복원 장치
JP2005365516A JP5058485B2 (ja) 2004-12-24 2005-12-19 タイミング復元方法及びタイミング復元装置
US11/314,177 US7579970B2 (en) 2004-12-24 2005-12-22 Timing recovery methods and apparatuses
TW094146071A TWI360340B (en) 2004-12-24 2005-12-23 Timing recovery methods and apparatuses

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040111658A KR100641328B1 (ko) 2004-12-24 2004-12-24 타이밍 복원 방법 및 타이밍 복원 장치

Publications (2)

Publication Number Publication Date
KR20060072892A KR20060072892A (ko) 2006-06-28
KR100641328B1 true KR100641328B1 (ko) 2006-11-01

Family

ID=36683319

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040111658A KR100641328B1 (ko) 2004-12-24 2004-12-24 타이밍 복원 방법 및 타이밍 복원 장치

Country Status (4)

Country Link
US (1) US7579970B2 (ko)
JP (1) JP5058485B2 (ko)
KR (1) KR100641328B1 (ko)
TW (1) TWI360340B (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7768732B2 (en) * 2005-04-12 2010-08-03 Stmicroelectronics, Inc. Gain controller for a gain loop of a read channel and related gain loops, read channels, systems, and methods
US7773324B2 (en) 2005-04-12 2010-08-10 Stmicroelectronics, Inc. Phase acquisition loop for a read channel and related read channel, system, and method
US7817366B1 (en) * 2006-05-09 2010-10-19 Marvell International Ltd. Gain adjustment before zero phase start
KR100745983B1 (ko) * 2006-07-18 2007-08-06 삼성전자주식회사 최소값 샘플링을 이용한 신호 복원 장치 및 방법
US20090161802A1 (en) * 2007-12-21 2009-06-25 Intel Corporation Receiver with adaptive power consumption and a method implemented therein
WO2009098652A1 (en) * 2008-02-08 2009-08-13 Ecole Polytechnique Federale De Lausanne (Epfl) Method for retrieving data from ultra wideband radio transmission signals and receiver implementing said method
EP2290870B1 (en) * 2009-09-01 2012-12-05 EPFL Ecole Polytechnique Fédérale de Lausanne Method for estimating and correcting a drift between clocks of a receiving transceiver and a corresponding emitting transceiver, and receiver for implementing said method
CN104698970B (zh) * 2013-12-06 2017-06-16 金丽科技股份有限公司 运用于时变信号的信号处理装置
CN104062494B (zh) * 2014-05-30 2018-08-14 深圳市中电软件有限公司 一种抑制频谱泄漏的采样间隔补偿方法及系统
TWI556584B (zh) * 2015-03-26 2016-11-01 威盛電子股份有限公司 相位偵測裝置以及相位調整方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05135510A (ja) * 1991-11-14 1993-06-01 Hitachi Ltd 情報処理システム
US5566213A (en) * 1995-03-09 1996-10-15 Motorola, Inc. Selective call receiving device with improved symbol decoding and automatic frequency control
JP3647047B2 (ja) 1996-07-22 2005-05-11 シーゲイト テクノロジー エルエルシー 位相検出推定器
JP3332074B2 (ja) * 1998-06-18 2002-10-07 日本電気株式会社 クロック位相検出器及びクロック位相検出方法
JP3597433B2 (ja) * 1999-12-20 2004-12-08 富士通株式会社 データ再生システムにおけるクロック調整装置及び光ディスク装置
KR100398879B1 (ko) 2001-07-09 2003-09-19 삼성전자주식회사 입력신호의 영점교차 특성을 이용한 위상오차 검출장치
JP3821472B2 (ja) 2002-01-29 2006-09-13 松下電器産業株式会社 異常波形検出回路および情報再生装置
US6795510B2 (en) * 2002-04-12 2004-09-21 Thomson Licensing S.A. Apparatus and method for symbol timing recovery
TW563318B (en) * 2002-05-20 2003-11-21 Via Optical Solution Inc Timing recovery circuit and method
US7602863B2 (en) * 2004-09-24 2009-10-13 Seagate Technology Llc Method and apparatus for providing iterative timing recovery
KR100660839B1 (ko) * 2004-10-07 2006-12-26 삼성전자주식회사 Ａｔｓｃ 수신기에서의 결합된 심볼 타이밍 및 캐리어위상 복원 회로

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
1020000067974

Also Published As

Publication number Publication date
US20060158358A1 (en) 2006-07-20
JP5058485B2 (ja) 2012-10-24
TW200633452A (en) 2006-09-16
TWI360340B (en) 2012-03-11
JP2006186998A (ja) 2006-07-13
KR20060072892A (ko) 2006-06-28
US7579970B2 (en) 2009-08-25

Similar Documents

Publication Publication Date Title
JP5058485B2 (ja) タイミング復元方法及びタイミング復元装置
US6674707B2 (en) Digital recorded data reproducing device
US8027423B2 (en) Synchronizing apparatus, synchronizing method, synchronizing program and data reproduction apparatus
KR100623890B1 (ko) 디지털신호재생회로
KR101584371B1 (ko) 데이터 프로세싱 회로에서의 ２층 샘플링 정정을 위한 시스템들 및 방법들
US6603722B1 (en) System for reproducing data with increased accuracy by reducing difference between sampled and expected values
US8111596B2 (en) Phase error detection apparatus
US6614841B1 (en) Signal processing apparatus
US20030021208A1 (en) Digital data reproduction apparatus
EP1017053A2 (en) Data reproduction apparatus for optical disc system
JPH10200407A (ja) アナログ・デジタル・コンバータ・システム
US7336702B2 (en) Jitter detecting apparatus and phase locked loop using the detected jitter
JP3803641B2 (ja) デジタルａｇｃ回路
JPWO2005045829A1 (ja) フィルタ係数調整回路
US5673211A (en) Digital data reproducing apparatus
JP4272997B2 (ja) 入力バースト信号に含まれる付加的ｄｃ成分を検出する回路
JP2000243041A (ja) データ再生システムにおけるクロック調整装置
US20040105508A1 (en) Apparatus and method for synchronizing symbol timing using timing loop controller
RU2213417C2 (ru) Устройство обнаружения данных (варианты) и способ обнаружения данных
JP3634176B2 (ja) データ再生システム及びデータ再生方法
JP2004281040A (ja) 入力信号のヒストグラム情報に基づいた周波数誤差検出装置および検出方法
JP3565729B2 (ja) 同期タイミング再生装置
US6134064A (en) Playback clock extracting apparatus
JPH06204861A (ja) 発振器の周波数と位相の制御方法およびその装置
US7561650B2 (en) Method and apparatus for correcting asymmetric waveform level in consideration of asymmetric error after the decimal point

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120925

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130930

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20141001

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20151001

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160930

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180927

Year of fee payment: 13