JPH10200407A - アナログ・デジタル・コンバータ・システム - Google Patents
アナログ・デジタル・コンバータ・システムInfo
- Publication number
- JPH10200407A JPH10200407A JP9330407A JP33040797A JPH10200407A JP H10200407 A JPH10200407 A JP H10200407A JP 9330407 A JP9330407 A JP 9330407A JP 33040797 A JP33040797 A JP 33040797A JP H10200407 A JPH10200407 A JP H10200407A
- Authority
- JP
- Japan
- Prior art keywords
- analog
- digital converter
- sample
- timing
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0054—Detection of the synchronisation error by features other than the received signal transition
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
- H03M1/1245—Details of sampling arrangements or methods
- H03M1/1255—Synchronisation of the sampling frequency or phase to the input frequency or phase
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0016—Arrangements for synchronising receiver with transmitter correction of synchronization errors
- H04L7/0033—Correction by delay
- H04L7/0037—Delay of clock signal
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0004—Initialisation of the receiver
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】
【課題】 Ａ／Ｄコンバータのためのサンプリング・イ
ンスタントのタイミングを決定する単純な構成の回路を
提供すること。 【解決手段】 アナログ・デジタル・コンバータ（１
４）と、サンプル・タイミングを調整するフィードバッ
ク・ループ（２４）と、を備えたシステム（１０）であ
る。フィードバック・ループは、コンバータの出力（１
５）に接続され、継続的なデジタル化された記号サンプ
ルに応答してアイ・オープニング信号を決定し、平均サ
ンプル値に対するデジタル化された記号サンプル値の偏
差を表す偏差信号を決定する偏差検出器を含む、アイ・
オープニング検出器（１６）と、継続的なアイ・オープ
ニング信号に応答して、サンプル・タイミングを調整す
るタイミング制御信号を発生するフィードバック制御
（１８）と、を備えている。
ンスタントのタイミングを決定する単純な構成の回路を
提供すること。 【解決手段】 アナログ・デジタル・コンバータ（１
４）と、サンプル・タイミングを調整するフィードバッ
ク・ループ（２４）と、を備えたシステム（１０）であ
る。フィードバック・ループは、コンバータの出力（１
５）に接続され、継続的なデジタル化された記号サンプ
ルに応答してアイ・オープニング信号を決定し、平均サ
ンプル値に対するデジタル化された記号サンプル値の偏
差を表す偏差信号を決定する偏差検出器を含む、アイ・
オープニング検出器（１６）と、継続的なアイ・オープ
ニング信号に応答して、サンプル・タイミングを調整す
るタイミング制御信号を発生するフィードバック制御
（１８）と、を備えている。
Description
【０００１】
【発明の属する技術分野】本発明は、アナログ・デジタ
ル（Ａ／Ｄ）コンバータ・システムに関する。更に詳し
くは、本発明は、情報記号（symbols）の受け取ったス
トリームをデジタル化する適応的な（adaptive）サンプ
ル・タイミングを与えるＡ／Ｄコンバータ・システムに
関する。理想的には、アナログ・デジタル・コンバータ
のためのサンプリング・インスタントは、それぞれの継
続的な記号の中心（目、eye）と位置合わせされている
のが好ましい。
ル（Ａ／Ｄ）コンバータ・システムに関する。更に詳し
くは、本発明は、情報記号（symbols）の受け取ったス
トリームをデジタル化する適応的な（adaptive）サンプ
ル・タイミングを与えるＡ／Ｄコンバータ・システムに
関する。理想的には、アナログ・デジタル・コンバータ
のためのサンプリング・インスタントは、それぞれの継
続的な記号の中心（目、eye）と位置合わせされている
のが好ましい。
【０００２】
【従来の技術及び発明が解決しようとする課題】米国特
許第４７８８６９６号には、Ａ／Ｄコンバータの決定タ
イミングを制御する決定タイミング制御回路が記載され
ている。エラー・レート検出器を用いて、Ａ／Ｄコンバ
ータの出力から、エラー・レート情報が導かれる。この
情報は、次に、Ａ／Ｄコンバータのクロック信号の位相
を制御するのに用いられ、それによって、Ａ／Ｄコンバ
ータの決定タイミングを制御する。この回路は、デジタ
ル無線通信の分野に応用されるが、クロック復旧回路に
よって復調された信号から復旧されたクロック信号に依
存する。この米国特許に記載されている回路は、複雑で
あり、エラー・レート検出に基づいていることの結果と
して、動作が、比較的遅い。
許第４７８８６９６号には、Ａ／Ｄコンバータの決定タ
イミングを制御する決定タイミング制御回路が記載され
ている。エラー・レート検出器を用いて、Ａ／Ｄコンバ
ータの出力から、エラー・レート情報が導かれる。この
情報は、次に、Ａ／Ｄコンバータのクロック信号の位相
を制御するのに用いられ、それによって、Ａ／Ｄコンバ
ータの決定タイミングを制御する。この回路は、デジタ
ル無線通信の分野に応用されるが、クロック復旧回路に
よって復調された信号から復旧されたクロック信号に依
存する。この米国特許に記載されている回路は、複雑で
あり、エラー・レート検出に基づいていることの結果と
して、動作が、比較的遅い。
【０００３】米国特許第４５６５９９３号には、Ａ／Ｄ
コンバータのためのダイナミック・ストローブ・タイミ
ング回路が記載されている。このコンバータは、アナロ
グ信号の振幅変動の最近の履歴を示す情報を受け取る回
路を用いて、最上位のエラー・ビットを論理的に修正
し、これを積分器に送る。積分された値は、Ａ／Ｄコン
バータのための検出時間を決定するのに用いるために、
可変時間遅延クロック回路を調整するのに用いられる。
この回路は、特に、複数レベル信号の信号検出の精度を
最適化するためのものである。動作においては、現在の
及び先のワード値のＮ個の最上位ビットを比較すること
によって、角度付きの信号の勾配を検出するように構成
されている。比較の結果は、積分され、それぞれのＡ／
Ｄ変換を開始させるクロック信号のタイミングを調整す
るのに用いられる信号を決定する。
コンバータのためのダイナミック・ストローブ・タイミ
ング回路が記載されている。このコンバータは、アナロ
グ信号の振幅変動の最近の履歴を示す情報を受け取る回
路を用いて、最上位のエラー・ビットを論理的に修正
し、これを積分器に送る。積分された値は、Ａ／Ｄコン
バータのための検出時間を決定するのに用いるために、
可変時間遅延クロック回路を調整するのに用いられる。
この回路は、特に、複数レベル信号の信号検出の精度を
最適化するためのものである。動作においては、現在の
及び先のワード値のＮ個の最上位ビットを比較すること
によって、角度付きの信号の勾配を検出するように構成
されている。比較の結果は、積分され、それぞれのＡ／
Ｄ変換を開始させるクロック信号のタイミングを調整す
るのに用いられる信号を決定する。
【０００４】米国特許第５４０６３２９号は、ソリッド
・ステート光学的イメージ・ピックアップからのサンプ
リングされたイメージ信号を、デジタル・イメージ信号
に変換するＡ／Ｄコンバータが記載されている。この回
路は、テスト信号発生器を用いて、イメージ・ピックア
ップを駆動する駆動パルスと同期するテスト信号を発生
する。このテスト信号は、第１のサンプリング・パルス
の位相と、第２のサンプリング・パルスの位相とを相互
に対して制御するのに用いられる。テスト・モードで
は、Ａ／Ｄコンバータの出力信号は、１つのクロック周
期の遅延を有する遅延回路を通過して、遅延された信号
と遅延されていない信号との差が、減算回路によって導
かれ、ブラック及びホワイト・レベルの絶対値の差が決
定される。テスト・モードでは、このようにして得られ
たピーク・ピーク値が、テスト信号のピーク・ピーク値
の絶対値を積分する積分器に与えられる。継続的な水平
方向のブランキング周期の間の積分された値を比較する
ことにより、信号が可変遅延回路に与えられ、Ａ／Ｄ変
換のためのサンプリング・パルスの位相を調整する。こ
の回路もまた、構成が複雑であり、専用のテスト信号を
用いる特定の目的に用いられる。
・ステート光学的イメージ・ピックアップからのサンプ
リングされたイメージ信号を、デジタル・イメージ信号
に変換するＡ／Ｄコンバータが記載されている。この回
路は、テスト信号発生器を用いて、イメージ・ピックア
ップを駆動する駆動パルスと同期するテスト信号を発生
する。このテスト信号は、第１のサンプリング・パルス
の位相と、第２のサンプリング・パルスの位相とを相互
に対して制御するのに用いられる。テスト・モードで
は、Ａ／Ｄコンバータの出力信号は、１つのクロック周
期の遅延を有する遅延回路を通過して、遅延された信号
と遅延されていない信号との差が、減算回路によって導
かれ、ブラック及びホワイト・レベルの絶対値の差が決
定される。テスト・モードでは、このようにして得られ
たピーク・ピーク値が、テスト信号のピーク・ピーク値
の絶対値を積分する積分器に与えられる。継続的な水平
方向のブランキング周期の間の積分された値を比較する
ことにより、信号が可変遅延回路に与えられ、Ａ／Ｄ変
換のためのサンプリング・パルスの位相を調整する。こ
の回路もまた、構成が複雑であり、専用のテスト信号を
用いる特定の目的に用いられる。
【０００５】上述の従来技術による文献では、Ａ／Ｄコ
ンバータのためのサンプリング時間を調整する回路が与
えられてはいるが、デジタル化される受け取られた情報
記号のストリームのそれぞれの継続的（連続的）な記号
の中心に位置合わせされたＡ／Ｄコンバータのためのサ
ンプリング・インスタントのタイミングを決定するとい
う解決策に対する必要性が存在している。その際に、構
成が複雑になり、そのために高価な同期化手段が用いら
れたり、Ａ／Ｄコンバータが、記号当たり１回よりも多
くのサンプリングを行う必要性がないことが好ましい。
ンバータのためのサンプリング時間を調整する回路が与
えられてはいるが、デジタル化される受け取られた情報
記号のストリームのそれぞれの継続的（連続的）な記号
の中心に位置合わせされたＡ／Ｄコンバータのためのサ
ンプリング・インスタントのタイミングを決定するとい
う解決策に対する必要性が存在している。その際に、構
成が複雑になり、そのために高価な同期化手段が用いら
れたり、Ａ／Ｄコンバータが、記号当たり１回よりも多
くのサンプリングを行う必要性がないことが好ましい。
【０００６】
【課題を解決するための手段】本発明の第１の側面によ
ると、アナログ記号のストリームをデジタル化するアナ
ログ・デジタル・コンバータ・システムであって、前記
記号を所定のサンプル・タイミングでサンプリングする
アナログ・デジタル・コンバータと、前記サンプル・タ
イミングを調整するフィードバック・ループと、を備え
たアナログ・デジタル・コンバータ・システムにおい
て、前記フィードバック・ループは、１）前記アナログ
・デジタル・コンバータの出力に接続されており、継続
的なデジタル化された記号サンプルに応答してアイ・オ
ープニング信号を決定し、平均サンプル値に対するデジ
タル化された記号サンプル値の偏差を表す偏差信号を決
定する偏差検出器を含む、アイ・オープニング検出器
と、２）継続的なアイ・オープニング信号に応答して、
前記サンプル・タイミングを調整するタイミング制御信
号を発生するフィードバック制御と、を備えたアナログ
・デジタル・コンバータ・システムが提供される。
ると、アナログ記号のストリームをデジタル化するアナ
ログ・デジタル・コンバータ・システムであって、前記
記号を所定のサンプル・タイミングでサンプリングする
アナログ・デジタル・コンバータと、前記サンプル・タ
イミングを調整するフィードバック・ループと、を備え
たアナログ・デジタル・コンバータ・システムにおい
て、前記フィードバック・ループは、１）前記アナログ
・デジタル・コンバータの出力に接続されており、継続
的なデジタル化された記号サンプルに応答してアイ・オ
ープニング信号を決定し、平均サンプル値に対するデジ
タル化された記号サンプル値の偏差を表す偏差信号を決
定する偏差検出器を含む、アイ・オープニング検出器
と、２）継続的なアイ・オープニング信号に応答して、
前記サンプル・タイミングを調整するタイミング制御信
号を発生するフィードバック制御と、を備えたアナログ
・デジタル・コンバータ・システムが提供される。
【０００７】好ましくは、前記偏差検出器は、固定され
た平均サンプル値を用いるか、又は、前記平均サンプル
値を所定の周期に亘る複数のデジタル化されたサンプル
値から決定する。この態様で、平均が、連続的に更新さ
れる。
た平均サンプル値を用いるか、又は、前記平均サンプル
値を所定の周期に亘る複数のデジタル化されたサンプル
値から決定する。この態様で、平均が、連続的に更新さ
れる。
【０００８】２よりも多くの記号値を有する多値記号に
対しては、それぞれが１つの信号値範囲に対する、前記
偏差検出器を複数備えている。
対しては、それぞれが１つの信号値範囲に対する、前記
偏差検出器を複数備えている。
【０００９】好ましくは、前記アイ・オープニング検出
器は、平均偏差値に対する偏差信号値の分散を表す分散
信号を計算する分散計算手段を備えている。更に好まし
くは、前記分散計算手段は、前記平均偏差値を、所定の
周期に亘る複数のデジタル化されたサンプル値から決定
する。このようにして、平均偏差値もまた、連続的に更
新される。
器は、平均偏差値に対する偏差信号値の分散を表す分散
信号を計算する分散計算手段を備えている。更に好まし
くは、前記分散計算手段は、前記平均偏差値を、所定の
周期に亘る複数のデジタル化されたサンプル値から決定
する。このようにして、平均偏差値もまた、連続的に更
新される。
【００１０】好ましくは、継続的な分散値が、前記アイ
・オープニング信号を形成する。好ましくは、前記アイ
・オープニング信号の１つが、それぞれのデジタル化さ
れた記号サンプルに応答して出力される。これにより、
システムにおける変化に対する迅速な応答がなされ、シ
ステムの動作を、かつて記号ごとであったよりもより高
速のサンプル・レートを適用する必要なく、最適なレベ
ルに維持することが可能になる。
・オープニング信号を形成する。好ましくは、前記アイ
・オープニング信号の１つが、それぞれのデジタル化さ
れた記号サンプルに応答して出力される。これにより、
システムにおける変化に対する迅速な応答がなされ、シ
ステムの動作を、かつて記号ごとであったよりもより高
速のサンプル・レートを適用する必要なく、最適なレベ
ルに維持することが可能になる。
【００１１】前記フィードバック制御は、継続的なアイ
・オープニング信号に応答して、前記サンプル・タイミ
ングを調整し前記分散が最良のアイ・オープニングに対
応するサンプル・タイミングを取得して追跡するタイミ
ング制御信号を発生する。
・オープニング信号に応答して、前記サンプル・タイミ
ングを調整し前記分散が最良のアイ・オープニングに対
応するサンプル・タイミングを取得して追跡するタイミ
ング制御信号を発生する。
【００１２】本発明は、また、アナログ記号のストリー
ムをデジタル化するアナログ・デジタル・コンバータ・
システムであって、前記記号を所定のサンプル・タイミ
ングでサンプリングするアナログ・デジタル・コンバー
タと、前記サンプル・タイミングを調整するフィードバ
ック・ループと、を備えており、前記フィードバック・
ループは、複数の量子化されたサンプル・タイミングの
中の１つにおいて可変サンプル・タイミングを提供する
アナログ・デジタル・コンバータ・システムを与える。
ムをデジタル化するアナログ・デジタル・コンバータ・
システムであって、前記記号を所定のサンプル・タイミ
ングでサンプリングするアナログ・デジタル・コンバー
タと、前記サンプル・タイミングを調整するフィードバ
ック・ループと、を備えており、前記フィードバック・
ループは、複数の量子化されたサンプル・タイミングの
中の１つにおいて可変サンプル・タイミングを提供する
アナログ・デジタル・コンバータ・システムを与える。
【００１３】好ましくは、前記タイミング制御信号に応
答して所定の複数のタイミング遅延の中の１つを、前記
アナログ・デジタル・コンバータに対するサンプル・タ
イミング信号に与える可変タイミング遅延を備えてい
る。この構成は、本発明のアナログ・デジタル・コンバ
ータ・システムは、アナログ・デジタル・コンバータそ
れ自体以外にはいかなるアナログ素子を加えなくとも、
実現できることを意味している。
答して所定の複数のタイミング遅延の中の１つを、前記
アナログ・デジタル・コンバータに対するサンプル・タ
イミング信号に与える可変タイミング遅延を備えてい
る。この構成は、本発明のアナログ・デジタル・コンバ
ータ・システムは、アナログ・デジタル・コンバータそ
れ自体以外にはいかなるアナログ素子を加えなくとも、
実現できることを意味している。
【００１４】また、前記タイミング制御信号に応答して
所定の複数のタイミング遅延の中の１つを、前記アナロ
グ・デジタル・コンバータに入力される前に、前記アナ
ログ記号に与える。この実施例では、可変信号遅延は、
好ましくは、複数のバケット・ブリゲード・デバイスを
備えている。
所定の複数のタイミング遅延の中の１つを、前記アナロ
グ・デジタル・コンバータに入力される前に、前記アナ
ログ記号に与える。この実施例では、可変信号遅延は、
好ましくは、複数のバケット・ブリゲード・デバイスを
備えている。
【００１５】本発明は、更に、アナログ記号のストリー
ムをデジタル化するアナログ・デジタル・コンバータ・
システムを含む集積回路であって、前記アナログ・デジ
タル・コンバータ・システムは、前記記号を所定のサン
プル・タイミングでサンプリングするアナログ・デジタ
ル・コンバータと、前記サンプル・タイミングを調整す
るフィードバック・ループと、を備えた集積回路におい
て、前記フィードバック・ループは、前記アナログ・デ
ジタル・コンバータの出力に接続されており、継続的な
デジタル化された記号サンプルに応答してアイ・オープ
ニング信号を決定し、平均サンプル値に対するデジタル
化された記号サンプル値の偏差を表す偏差信号を決定す
る偏差検出器を含む、アイ・オープニング検出器と、継
続的なアイ・オープニング信号に応答して、前記サンプ
ル・タイミングを調整するタイミング制御信号を発生す
るフィードバック制御と、を備えている集積回路を提供
する。好ましくは、アイ・オープニング検出器は、ま
た、偏差分散計算手段を含んでいる。
ムをデジタル化するアナログ・デジタル・コンバータ・
システムを含む集積回路であって、前記アナログ・デジ
タル・コンバータ・システムは、前記記号を所定のサン
プル・タイミングでサンプリングするアナログ・デジタ
ル・コンバータと、前記サンプル・タイミングを調整す
るフィードバック・ループと、を備えた集積回路におい
て、前記フィードバック・ループは、前記アナログ・デ
ジタル・コンバータの出力に接続されており、継続的な
デジタル化された記号サンプルに応答してアイ・オープ
ニング信号を決定し、平均サンプル値に対するデジタル
化された記号サンプル値の偏差を表す偏差信号を決定す
る偏差検出器を含む、アイ・オープニング検出器と、継
続的なアイ・オープニング信号に応答して、前記サンプ
ル・タイミングを調整するタイミング制御信号を発生す
るフィードバック制御と、を備えている集積回路を提供
する。好ましくは、アイ・オープニング検出器は、ま
た、偏差分散計算手段を含んでいる。
【００１６】本発明の別の側面によると、アナログ記号
のストリームを、前記記号を所定のサンプル・タイミン
グでサンプリングするアナログ・デジタル・コンバータ
と、前記サンプル・タイミングを調整するフィードバッ
ク・ループとを用いてデジタル化する方法であって、 ａ）前記アナログ・デジタル・コンバータから出力され
た継続的な記号サンプルに応答してアイ・オープニング
信号を決定するステップであって、更に、（ｉ）平均サ
ンプル値に対するデジタル化された記号サンプル値の偏
差を表す偏差信号を決定するステップ、を含むステップ
と、 ｂ）継続的なアイ・オープニング信号に応答して、前記
サンプル・タイミングを調整する制御信号を発生するス
テップと、を含む方法が提供される。
のストリームを、前記記号を所定のサンプル・タイミン
グでサンプリングするアナログ・デジタル・コンバータ
と、前記サンプル・タイミングを調整するフィードバッ
ク・ループとを用いてデジタル化する方法であって、 ａ）前記アナログ・デジタル・コンバータから出力され
た継続的な記号サンプルに応答してアイ・オープニング
信号を決定するステップであって、更に、（ｉ）平均サ
ンプル値に対するデジタル化された記号サンプル値の偏
差を表す偏差信号を決定するステップ、を含むステップ
と、 ｂ）継続的なアイ・オープニング信号に応答して、前記
サンプル・タイミングを調整する制御信号を発生するス
テップと、を含む方法が提供される。
【００１７】好ましくは、ステップ（ａ）は、また、
（ｉｉ）平均偏差値に対して偏差信号の分散を表す分散
信号を決定するステップを含む。
（ｉｉ）平均偏差値に対して偏差信号の分散を表す分散
信号を決定するステップを含む。
【００１８】
【発明の実施の形態】本発明の実施例を、添付した図面
を参照して、次に説明するが、これは、あくまでも、例
示的なものである。また、同じ構成要素は、複数の図面
に亘って、同じ参照番号を用いて示されている。
を参照して、次に説明するが、これは、あくまでも、例
示的なものである。また、同じ構成要素は、複数の図面
に亘って、同じ参照番号を用いて示されている。
【００１９】図１は、本発明によるアナログ・デジタル
（Ａ／Ｄ）コンバータ・システム１０の１つの例を図解
する概略的なブロック図である。以下の説明では、図に
おける種々のブロックは、「モジュール」として、説明
される。これらのモジュールは、任意の適切な技術を用
いて実現される。典型的には、これらのモジュールは、
従来型の集積回路技術を用いて実現される。しかし、離
散的な素子を用いるか、又は、任意の特定の応用例に対
して必要となるように、適切な場合には、ソフトウェア
を用いても実現され得る。
（Ａ／Ｄ）コンバータ・システム１０の１つの例を図解
する概略的なブロック図である。以下の説明では、図に
おける種々のブロックは、「モジュール」として、説明
される。これらのモジュールは、任意の適切な技術を用
いて実現される。典型的には、これらのモジュールは、
従来型の集積回路技術を用いて実現される。しかし、離
散的な素子を用いるか、又は、任意の特定の応用例に対
して必要となるように、適切な場合には、ソフトウェア
を用いても実現され得る。
【００２０】図１では、アナログ入力信号２０は、可変
遅延回路１２において受け取られるが、この回路では、
これらの信号がＡ／Ｄコンバータ１４に供給される前
に、所望の遅延が加えられる。可変遅延回路１２によっ
て提供される遅延は、好ましくは、量子化された態様で
記号間隔の一定割合（fraction）だけ信号を遅延させ
る。Ａ／Ｄコンバータ１４の出力は、アイ・オープニン
グ測定モジュール１６に供給される。デジタル出力信号
サンプルは、出力２２において提供される。アイ・オー
プニング信号は、アイ・オープニング測定モジュール１
６からピーク取得及び追跡モジュール１８に出力され
る。ピーク取得及び追跡モジュール１８は、可変遅延１
２のタイミングを調整するタイミング信号を発生する。
遅延回路１２において受け取られるが、この回路では、
これらの信号がＡ／Ｄコンバータ１４に供給される前
に、所望の遅延が加えられる。可変遅延回路１２によっ
て提供される遅延は、好ましくは、量子化された態様で
記号間隔の一定割合（fraction）だけ信号を遅延させ
る。Ａ／Ｄコンバータ１４の出力は、アイ・オープニン
グ測定モジュール１６に供給される。デジタル出力信号
サンプルは、出力２２において提供される。アイ・オー
プニング信号は、アイ・オープニング測定モジュール１
６からピーク取得及び追跡モジュール１８に出力され
る。ピーク取得及び追跡モジュール１８は、可変遅延１
２のタイミングを調整するタイミング信号を発生する。
【００２１】動作においては、Ａ／Ｄコンバータ１４の
出力１５は、デジタル化されるアナログ情報信号２０の
振幅を表すバイナリ・サンプルのストリームである。Ａ
／Ｄコンバータ１４から出力されたデジタル信号１５
は、アイ・オープニング測定モジュール１６に送られ、
そこで、信号振幅の統計的な特性が決定される。サンプ
リング・インスタント（instant）が、それぞれの記号
のアイ（eye）の中心に正確に位置合わせされている場
合には、サンプルは、その記号値を表す振幅の小さな帯
域に含まれる。例えば、バイナリ記号では、２つの値１
又は０が存在する。正確に位置合わせされたサンプリン
グ・インスタントに対しては、Ａ／Ｄコンバータ１４の
出力におけるサンプルは、記号のそれぞれのバイナリ値
に近い振幅の２つの狭い帯域において再度集められる
（regrouped）。逆に、サンプリング・インスタントが
記号の変化（transition）と一致する場合には、個々の
サンプルは、振幅がより広く拡がることになる。
出力１５は、デジタル化されるアナログ情報信号２０の
振幅を表すバイナリ・サンプルのストリームである。Ａ
／Ｄコンバータ１４から出力されたデジタル信号１５
は、アイ・オープニング測定モジュール１６に送られ、
そこで、信号振幅の統計的な特性が決定される。サンプ
リング・インスタント（instant）が、それぞれの記号
のアイ（eye）の中心に正確に位置合わせされている場
合には、サンプルは、その記号値を表す振幅の小さな帯
域に含まれる。例えば、バイナリ記号では、２つの値１
又は０が存在する。正確に位置合わせされたサンプリン
グ・インスタントに対しては、Ａ／Ｄコンバータ１４の
出力におけるサンプルは、記号のそれぞれのバイナリ値
に近い振幅の２つの狭い帯域において再度集められる
（regrouped）。逆に、サンプリング・インスタントが
記号の変化（transition）と一致する場合には、個々の
サンプルは、振幅がより広く拡がることになる。
【００２２】アイ・オープニング測定モジュール１６
は、所定の及び固定された時間間隔に亘るそれぞれの記
号値の近くの所定の範囲の振幅内に含まれるサンプルの
数を決定する振幅フィルタとして、動作する。アイ・オ
ープニング測定モジュール１６がローのカウントを検出
する場合には、これは、サンプリング・インスタントの
位置合わせがうまくいっていないことを示す。アイ・オ
ープニング測定モジュール１６がハイのカウントを検出
する場合には、これは、サンプリング・インスタントの
位置合わせがうまくいっていることを示す。
は、所定の及び固定された時間間隔に亘るそれぞれの記
号値の近くの所定の範囲の振幅内に含まれるサンプルの
数を決定する振幅フィルタとして、動作する。アイ・オ
ープニング測定モジュール１６がローのカウントを検出
する場合には、これは、サンプリング・インスタントの
位置合わせがうまくいっていないことを示す。アイ・オ
ープニング測定モジュール１６がハイのカウントを検出
する場合には、これは、サンプリング・インスタントの
位置合わせがうまくいっていることを示す。
【００２３】アイ・オープニング測定モジュール１６
は、所定の又は固定された時間間隔に亘って所定の範囲
の振幅に含まれるサンプルの数のカウントを表す信号１
７を出力する。信号１７は、ピーク取得及び追跡モジュ
ール１８に送られるが、このモジュール１８は、信号１
７に応答して、アナログ入力信号２０がＡ／Ｄコンバー
タ１４で受け取られるタイミングを調整するタイミング
信号２４を発生する。図１では、Ａ／Ｄコンバータ１４
は、固定されたクロックＣＫに従ってサンプリングを行
うと仮定されている。
は、所定の又は固定された時間間隔に亘って所定の範囲
の振幅に含まれるサンプルの数のカウントを表す信号１
７を出力する。信号１７は、ピーク取得及び追跡モジュ
ール１８に送られるが、このモジュール１８は、信号１
７に応答して、アナログ入力信号２０がＡ／Ｄコンバー
タ１４で受け取られるタイミングを調整するタイミング
信号２４を発生する。図１では、Ａ／Ｄコンバータ１４
は、固定されたクロックＣＫに従ってサンプリングを行
うと仮定されている。
【００２４】可変遅延デバイス１２は、好ましくは、ピ
ーク取得及び追跡モジュール１８からの信号２４によっ
て制御された有限個の（量子化された）遅延ステップを
有するバケット・ブリゲード・デバイスである。従っ
て、この可変遅延１２は、Ａ／Ｄコンバータへの信号入
力を、要求されるサンプリング・インスタントの精度に
依存して、複数のステップのＡ／Ｄコンバータの１つの
サンプル・インスタントまで、遅延させる。よって、ア
ナログ入力信号のサンプリングは、説明された遅延ロッ
ク・ループによって調整することができ、サンプリング
・インスタントが、それぞれの継続的な記号の最良のア
イ・オープニングと一致することが保証される。
ーク取得及び追跡モジュール１８からの信号２４によっ
て制御された有限個の（量子化された）遅延ステップを
有するバケット・ブリゲード・デバイスである。従っ
て、この可変遅延１２は、Ａ／Ｄコンバータへの信号入
力を、要求されるサンプリング・インスタントの精度に
依存して、複数のステップのＡ／Ｄコンバータの１つの
サンプル・インスタントまで、遅延させる。よって、ア
ナログ入力信号のサンプリングは、説明された遅延ロッ
ク・ループによって調整することができ、サンプリング
・インスタントが、それぞれの継続的な記号の最良のア
イ・オープニングと一致することが保証される。
【００２５】図２は、図１に対する別の構成を図解して
いる。図２では、アイ・オープニング測定モジュール１
６とピーク取得及び追跡モジュール１８とは、図１の同
じ参照番号が付された構成要素に対応する。しかし、図
２では、Ａ／Ｄコンバータ１４は、可変遅延モジュール
３６によって可変的に制御されるサンプリング・インス
タントを決定するタイミング・クロックＣＫＶを受け取
る。図１の可変遅延デバイス１２は、従って、図２の構
成では用いられない。従って、Ａ／Ｄコンバータ１４の
サンプリング・インスタントは、入来記号のサンプリン
グを与えるための入来信号のタイミングとは異なり変動
し、それぞれの継続的な記号の最良のアイ・オープニン
グと一致する。図２の構成は、典型的には、図１の構成
と比較して優れているが、その理由は、信号の歪み（di
stortion）が入り込まないことと、アナログ信号２０を
遅延させるよりも、Ａ／Ｄコンバータ１４のためのデジ
タル・クロック信号を遅延させる方が、容易だからであ
る。
いる。図２では、アイ・オープニング測定モジュール１
６とピーク取得及び追跡モジュール１８とは、図１の同
じ参照番号が付された構成要素に対応する。しかし、図
２では、Ａ／Ｄコンバータ１４は、可変遅延モジュール
３６によって可変的に制御されるサンプリング・インス
タントを決定するタイミング・クロックＣＫＶを受け取
る。図１の可変遅延デバイス１２は、従って、図２の構
成では用いられない。従って、Ａ／Ｄコンバータ１４の
サンプリング・インスタントは、入来記号のサンプリン
グを与えるための入来信号のタイミングとは異なり変動
し、それぞれの継続的な記号の最良のアイ・オープニン
グと一致する。図２の構成は、典型的には、図１の構成
と比較して優れているが、その理由は、信号の歪み（di
stortion）が入り込まないことと、アナログ信号２０を
遅延させるよりも、Ａ／Ｄコンバータ１４のためのデジ
タル・クロック信号を遅延させる方が、容易だからであ
る。
【００２６】図８は、値０及び１が、値０．５における
平均値（mean value）ｘ￣（ここでは、入力の便宜上、
上線がｘの右側にずれているが、本来は、真上にあるべ
きものである）の周囲に分布されるように意図したバイ
ナリ信号のサンプリングを図解している。実線（その相
補的な部分は破線になっている）の信号の表現からわか
ることは、それぞれの記号の周期が、「目のような」
（eye-like）形状になっていることである。理想的に
は、記号は、アイ・オープニング（Ｓ1の位置）の最大
値においてサンプリングされるべきである。サンプリン
グがＳ1でなされると、測定された信号ＭS1が、アナロ
グ・デジタル・コンバータによって出力される。しか
し、信号が例えばＳ2においてサンプリングされると、
信号値ＭS2が代わりに得られる。モジュール３８の動作
は、本質的に、継続的なサンプリングされた信号（これ
は、正確に０．５の位置にあるわけではない）から平均
値ｘ￣を決定し、次に、それぞれの測定された信号に対
して、その平均からの偏差を決定することである。この
ように、Ｓ1の近くで測定された偏差は、平均的により
小さくより広く離間しているＳ2の近くで測定された偏
差よりも、全体として、より大きく、より密接に離間し
ていることがわかる。
平均値（mean value）ｘ￣（ここでは、入力の便宜上、
上線がｘの右側にずれているが、本来は、真上にあるべ
きものである）の周囲に分布されるように意図したバイ
ナリ信号のサンプリングを図解している。実線（その相
補的な部分は破線になっている）の信号の表現からわか
ることは、それぞれの記号の周期が、「目のような」
（eye-like）形状になっていることである。理想的に
は、記号は、アイ・オープニング（Ｓ1の位置）の最大
値においてサンプリングされるべきである。サンプリン
グがＳ1でなされると、測定された信号ＭS1が、アナロ
グ・デジタル・コンバータによって出力される。しか
し、信号が例えばＳ2においてサンプリングされると、
信号値ＭS2が代わりに得られる。モジュール３８の動作
は、本質的に、継続的なサンプリングされた信号（これ
は、正確に０．５の位置にあるわけではない）から平均
値ｘ￣を決定し、次に、それぞれの測定された信号に対
して、その平均からの偏差を決定することである。この
ように、Ｓ1の近くで測定された偏差は、平均的により
小さくより広く離間しているＳ2の近くで測定された偏
差よりも、全体として、より大きく、より密接に離間し
ていることがわかる。
【００２７】図３は、図１及び図２に示されたＡ／Ｄコ
ンバータ・システムの構成要素を示す概略図である。特
に、この図３では、アイ・オープニング測定モジュール
１６のための好適な構成が、より詳細に図解されてい
る。よって、図３では、Ａ／Ｄコンバータのすべての記
号１５によって生じるＮビットのバイナリ・サンプル
は、偏差モジュール３８の入力に供給される。偏差モジ
ュール３８は、Ａ／Ｄコンバータによって出力された直
近のｍ個のバイナリ・サンプルの平均を計算する。次
に、Ａ／Ｄコンバータが生じたそれぞれのサンプルと現
在の平均値との間の差の絶対値を計算する。
ンバータ・システムの構成要素を示す概略図である。特
に、この図３では、アイ・オープニング測定モジュール
１６のための好適な構成が、より詳細に図解されてい
る。よって、図３では、Ａ／Ｄコンバータのすべての記
号１５によって生じるＮビットのバイナリ・サンプル
は、偏差モジュール３８の入力に供給される。偏差モジ
ュール３８は、Ａ／Ｄコンバータによって出力された直
近のｍ個のバイナリ・サンプルの平均を計算する。次
に、Ａ／Ｄコンバータが生じたそれぞれのサンプルと現
在の平均値との間の差の絶対値を計算する。
【００２８】モジュール３８の動作の例は、次の数式１
に示した（ｉ）、（ｉｉ）、（ｉｉｉ）の方程式によっ
て表される。
に示した（ｉ）、（ｉｉ）、（ｉｉｉ）の方程式によっ
て表される。
【００２９】
【数式１】
【００３０】換言すれば、モジュール３８は、（ｘ−ｘ
￣）のモジュラス（modulus）を導くように構成するこ
とができる。ただし、ここで、ｘ￣は、ｘの平均であ
る。
￣）のモジュラス（modulus）を導くように構成するこ
とができる。ただし、ここで、ｘ￣は、ｘの平均であ
る。
【００３１】平均ｘ￣は、上述のように、移動平均（ru
nning average）をとることによって、平均ｘ￣を評価
することができる。しかし、好ましくは、平均ｘ￣は、
固定された値であり、記憶装置に保持しておくことが可
能であり、この固定された値は、平均のサンプル値の先
の知識に基づいている。固定された値は、通常は、結果
的に、より安定した動作を生じさせる。
nning average）をとることによって、平均ｘ￣を評価
することができる。しかし、好ましくは、平均ｘ￣は、
固定された値であり、記憶装置に保持しておくことが可
能であり、この固定された値は、平均のサンプル値の先
の知識に基づいている。固定された値は、通常は、結果
的に、より安定した動作を生じさせる。
【００３２】従って、モジュール３８の特定の実現は、
所望の応用例に依存する。Ａ／Ｄコンバータ１４がＡＣ
結合され符号付きの（signed）バイナリ・サンプルを生
じる第１の応用例では、モジュール３８は、符号（サイ
ン）を取り除きバイナリ・サンプルの振幅部分を保存す
るように構成される。平均値の計算は、Ａ／Ｄコンバー
タ１４のＡＣ結合の時定数に内在的である。平均からの
偏差の絶対値は、符号付きのバイナリ・サンプルをフォ
ーマットしてそれぞれのサンプルのモジュラスを計算す
ることによって導くことができる。
所望の応用例に依存する。Ａ／Ｄコンバータ１４がＡＣ
結合され符号付きの（signed）バイナリ・サンプルを生
じる第１の応用例では、モジュール３８は、符号（サイ
ン）を取り除きバイナリ・サンプルの振幅部分を保存す
るように構成される。平均値の計算は、Ａ／Ｄコンバー
タ１４のＡＣ結合の時定数に内在的である。平均からの
偏差の絶対値は、符号付きのバイナリ・サンプルをフォ
ーマットしてそれぞれのサンプルのモジュラスを計算す
ることによって導くことができる。
【００３３】例えばＡ／Ｄコンバータ１４がＤＣ結合さ
れ直線状のバイナリ・サンプルを生じる、別の実現例で
は、モジュール３８は、最も最近のｍこのサンプルに亘
る移動平均を比較して、これを、現在のサンプルから減
算し、その結果の符号を取り除くことによって、機能す
る。これは、上述の方程式において表されていることで
ある。
れ直線状のバイナリ・サンプルを生じる、別の実現例で
は、モジュール３８は、最も最近のｍこのサンプルに亘
る移動平均を比較して、これを、現在のサンプルから減
算し、その結果の符号を取り除くことによって、機能す
る。これは、上述の方程式において表されていることで
ある。
【００３４】上述の方程式（ｉｉｉ）でｙ（ｎ）と称さ
れているモジュール３８の出力３９は、分散（varianc
e）測定モジュール４０に送られる。分散測定モジュー
ルは、方程式（ｉ）から（ｉｉｉ）に記述されているモ
ジュール３８と同じ数学を実現することができ、次の数
式２の（ｉｖ）及び（ｖ）に示すｙ’（ｎ）又は（ｙ’
（ｎ））２を生じる。すなわち、
れているモジュール３８の出力３９は、分散（varianc
e）測定モジュール４０に送られる。分散測定モジュー
ルは、方程式（ｉ）から（ｉｉｉ）に記述されているモ
ジュール３８と同じ数学を実現することができ、次の数
式２の（ｉｖ）及び（ｖ）に示すｙ’（ｎ）又は（ｙ’
（ｎ））２を生じる。すなわち、
【００３５】
【数式２】
【００３６】モジュール４０は、また、複数の分散の結
果を平均して、分散測定出力１７を形成することができ
る。図８を参照すると、Ｓ1に対応する最適なサンプリ
ング時間において、モジュール３８からのｙ（ｎ）出力
３９の値は、低い分散を有するＭS1に近い平均値を有す
る。従って、モジュール３８からの出力１７は、この場
合には、低い値を有する。逆に、サンプリング時間Ｓ2
では、モジュール３８からのｙ（ｎ）出力３９の値は、
ＭS1とゼロとの間の平均値と大きな分散とを有する。こ
の場合には、モジュール４０からの出力１７は、ハイの
値を有し、同期化がうまくいっていないことを示す。こ
の慣例がこの実施例では用いられているが、他の応用例
では、別の慣例を用いることもできる（例えば、モジュ
ール４０からのローの出力１７は、「アイ・オープニン
グ」を有する不正確な同期化を示すように、なされ
る）。
果を平均して、分散測定出力１７を形成することができ
る。図８を参照すると、Ｓ1に対応する最適なサンプリ
ング時間において、モジュール３８からのｙ（ｎ）出力
３９の値は、低い分散を有するＭS1に近い平均値を有す
る。従って、モジュール３８からの出力１７は、この場
合には、低い値を有する。逆に、サンプリング時間Ｓ2
では、モジュール３８からのｙ（ｎ）出力３９の値は、
ＭS1とゼロとの間の平均値と大きな分散とを有する。こ
の場合には、モジュール４０からの出力１７は、ハイの
値を有し、同期化がうまくいっていないことを示す。こ
の慣例がこの実施例では用いられているが、他の応用例
では、別の慣例を用いることもできる（例えば、モジュ
ール４０からのローの出力１７は、「アイ・オープニン
グ」を有する不正確な同期化を示すように、なされ
る）。
【００３７】ピーク取得及び追跡モジュール１８は、最
小の分散サンプル・インスタントが識別されるまで、サ
ンプリング遅延を変動させるメカニズムを与える。この
メカニズムは、次に、サンプル遅延を、分散入力１７の
最小値に維持する。ピーク取得及び追跡モジュール１８
の動作の１つの可能なメカニズムを表す流れ図が、図４
に示されている。
小の分散サンプル・インスタントが識別されるまで、サ
ンプリング遅延を変動させるメカニズムを与える。この
メカニズムは、次に、サンプル遅延を、分散入力１７の
最小値に維持する。ピーク取得及び追跡モジュール１８
の動作の１つの可能なメカニズムを表す流れ図が、図４
に示されている。
【００３８】ステップ５０は、アイ・オープニング測定
モジュール１６による分散の測定を表している。ステッ
プ４２では、測定された分散は、分散テーブルに記憶さ
れた分散値と比較され、その分散が受け入れられるもの
かどうかを決定する。分散値が受け入れられるものであ
る場合には、その分散は、ステップ５０で、再び測定さ
れる。
モジュール１６による分散の測定を表している。ステッ
プ４２では、測定された分散は、分散テーブルに記憶さ
れた分散値と比較され、その分散が受け入れられるもの
かどうかを決定する。分散値が受け入れられるものであ
る場合には、その分散は、ステップ５０で、再び測定さ
れる。
【００３９】分散値が受け入れられないものである場合
には、ステップ４４で、この分散が、先の分散値と比較
して増加しているのか減少しているのかを決定する。
には、ステップ４４で、この分散が、先の分散値と比較
して増加しているのか減少しているのかを決定する。
【００４０】ステップ４４において、分散が増加してい
ないと判断される場合には、ステップ４６において、サ
ンプリング遅延が第１の方向にステッピング（steppe
d）され、分散は、ステップ５０において、再び測定さ
れる。
ないと判断される場合には、ステップ４６において、サ
ンプリング遅延が第１の方向にステッピング（steppe
d）され、分散は、ステップ５０において、再び測定さ
れる。
【００４１】ステップ４４において、分散が増加してい
ると判断される場合には、サンプリング遅延は、ステッ
プ４８において、少なくとも２回反対の方向にステッピ
ングされ、分散は、ステップ５０で、再び測定される。
ると判断される場合には、サンプリング遅延は、ステッ
プ４８において、少なくとも２回反対の方向にステッピ
ングされ、分散は、ステップ５０で、再び測定される。
【００４２】サンプリング遅延のステッピングを参照す
る際には、サンプリング遅延は、循環的な態様で表され
た所定の数の量子化された値の中の１つ（例えば、モジ
ュロ８で表された８つの値の中の１つ）を有することが
できると仮定され、それにより、いずれかの方向に値を
ステッピングする（すなわち、増加／減少）ことによ
り、その値が、遅延の増加の全範囲に亘ってステッピン
グすることが可能になる。Ｔ／８に離間された可変遅延
を用いることができる場合には、あり得る遅延は、０、
１／８、１／４、３／８、１／２、５／８、３／４、７
／８である。
る際には、サンプリング遅延は、循環的な態様で表され
た所定の数の量子化された値の中の１つ（例えば、モジ
ュロ８で表された８つの値の中の１つ）を有することが
できると仮定され、それにより、いずれかの方向に値を
ステッピングする（すなわち、増加／減少）ことによ
り、その値が、遅延の増加の全範囲に亘ってステッピン
グすることが可能になる。Ｔ／８に離間された可変遅延
を用いることができる場合には、あり得る遅延は、０、
１／８、１／４、３／８、１／２、５／８、３／４、７
／８である。
【００４３】従って、上述のプロセスでは、分散が受け
入れられるものである場合には、既存のサンプリング遅
延は変化しない。しかし、分散が受け入れられないもの
であるものであり、しかし、増加していない場合には、
ステッピングの第１の方向は、受け入れられる分散を達
成するための正しいものである。後者の場合には、少な
くとも２つ、更には、３つあるいはそれより多くのステ
ップが、逆の方向に、用いられて遅延フィードバック・
メカニズムの速度を安定化し最適化する。遅延をサンプ
リングするステップの正確な数は、デジタル化された信
号の特性と存在しているノイズの量とに依存する。
入れられるものである場合には、既存のサンプリング遅
延は変化しない。しかし、分散が受け入れられないもの
であるものであり、しかし、増加していない場合には、
ステッピングの第１の方向は、受け入れられる分散を達
成するための正しいものである。後者の場合には、少な
くとも２つ、更には、３つあるいはそれより多くのステ
ップが、逆の方向に、用いられて遅延フィードバック・
メカニズムの速度を安定化し最適化する。遅延をサンプ
リングするステップの正確な数は、デジタル化された信
号の特性と存在しているノイズの量とに依存する。
【００４４】図５は、ピーク取得及び追跡モジュール１
８の動作の別のあり得るメカニズムを表す流れ図であ
る。
８の動作の別のあり得るメカニズムを表す流れ図であ
る。
【００４５】ステップ６０は、アイ・オープニング測定
モジュール１６による分散の測定を表す。ステップ６２
では、測定された分散が、分散テーブルに記憶されてい
る分散値と比較され、この分散が受け入れられるもので
あるかどうかが判断される。分散が受け入れられない場
合には、ステップ６４において、サンプリング遅延がス
テッピングされる。
モジュール１６による分散の測定を表す。ステップ６２
では、測定された分散が、分散テーブルに記憶されてい
る分散値と比較され、この分散が受け入れられるもので
あるかどうかが判断される。分散が受け入れられない場
合には、ステップ６４において、サンプリング遅延がス
テッピングされる。
【００４６】経過した履歴データが分散テーブルに記憶
される場合には（ステップ６６において、選択的に記憶
することができる）、これは、ステップ６４において用
いられて、分散値を改善するために遅延をステッピング
する方向を決定する。履歴データが記憶されていない場
合には、ステップ６４における遅延のステッピングは、
ランダムな又はどちらかの方向に行うことができる。図
４に関しては、モジュロ８の算術（整数論的な計算）を
用いることにより、例えば、ステッピングは、どちらか
の方向に生じることが可能であり、最適な分散を与える
適切な遅延に到達する。
される場合には（ステップ６６において、選択的に記憶
することができる）、これは、ステップ６４において用
いられて、分散値を改善するために遅延をステッピング
する方向を決定する。履歴データが記憶されていない場
合には、ステップ６４における遅延のステッピングは、
ランダムな又はどちらかの方向に行うことができる。図
４に関しては、モジュロ８の算術（整数論的な計算）を
用いることにより、例えば、ステッピングは、どちらか
の方向に生じることが可能であり、最適な分散を与える
適切な遅延に到達する。
【００４７】オプショナルなステップ６６では、データ
を、分散テーブルに記憶して、遅延がステッピングされ
た方向を、そのステップに先立つ分散値と共に、示すこ
とができる。ステップ６６が存在している場合には、こ
のデータは、後続のステップ４４で用いて、サンプリン
グ遅延がステッピングされるべき方向を決定することが
できる。
を、分散テーブルに記憶して、遅延がステッピングされ
た方向を、そのステップに先立つ分散値と共に、示すこ
とができる。ステップ６６が存在している場合には、こ
のデータは、後続のステップ４４で用いて、サンプリン
グ遅延がステッピングされるべき方向を決定することが
できる。
【００４８】ステップ６０、６２、６４（オプショナル
であるが、ステップ６６でも）が、サンプル・タイミン
グを最大のアイ・オープニングと合わせるサンプル・タ
イミングを取得する取得ループを形成する。
であるが、ステップ６６でも）が、サンプル・タイミン
グを最大のアイ・オープニングと合わせるサンプル・タ
イミングを取得する取得ループを形成する。
【００４９】ステップ６２において分散が適切である場
合には、ステップ７０において、分散が時間と共に増加
しているかどうかのテストがなされる。そうでない場合
には、分散を、次のサンプル周期のために、ステップ６
０において、測定される。分散が増加している場合に
は、サンプリング遅延が、ステップ７２において、イン
クリメントされる。分散が、次に、ステップ７４におい
て、測定される。ステップ７６において分散がよりよい
ものであると判断される場合には、制御は、ステップ６
０に戻り、次の分散の値を測定する。しかし、分散が改
善されていないとステップ７６で判断される場合には、
サンプリング遅延は、制御がステップ６０に戻る前に、
ステップ７８において、少なくとも２回デクリメントさ
れる。図４の場合のように、サンプリング遅延のための
ステップの正確な数は、デジタル化された信号の特性と
存在するノイズの量とに依存する。
合には、ステップ７０において、分散が時間と共に増加
しているかどうかのテストがなされる。そうでない場合
には、分散を、次のサンプル周期のために、ステップ６
０において、測定される。分散が増加している場合に
は、サンプリング遅延が、ステップ７２において、イン
クリメントされる。分散が、次に、ステップ７４におい
て、測定される。ステップ７６において分散がよりよい
ものであると判断される場合には、制御は、ステップ６
０に戻り、次の分散の値を測定する。しかし、分散が改
善されていないとステップ７６で判断される場合には、
サンプリング遅延は、制御がステップ６０に戻る前に、
ステップ７８において、少なくとも２回デクリメントさ
れる。図４の場合のように、サンプリング遅延のための
ステップの正確な数は、デジタル化された信号の特性と
存在するノイズの量とに依存する。
【００５０】ステップ７０、７２、７４、７６及び７８
は、いったん取得ループのロジックによって取得される
と、最大のアイ・オープニングに対応するサンプル・タ
イミングを追跡する追跡ループを形成する。
は、いったん取得ループのロジックによって取得される
と、最大のアイ・オープニングに対応するサンプル・タ
イミングを追跡する追跡ループを形成する。
【００５１】従って、分散が改善すれば、既存のサンプ
リング遅延は、変化しない。しかし、分散が劣化すれ
ば、追跡によって、それを改善しようとする試みがなさ
れる。分散が劣化し、追跡ループによっては改善できな
い場合には、取得ループが再び用いられて、最良のサン
プリング遅延を選択する。
リング遅延は、変化しない。しかし、分散が劣化すれ
ば、追跡によって、それを改善しようとする試みがなさ
れる。分散が劣化し、追跡ループによっては改善できな
い場合には、取得ループが再び用いられて、最良のサン
プリング遅延を選択する。
【００５２】図４では、第１の方向と反対の方向とのス
テッピングが参照される。これは、第１の方向のステッ
ピングは、インクリメント（増加）によるか又はデクリ
メント（減少）によるかであり、反対方向のステッピン
グは、デクリメント（減少）によるか又はインクリメン
ト（増加）による。図５では、これらの方向は反転させ
ることもできるのだが、サンプリング遅延のインクリメ
ント及びデクリメントが参照される。
テッピングが参照される。これは、第１の方向のステッ
ピングは、インクリメント（増加）によるか又はデクリ
メント（減少）によるかであり、反対方向のステッピン
グは、デクリメント（減少）によるか又はインクリメン
ト（増加）による。図５では、これらの方向は反転させ
ることもできるのだが、サンプリング遅延のインクリメ
ント及びデクリメントが参照される。
【００５３】図３に関して説明した構成は、本来的にバ
イナリであるアナログ信号をデジタル化するのに適して
いる。しかし、ＱＡＭなどの複数レベル信号に対して
は、分散は、サンプリング遅延の内部では、上述の場合
と比較して、それほどには変動しない。複数レベルの信
号に対しては、モジュール３８は、それぞれのレベルに
対して平均を計算し、それぞれの平均の周囲に分布した
信号に基づいてそれぞれのレベルに対する分散を決定す
るように修正される。
イナリであるアナログ信号をデジタル化するのに適して
いる。しかし、ＱＡＭなどの複数レベル信号に対して
は、分散は、サンプリング遅延の内部では、上述の場合
と比較して、それほどには変動しない。複数レベルの信
号に対しては、モジュール３８は、それぞれのレベルに
対して平均を計算し、それぞれの平均の周囲に分布した
信号に基づいてそれぞれのレベルに対する分散を決定す
るように修正される。
【００５４】この様子は、図６及び図９において、３分
割の信号の場合に図解されているが、図９に示された実
施例では、値０、１又は２を有している。図９に図解さ
れているように、平均値Ｘ0-1は、理想的には、０．５
の値の位置に存在し、第２の平均値Ｘ￣1-2は、理想的
には、１．５の値の位置に存在する。図６に図解されて
いるように、モジュール３８は、スレショルド値に応答
するスレショルド回路３７を与え、更に、それぞれの図
３のモジュール３８に対応する３つのモジュール３８
Ｈ、３８Ｍ、３８Ｌを与えることによって、図３との関
係で、修正される。モジュール３８Ｈ、３８Ｍ、３８Ｌ
の出力は、モジュール３８Ｈ、３８Ｍ、３８Ｌによって
出力された偏差値を集めるモジュール３９に送られる。
スレショルド値は、Ｘ￣01及びＸ￣12に実質的に等しく
なるように選択され、それによって、１．５から無限大
に至る範囲にある信号はモジュール３８Ｈに送られ、
０．５から１．５の範囲にある信号はモジュール３８Ｍ
に送られ、マイナス無限大から０．５までの範囲にある
信号は、モジュール３８Ｌに送られるが、それぞれが、
平均値を計算し、計算した平均値に関してそのモジュー
ルが受け取ったそれぞれの信号に対する偏差値を導くこ
とになる。
割の信号の場合に図解されているが、図９に示された実
施例では、値０、１又は２を有している。図９に図解さ
れているように、平均値Ｘ0-1は、理想的には、０．５
の値の位置に存在し、第２の平均値Ｘ￣1-2は、理想的
には、１．５の値の位置に存在する。図６に図解されて
いるように、モジュール３８は、スレショルド値に応答
するスレショルド回路３７を与え、更に、それぞれの図
３のモジュール３８に対応する３つのモジュール３８
Ｈ、３８Ｍ、３８Ｌを与えることによって、図３との関
係で、修正される。モジュール３８Ｈ、３８Ｍ、３８Ｌ
の出力は、モジュール３８Ｈ、３８Ｍ、３８Ｌによって
出力された偏差値を集めるモジュール３９に送られる。
スレショルド値は、Ｘ￣01及びＸ￣12に実質的に等しく
なるように選択され、それによって、１．５から無限大
に至る範囲にある信号はモジュール３８Ｈに送られ、
０．５から１．５の範囲にある信号はモジュール３８Ｍ
に送られ、マイナス無限大から０．５までの範囲にある
信号は、モジュール３８Ｌに送られるが、それぞれが、
平均値を計算し、計算した平均値に関してそのモジュー
ルが受け取ったそれぞれの信号に対する偏差値を導くこ
とになる。
【００５５】図６に示されている構成は、ＱＡＭなど
の、より多数のレベルを有する信号にまで拡張が可能で
ある。この場合には、異なる数のスレショルドがモジュ
ール３７に与えられる。例えば、１６ＱＡＭに対して
は、４つの個別のモジュール３８が与えられて、４つの
記号の位置それぞれに対する平均値を計算する。
の、より多数のレベルを有する信号にまで拡張が可能で
ある。この場合には、異なる数のスレショルドがモジュ
ール３７に与えられる。例えば、１６ＱＡＭに対して
は、４つの個別のモジュール３８が与えられて、４つの
記号の位置それぞれに対する平均値を計算する。
【００５６】図７は、図１から図６、及び図９に記載さ
れているアナログ・デジタル・コンバータ・システム１
０、１０’を組み入れた集積回路８６を表している。図
７に概略が示されているように、オプショナルなアナロ
グ前処理回路８２とオプショナルなデジタル後処理回路
８４とが存在している。集積回路８６は、更に、アナロ
グ・デジタル・コンバータ・システム１０／１０’に直
接には関係しない他の回路も含む。
れているアナログ・デジタル・コンバータ・システム１
０、１０’を組み入れた集積回路８６を表している。図
７に概略が示されているように、オプショナルなアナロ
グ前処理回路８２とオプショナルなデジタル後処理回路
８４とが存在している。集積回路８６は、更に、アナロ
グ・デジタル・コンバータ・システム１０／１０’に直
接には関係しない他の回路も含む。
【００５７】従って、以上で、非常に高速のデータのデ
ジタル化を可能にするアナログ・デジタル・コンバータ
・システムを説明した。これまでは、デジタル化が可能
なデータ速度又は記号速度は、アナログ・デジタル・コ
ンバータの可能な最大サンプリング・レートの半分未満
に制限されていた。本発明の実施例を用いることによ
り、可能な最大のアナログ・デジタル・サンプリング・
レートまでの信号レートをデジタル化することが可能で
あり、潜在的には、任意の与えられたアナログ・デジタ
ル・コンバータを用いて、少なくとも２倍のデジタル化
速度を達成することができる。
ジタル化を可能にするアナログ・デジタル・コンバータ
・システムを説明した。これまでは、デジタル化が可能
なデータ速度又は記号速度は、アナログ・デジタル・コ
ンバータの可能な最大サンプリング・レートの半分未満
に制限されていた。本発明の実施例を用いることによ
り、可能な最大のアナログ・デジタル・サンプリング・
レートまでの信号レートをデジタル化することが可能で
あり、潜在的には、任意の与えられたアナログ・デジタ
ル・コンバータを用いて、少なくとも２倍のデジタル化
速度を達成することができる。
【００５８】本発明の実施例は、サンプリング・インス
タントの密接な制御と迅速な調整とを与え、入来信号レ
ートの短時間での変化を追跡できる。
タントの密接な制御と迅速な調整とを与え、入来信号レ
ートの短時間での変化を追跡できる。
【００５９】特に図２を参照して説明した本発明の実施
例では、入来信号を正確な時間にサンプリングするため
には、アナログ・デジタル・コンバータそれ自体以外の
追加的なアナログ素子は、一切不要である。追加的なア
ナログ素子が不要ということは、本発明によるアナログ
・デジタル・コンバータ・システムは、それぞれの回路
において、最小の改変で容易かつ正確に実現することが
できるということである。
例では、入来信号を正確な時間にサンプリングするため
には、アナログ・デジタル・コンバータそれ自体以外の
追加的なアナログ素子は、一切不要である。追加的なア
ナログ素子が不要ということは、本発明によるアナログ
・デジタル・コンバータ・システムは、それぞれの回路
において、最小の改変で容易かつ正確に実現することが
できるということである。
【００６０】本発明の特定の実施例を説明してきたが、
多くの修正及び追加をこれらの実施例に行うことが可能
であり、これらの他の実施例も本発明の技術的範囲に含
まれることは、明らかである。
多くの修正及び追加をこれらの実施例に行うことが可能
であり、これらの他の実施例も本発明の技術的範囲に含
まれることは、明らかである。
【図１】本発明によるＡ／Ｄコンバータ・システムの１
つの例の全体像を与える概略のブロック図である。
つの例の全体像を与える概略のブロック図である。
【図２】本発明によるＡ／Ｄコンバータ・システムの別
の例の全体像を与える概略のブロック図である。
の例の全体像を与える概略のブロック図である。
【図３】図１及び図２に示されたシステムの要素の１つ
の実施例の概略のブロック図である。
の実施例の概略のブロック図である。
【図４】図３のシステムの動作の特徴の代替物を図解す
る第１の流れ図である。
る第１の流れ図である。
【図５】図３のシステムの動作の特徴の代替物を図解す
る第２の流れ図である。
る第２の流れ図である。
【図６】図１及び図２に示されたシステムの要素の別の
実施例の概略のブロック図である。
実施例の概略のブロック図である。
【図７】図１から図５を参照して説明されたシステムを
組み入れた集積回路の概略である。
組み入れた集積回路の概略である。
【図８】信号波形を図解する図である。
【図９】別の信号波形を図解する図である。
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成９年１２月１０日
【手続補正１】
【補正対象書類名】図面
【補正対象項目名】図１
【補正方法】変更
【補正内容】
【図１】
【手続補正２】
【補正対象書類名】図面
【補正対象項目名】図２
【補正方法】変更
【補正内容】
【図２】
【手続補正３】
【補正対象書類名】図面
【補正対象項目名】図３
【補正方法】変更
【補正内容】
【図３】
【手続補正４】
【補正対象書類名】図面
【補正対象項目名】図４
【補正方法】変更
【補正内容】
【図４】
【手続補正５】
【補正対象書類名】図面
【補正対象項目名】図５
【補正方法】変更
【補正内容】
【図５】
【手続補正６】
【補正対象書類名】図面
【補正対象項目名】図６
【補正方法】変更
【補正内容】
【図６】
Claims (29)
- 【請求項１】 アナログ記号のストリームをデジタル化
するアナログ・デジタル・コンバータ・システムであっ
て、前記記号を所定のサンプル・タイミングでサンプリ
ングするアナログ・デジタル・コンバータと、前記サン
プル・タイミングを調整するフィードバック・ループ
と、を備えたアナログ・デジタル・コンバータ・システ
ムにおいて、前記フィードバック・ループは、 前記アナログ・デジタル・コンバータの出力に接続され
ており、継続的なデジタル化された記号サンプルに応答
してアイ・オープニング信号を決定し、平均サンプル値
に対するデジタル化された記号サンプル値の偏差を表す
偏差信号を決定する偏差検出器を含む、アイ・オープニ
ング検出器と、 継続的なアイ・オープニング信号に応答して、前記サン
プル・タイミングを調整するタイミング制御信号を発生
するフィードバック制御と、 を備えていることを特徴とするアナログ・デジタル・コ
ンバータ・システム。 - 【請求項２】 請求項１記載のアナログ・デジタル・コ
ンバータ・システムにおいて、前記偏差検出器は、固定
された平均サンプル値を用いるか、又は、前記平均サン
プル値を所定の周期に亘る複数のデジタル化されたサン
プル値から決定することを特徴とするアナログ・デジタ
ル・コンバータ・システム。 - 【請求項３】 請求項１記載のアナログ・デジタル・コ
ンバータ・システムにおいて、２よりも多くの記号値を
有する多値記号に対しては、それぞれが１つの信号値範
囲に対する、前記偏差検出器を複数備えていることを特
徴とするアナログ・デジタル・コンバータ・システム。 - 【請求項４】 請求項１記載のアナログ・デジタル・コ
ンバータ・システムにおいて、前記アイ・オープニング
検出器は、平均偏差値に対する偏差信号値の分散を表す
分散信号を計算する分散計算手段を備えていることを特
徴とするアナログ・デジタル・コンバータ・システム。 - 【請求項５】 請求項４記載のアナログ・デジタル・コ
ンバータ・システムにおいて、前記分散計算手段は、前
記平均偏差値を、所定の周期に亘る複数のデジタル化さ
れたサンプル値から決定することを特徴とするアナログ
・デジタル・コンバータ・システム。 - 【請求項６】 請求項４記載のアナログ・デジタル・コ
ンバータ・システムにおいて、継続的な分散値が前記ア
イ・オープニング信号を形成することを特徴とするアナ
ログ・デジタル・コンバータ・システム。 - 【請求項７】 請求項１記載のアナログ・デジタル・コ
ンバータ・システムにおいて、前記アイ・オープニング
信号の１つが、それぞれのデジタル化された記号サンプ
ルに応答して出力されることを特徴とするアナログ・デ
ジタル・コンバータ・システム。 - 【請求項８】 請求項１記載のアナログ・デジタル・コ
ンバータ・システムにおいて、前記フィードバック制御
は、継続的なアイ・オープニング信号に応答して、前記
サンプル・タイミングを調整し前記分散が最良のアイ・
オープニングに対応するサンプル・タイミングを取得し
て追跡するタイミング制御信号を発生することを特徴と
するアナログ・デジタル・コンバータ・システム。 - 【請求項９】 請求項１記載のアナログ・デジタル・コ
ンバータ・システムにおいて、複数の量子化されたサン
プル・タイミングの１つにおいて可変サンプル・タイミ
ングを提供することを特徴とするアナログ・デジタル・
コンバータ・システム。 - 【請求項１０】 請求項１記載のアナログ・デジタル・
コンバータ・システムにおいて、前記タイミング制御信
号に応答して所定の複数のタイミング遅延の中の１つ
を、前記アナログ・デジタル・コンバータに対するサン
プル・タイミング信号に与える可変タイミング遅延を備
えていることを特徴とするアナログ・デジタル・コンバ
ータ・システム。 - 【請求項１１】 請求項１記載のアナログ・デジタル・
コンバータ・システムにおいて、前記タイミング制御信
号に応答して所定の複数のタイミング遅延の中の１つ
を、前記アナログ・デジタル・コンバータに入力される
前に、前記アナログ記号に与えることを特徴とするアナ
ログ・デジタル・コンバータ・システム。 - 【請求項１２】 請求項１１記載のアナログ・デジタル
・コンバータ・システムにおいて、前記可変信号遅延
は、複数のバケット・ブリゲード・デバイスを備えてい
ることを特徴とするアナログ・デジタル・コンバータ・
システム。 - 【請求項１３】 アナログ記号のストリームをデジタル
化するアナログ・デジタル・コンバータ・システムであ
って、前記記号を所定のサンプル・タイミングでサンプ
リングするアナログ・デジタル・コンバータと、前記サ
ンプル・タイミングを調整するフィードバック・ループ
と、を備えており、前記フィードバック・ループは、複
数の量子化されたサンプル・タイミングの中の１つにお
いて可変サンプル・タイミングを提供することを特徴と
するアナログ・デジタル・コンバータ・システム。 - 【請求項１４】 請求項１３記載のアナログ・デジタル
・コンバータ・システムにおいて、前記タイミング制御
信号に応答して所定の複数のタイミング遅延の中の１つ
を、前記アナログ・デジタル・コンバータに対するサン
プル・タイミング信号に与える可変タイミング遅延を備
えていることを特徴とするアナログ・デジタル・コンバ
ータ・システム。 - 【請求項１５】 請求項１３記載のアナログ・デジタル
・コンバータ・システムにおいて、前記タイミング制御
信号に応答して所定の複数のタイミング遅延の中の１つ
を、前記アナログ・デジタル・コンバータに入力される
前に、前記アナログ記号に与えることを特徴とするアナ
ログ・デジタル・コンバータ・システム。 - 【請求項１６】 請求項１５記載のアナログ・デジタル
・コンバータ・システムにおいて、前記可変信号遅延
は、複数のバケット・ブリゲード・デバイスを備えてい
ることを特徴とするアナログ・デジタル・コンバータ・
システム。 - 【請求項１７】 アナログ記号のストリームをデジタル
化するアナログ・デジタル・コンバータ・システムを含
む集積回路であって、前記アナログ・デジタル・コンバ
ータ・システムは、前記記号を所定のサンプル・タイミ
ングでサンプリングするアナログ・デジタル・コンバー
タと、前記サンプル・タイミングを調整するフィードバ
ック・ループと、を備えた集積回路において、前記フィ
ードバック・ループは、 前記アナログ・デジタル・コンバータの出力に接続され
ており、継続的なデジタル化された記号サンプルに応答
してアイ・オープニング信号を決定し、平均サンプル値
に対するデジタル化された記号サンプル値の偏差を表す
偏差信号を決定する偏差検出器を含む、アイ・オープニ
ング検出器と、 継続的なアイ・オープニング信号に応答して、前記サン
プル・タイミングを調整するタイミング制御信号を発生
するフィードバック制御と、 を備えていることを特徴とする集積回路。 - 【請求項１８】 アナログ記号のストリームをデジタル
化するアナログ・デジタル・コンバータ・システムを含
む集積回路であって、前記アナログ・デジタル・コンバ
ータ・システムは、前記記号を所定のサンプル・タイミ
ングでサンプリングするアナログ・デジタル・コンバー
タと、前記サンプル・タイミングを調整するフィードバ
ック・ループと、を備えており、前記フィードバック・
ループは、複数の量子化されたサンプル・タイミングの
中の１つにおいて可変サンプル・タイミングを提供する
ことを特徴とする集積回路。 - 【請求項１９】 アナログ記号のストリームを、前記記
号を所定のサンプル・タイミングでサンプリングするア
ナログ・デジタル・コンバータと、前記サンプル・タイ
ミングを調整するフィードバック・ループとを用いてデ
ジタル化する方法であって、 ａ）前記アナログ・デジタル・コンバータから出力され
た継続的な記号サンプルに応答してアイ・オープニング
信号を決定するステップであって、更に、（ｉ）平均サ
ンプル値に対するデジタル化された記号サンプル値の偏
差を表す偏差信号を決定するステップ、を含むステップ
と、 ｂ）継続的なアイ・オープニング信号に応答して、前記
サンプル・タイミングを調整する制御信号を発生するス
テップと、 を含むことを特徴とする方法。 - 【請求項２０】 請求項１９記載の方法において、前記
ステップ（ａ）は、更に、 （ｉｉ）固定された平均サンプル値を用いるか、又は、
前記平均サンプル値を、所定の周期に亘る複数のデジタ
ル化されたサンプル値から決定するステップを含むこと
を特徴とする方法。 - 【請求項２１】 請求項１９記載の方法において、２よ
りも多くの値を有する多値記号に対しては、前記（ａ）
の（ｉ）ステップは、それぞれが信号値範囲に対する偏
差値を決定するステップを含むことを特徴とする方法。 - 【請求項２２】 請求項１９記載の方法において、前記
ステップ（ａ）は、更に、 （ｉｉｉ）平均偏差値に対する偏差信号値の分散を表す
分散信号を計算するステップを含むことを特徴とする方
法。 - 【請求項２３】 請求項２２記載の方法において、前記
ステップ（ａ）の（ｉｉｉ）は、前記平均偏差値を、所
定の周期に亘る複数のデジタル化されたサンプル値から
決定するステップを含むことを特徴とする方法。 - 【請求項２４】 請求項２１記載の方法において、継続
的な分散値が前記アイ・オープニング信号を形成するこ
とを特徴とする方法。 - 【請求項２５】 請求項１９記載の方法において、前記
アイ・オープニング信号の１つは、それぞれのデジタル
化された記号サンプルに応答して出力されることを特徴
とする方法。 - 【請求項２６】 請求項１９記載の方法において、前記
ステップ（ｂ）は、継続的なアイ・オープニング信号に
応答して、前記サンプル・タイミングを調整し、前記分
散が最適なアイ・オープニングに対応するサンプル・タ
イミングを取得して追跡するタイミング制御信号を発生
するステップを含むことを特徴とする方法。 - 【請求項２７】 請求項１９記載の方法において、前記
ステップ（ｂ）は、複数の量子化されたサンプル・タイ
ミングの１つにおいて可変サンプル・タイミングを提供
するステップを含むことを特徴とする方法。 - 【請求項２８】 請求項１９記載の方法において、前記
ステップ（ｂ）は、前記タイミング制御信号に応答して
所定の複数のタイミング遅延の中の１つを、前記アナロ
グ・デジタル・コンバータに対するサンプル・タイミン
グ信号に与えるステップを含むことを特徴とする方法。 - 【請求項２９】 請求項１９記載の方法において、前記
ステップ（ｂ）は、前記タイミング制御信号に応答し
て、所定の複数のタイミング遅延の中の１つを、前記ア
ナログ・デジタル・コンバータに入力される前に、前記
アナログ記号に与えるステップを含むことを特徴とする
方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| GB9624842:2 | 1996-11-29 | ||
| GB9624842A GB2319915B (en) | 1996-11-29 | 1996-11-29 | Analogue to digital converter system |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10200407A true JPH10200407A (ja) | 1998-07-31 |
Family
ID=10803675
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9330407A Pending JPH10200407A (ja) | 1996-11-29 | 1997-12-01 | アナログ・デジタル・コンバータ・システム |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5959563A (ja) |
| EP (1) | EP0845865A3 (ja) |
| JP (1) | JPH10200407A (ja) |
| GB (1) | GB2319915B (ja) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6476741B2 (en) * | 2000-04-19 | 2002-11-05 | Georgia Tech Research Corp. | Method and system for making optimal estimates of linearity metrics of analog-to-digital converters |
| US6593871B1 (en) | 2000-08-31 | 2003-07-15 | Dalsa, Inc. | Automatic A/D convert positioning circuit and method |
| US6411244B1 (en) * | 2001-03-05 | 2002-06-25 | Tektronix, Inc. | Phase startable clock device for a digitizing instrument having deterministic phase error correction |
| US20020136337A1 (en) * | 2001-03-20 | 2002-09-26 | Abhijit Chatterjee | Method and apparatus for high-resolution jitter measurement |
| EP1402645A4 (en) * | 2001-05-03 | 2006-08-23 | Coreoptics Inc | AMPLITUDE DETECTION FOR CONTROLLING THE TIME OF SAMPLING DECISION IN THE FORM OF A DATA STREAM |
| JP3987001B2 (ja) * | 2002-05-14 | 2007-10-03 | 日本電信電話株式会社 | 高速サンプリングによるデータ信号品質評価方法および装置 |
| DE102004048261B4 (de) * | 2004-10-04 | 2016-05-12 | Lantiq Deutschland Gmbh | Verfahren und Vorrichtung zur Bestimmung einer optimierten Abtastphase zum Abtasten von Daten |
| CN101194426A (zh) * | 2005-06-06 | 2008-06-04 | 三菱电机株式会社 | 模/数转换装置和数/模转换装置 |
| DE102005055543A1 (de) * | 2005-11-18 | 2007-05-31 | Micronas Gmbh | Verfahren zum Einstellen von Abtast-Zeitpunkten eines Abtasttakts in einem Bildsignal-Abtastsystem bzw. Schaltung zum Durchführen eines solchen Verfahrens |
| US7323921B2 (en) * | 2005-11-22 | 2008-01-29 | Sigmatel, Inc. | Clock generator, system on a chip integrated circuit and methods for use therewith |
| US8130871B2 (en) * | 2006-01-09 | 2012-03-06 | Sigmatel, Inc. | Integrated circuit having radio receiver and methods for use therewith |
| US7924208B2 (en) * | 2007-05-25 | 2011-04-12 | Kenet, Inc. | Low power 10 Gigabit Ethernet interface |
| US7970086B2 (en) * | 2007-08-15 | 2011-06-28 | Infineon Technologies Ag | System and method for clock drift compensation |
| EP2241050B1 (en) | 2008-02-01 | 2018-08-08 | Rambus Inc. | Receiver with enhanced clock and data recovery |
| EP2149990B1 (de) | 2008-07-29 | 2011-05-25 | Siemens Aktiengesellschaft | System, insbesondere zur Digitalisierung eines zeit- und wertekontinuierlichen periodischen Signals mit einer fest vorgegebenen Anzahl an Abtastwerten pro Periode |
| US20100079322A1 (en) * | 2008-10-01 | 2010-04-01 | Telesen Ltd. | High noise environment measurement technique |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2358056A1 (fr) * | 1976-07-09 | 1978-02-03 | Ibm France | Procede et dispositif de synchronisation de l'horloge du recepteur d'un systeme de transmissions de donnees en modulation psk |
| US4565993A (en) * | 1984-06-22 | 1986-01-21 | Rockwell International Corporation | Dynamic strobe timing circuitry for A/D conversion apparatus |
| CH669489A5 (ja) * | 1986-01-17 | 1989-03-15 | Bbc Brown Boveri & Cie | |
| JPS62298255A (ja) * | 1986-06-18 | 1987-12-25 | Fujitsu Ltd | 識別装置 |
| CA2008595C (en) * | 1989-01-26 | 1995-03-07 | Nec Corporation | Coherent psk demodulator with adaptive line enhancer |
| JP2884792B2 (ja) * | 1991-02-19 | 1999-04-19 | 日本電気株式会社 | タイミング抽出装置 |
| JPH04286248A (ja) * | 1991-03-14 | 1992-10-12 | Fujitsu Ltd | ベースバンド遅延検波器 |
| US5406329A (en) * | 1992-01-08 | 1995-04-11 | Ikegami Tsushinki Co., Ltd. | Solid state image pickup apparatus having test signal generator |
| US5598439A (en) * | 1994-05-13 | 1997-01-28 | Hewlett-Packard Company | Method and apparatus for symbol clock phase recovery |
| JPH0831109A (ja) * | 1994-07-15 | 1996-02-02 | Toshiba Corp | ディジタル信号記録再生装置 |
-
1996
- 1996-11-29 GB GB9624842A patent/GB2319915B/en not_active Expired - Fee Related
-
1997
- 1997-09-29 EP EP97307722A patent/EP0845865A3/en not_active Withdrawn
- 1997-11-06 US US08/965,127 patent/US5959563A/en not_active Expired - Lifetime
- 1997-12-01 JP JP9330407A patent/JPH10200407A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| GB9624842D0 (en) | 1997-01-15 |
| EP0845865A2 (en) | 1998-06-03 |
| GB2319915B (en) | 2001-01-24 |
| EP0845865A3 (en) | 2000-04-05 |
| GB2319915A (en) | 1998-06-03 |
| US5959563A (en) | 1999-09-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH10200407A (ja) | アナログ・デジタル・コンバータ・システム | |
| US6807134B2 (en) | Asymmetry detection apparatus, jitter detection apparatus, and recording/reproduction apparatus | |
| US7042252B2 (en) | Correcting for DC offset in a phase locked loop | |
| EP1058234B1 (en) | Video signal processor | |
| JPH06164652A (ja) | 適応スレショルド装置 | |
| US5521941A (en) | Automatic threshold control for multi-level signals | |
| US9197399B2 (en) | Digital signal sampling method | |
| US6618338B1 (en) | Data reproduction control method and apparatus, and optical disk unit | |
| US6577167B1 (en) | Clock signal producing circuit immediately producing clock signal synchronized with input signal | |
| JPWO2007116696A1 (ja) | データ識別装置および誤り測定装置 | |
| US20040146119A1 (en) | Receiver | |
| US7423948B2 (en) | Phase error detecting circuit and synchronization clock extraction circuit | |
| JP2005522928A (ja) | シンボルタイミング再生装置および方法 | |
| US20060139033A1 (en) | Apparatus and method for performing eye scan | |
| JP2941276B2 (ja) | 位相弁別器 | |
| EP1604481B1 (en) | Self-timing method for adjustment of a sampling phase in an oversampling receiver and circuit | |
| US6964007B2 (en) | Asymmetric error correction apparatus and method, and clock recovering apparatus for optical reading system employing the same | |
| US5566215A (en) | Method and device for restoring a clock signal punctuating the transmission of received signals | |
| US7120102B2 (en) | Jitter detection apparatus and jitter detection method | |
| US5479456A (en) | Automatic false synchronization correction mechanism for biphase-modulated signal reception | |
| JP2639326B2 (ja) | 四値ｆｓｋ受信機 | |
| US4326168A (en) | Signal monitor system | |
| JP2007535882A (ja) | アナログ映像信号のサンプリング位相の自動化決定のための装置および方法 | |
| EP0700042A1 (en) | Signal processing device | |
| EP0625837A2 (en) | Automatic false synchronization correction mechanism for biphase-modulated signal reception |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041028 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061002 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061201 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20070301 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20070306 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070726 |