JPWO2007116696A1 - データ識別装置および誤り測定装置 - Google Patents
データ識別装置および誤り測定装置 Download PDFInfo
- Publication number
- JPWO2007116696A1 JPWO2007116696A1 JP2008509749A JP2008509749A JPWO2007116696A1 JP WO2007116696 A1 JPWO2007116696 A1 JP WO2007116696A1 JP 2008509749 A JP2008509749 A JP 2008509749A JP 2008509749 A JP2008509749 A JP 2008509749A JP WO2007116696 A1 JPWO2007116696 A1 JP WO2007116696A1
- Authority
- JP
- Japan
- Prior art keywords
- phase
- data signal
- voltage
- output
- waveform
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
- H04L7/0337—Selecting between two or more discretely delayed clocks or selecting between two or more discretely delayed received code signals
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
- H04L25/03828—Arrangements for spectral shaping; Arrangements for providing signals with specified spectral properties
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Dc Digital Transmission (AREA)
- Tests Of Electronic Circuits (AREA)
- Manipulation Of Pulses (AREA)
Abstract
Description
21 波形整形回路
22 電圧検出手段
23 参照電圧発生手段
24 バイアス電圧発生手段
25 コンパレータ
27 補正情報出力手段
28 補正手段
29 レベルシフタ
30 データ識別装置
31 識別器
32 可変遅延器
33 位相検波手段
34 遅延器
35 第1位相検波器
36 第2位相検波器
37 第3位相検波器
38 位相制御手段
40 誤り測定部
41 基準信号発生手段
42 符号比較手段
43 演算部
図1は、本発明のデータ識別装置30を有する誤り測定装置20の構成を示している。
X=|M−0.5|・k
Claims (8)
- 波形整形されたデータ信号とクロックとを相対的に移相する可変遅延器(32)と、
前記可変遅延器により相対的に移相された、前記波形整形されたデータ信号とクロックとを受け、該クロックの一方のレベル変移タイミングに前記波形整形されたデータ信号の符号を読み取り、識別データ信号として出力する識別器(31)とを有するデータ識別装置において、
前記識別器から出力された識別データ信号をビット単位で遅延して出力する遅延器(34)と、
前記波形整形されたデータ信号と該識別器から出力された識別データ信号との位相差に対応した電圧を出力する第1位相検波器(35)と、
前記識別器から出力された識別データ信号と前記遅延器から出力されたデータ信号との位相差に対応した電圧を出力する第2位相検波器(36)と、
前記第1位相検波器の出力電圧の基底となる基底電圧を出力する第3位相検波器(37)と、
前記第1位相検波器から出力された電圧が、前記第2位相検波器から出力された電圧と前記基底電圧との中間電圧に等しくなるように前記可変遅延器の移相量を制御する位相制御手段(38)とを備えたことを特徴とするデータ識別装置。 - 前記第1乃至第3位相検波器が、同一の位相検波器によって構成され、
前記第3位相検波器が、同一符号かつ同位相のデジタルデータ信号間の位相差に対応した電圧を前記基底電圧として出力することを特徴とする請求項1に記載のデータ識別装置。 - 前記位相制御手段は、前記中間電圧と前記第1位相検波器の出力電圧とを比較し、該出力電圧が前記中間電圧より大きいときには前記波形整形されたデータ信号と前記クロックとの位相差が小さくなるように前記可変遅延器の移相量を制御し、前記出力電圧が前記中間電圧より小さいときには前記波形整形されたデータ信号と前記クロックとの位相差が大きくなるように前記可変遅延器の移相量を制御することを特徴とする請求項1に記載のデータ識別装置。
- 前記位相制御手段が、入力データ信号のマーク率を受けて、該マーク率に応じて前記中間電圧を補正することを特徴とする請求項1に記載のデータ識別装置。
- 前記位相制御手段は、前記第2位相検波器の出力電圧と前記基底電圧との差が所定の閾値より低い場合には、前記可変遅延器の移相量を前記クロックの半周期分変化させることを特徴とする請求項1に記載のデータ識別装置。
- 入力データ信号の波形を整形して、波形整形されたデータ信号を出力する波形整形回路(21)と、
前記波形整形されたデータ信号の符号を識別するデータ識別装置とを有し、
前記入力されるデータ信号の符号誤りを測定する誤り測定装置において、
該データ識別装置が、請求項1乃至請求項5の何れかに記載のデータ識別装置よりなることを特徴とする誤り測定装置。 - 前記位相制御手段は、前記中間電圧と前記第1位相検波器の出力電圧とを比較し、該出力電圧が前記中間電圧より大きいときには前記波形整形されたデータ信号と前記クロックとの位相差が小さくなるように前記可変遅延器の移相量を制御し、前記出力電圧が前記中間電圧より小さいときには前記波形整形されたデータ信号と前記クロックとの位相差が大きくなるように前記可変遅延器の移相量を制御することを特徴とする請求項6に記載の誤り測定装置。
- 指定された基準信号のマーク率を前記入力データ信号のマーク率として出力する基準信号発生手段(41)を備え、
前記位相制御手段は、前記基準信号発生手段から出力されたマーク率を受けて、該マーク率に応じて前記中間電圧を補正することを特徴とする請求項6に記載の誤り測定装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008509749A JP4913131B2 (ja) | 2006-03-31 | 2007-03-26 | データ識別装置および誤り測定装置 |
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006099909 | 2006-03-31 | ||
JP2006099909 | 2006-03-31 | ||
JP2008509749A JP4913131B2 (ja) | 2006-03-31 | 2007-03-26 | データ識別装置および誤り測定装置 |
PCT/JP2007/056242 WO2007116696A1 (ja) | 2006-03-31 | 2007-03-26 | データ識別装置および誤り測定装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2007116696A1 true JPWO2007116696A1 (ja) | 2009-08-20 |
JP4913131B2 JP4913131B2 (ja) | 2012-04-11 |
Family
ID=38580995
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008509749A Expired - Fee Related JP4913131B2 (ja) | 2006-03-31 | 2007-03-26 | データ識別装置および誤り測定装置 |
Country Status (5)
Country | Link |
---|---|
US (1) | US8005180B2 (ja) |
JP (1) | JP4913131B2 (ja) |
CN (1) | CN101455023B (ja) |
DE (1) | DE112007000767B4 (ja) |
WO (1) | WO2007116696A1 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8102960B2 (en) * | 2008-03-28 | 2012-01-24 | Intel Corporation | Adaptation of a digital receiver |
CN102318192B (zh) * | 2009-02-26 | 2013-11-20 | 松下电器产业株式会社 | 相位调整电路 |
JP5565049B2 (ja) * | 2010-03-31 | 2014-08-06 | 富士通株式会社 | 制御装置及び方法、並びに信号処理装置 |
KR20120121685A (ko) * | 2011-04-27 | 2012-11-06 | 에스케이하이닉스 주식회사 | 반도체 장치 및 반도체 장치의 지연고정루프회로 |
JP6525600B2 (ja) * | 2015-01-22 | 2019-06-05 | ファナック株式会社 | マーク率ジッタ補正cdr回路 |
JP6451542B2 (ja) * | 2015-07-29 | 2019-01-16 | 京セラドキュメントソリューションズ株式会社 | データ送受信装置及びこれを備えた画像形成装置 |
Family Cites Families (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3163484B2 (ja) | 1990-09-29 | 2001-05-08 | アンリツ株式会社 | 波形整形回路およびディジタル信号解析装置 |
JPH057125A (ja) | 1991-06-27 | 1993-01-14 | Hitachi Ltd | 表面波フイルタ、分波器および移動無線装置 |
JP3108542B2 (ja) * | 1992-08-28 | 2000-11-13 | 沖電気工業株式会社 | 位相調整回路 |
KR970002949B1 (ko) * | 1994-05-25 | 1997-03-13 | 삼성전자 주식회사 | 디지탈 통신시스템의 클럭발생방법 및 그 회로 |
JP3479128B2 (ja) * | 1994-09-14 | 2003-12-15 | アンリツ株式会社 | 位相調整回路 |
US6266799B1 (en) * | 1997-10-02 | 2001-07-24 | Xaqti, Corporation | Multi-phase data/clock recovery circuitry and methods for implementing same |
TW554606B (en) * | 2000-03-31 | 2003-09-21 | Sanyo Electric Co | Phase transfer circuit and FM wave detection circuit |
US7642566B2 (en) * | 2006-06-12 | 2010-01-05 | Dsm Solutions, Inc. | Scalable process and structure of JFET for small and decreasing line widths |
US20020085656A1 (en) * | 2000-08-30 | 2002-07-04 | Lee Sang-Hyun | Data recovery using data eye tracking |
KR100557550B1 (ko) * | 2001-12-21 | 2006-03-03 | 주식회사 하이닉스반도체 | 클럭 동기 회로 |
DE10203596C1 (de) * | 2002-01-30 | 2003-08-14 | Infineon Technologies Ag | Verfahren zur Abtastphasenregelung |
US7308060B1 (en) * | 2002-02-27 | 2007-12-11 | Cortina Systems Corporation | Self correcting data re-timing circuit and method |
KR100486256B1 (ko) * | 2002-09-04 | 2005-05-03 | 삼성전자주식회사 | 듀티사이클 보정회로를 구비하는 반도체 메모리 장치 및상기 반도체 메모리 장치에서 클럭신호를 보간하는 회로 |
JP4277979B2 (ja) * | 2003-01-31 | 2009-06-10 | 株式会社ルネサステクノロジ | 半導体集積回路装置 |
US6865135B2 (en) * | 2003-03-12 | 2005-03-08 | Micron Technology, Inc. | Multi-frequency synchronizing clock signal generator |
KR100553833B1 (ko) * | 2003-12-24 | 2006-02-24 | 삼성전자주식회사 | 지연동기회로의 인버젼 제어회로 및 방법과, 이를 이용한지연동기회로 및 반도체 메모리 장치 |
KR100640629B1 (ko) * | 2005-01-12 | 2006-10-31 | 삼성전자주식회사 | 동기식 반도체 메모리 장치의 지연 동기 루프 회로 및동기식 반도체 메모리 장치의 데이터 핀에 연결된 부하의정보를 생성하는 방법 |
JP4621050B2 (ja) * | 2005-03-28 | 2011-01-26 | 株式会社アドバンテスト | クロック乗替装置、及び試験装置 |
US7671647B2 (en) * | 2006-01-26 | 2010-03-02 | Micron Technology, Inc. | Apparatus and method for trimming static delay of a synchronizing circuit |
CN101454977B (zh) * | 2006-03-31 | 2011-06-15 | 安立股份有限公司 | 波形整形装置以及差错测定装置 |
US7474136B2 (en) * | 2007-05-08 | 2009-01-06 | Promos Technologies Pte.Ltd. | Use of multiple voltage controlled delay lines for precise alignment and duty cycle control of the data output of a DDR memory device |
-
2007
- 2007-03-26 DE DE112007000767T patent/DE112007000767B4/de not_active Expired - Fee Related
- 2007-03-26 JP JP2008509749A patent/JP4913131B2/ja not_active Expired - Fee Related
- 2007-03-26 WO PCT/JP2007/056242 patent/WO2007116696A1/ja active Application Filing
- 2007-03-26 CN CN2007800194876A patent/CN101455023B/zh not_active Expired - Fee Related
- 2007-03-26 US US12/294,404 patent/US8005180B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US8005180B2 (en) | 2011-08-23 |
CN101455023A (zh) | 2009-06-10 |
CN101455023B (zh) | 2011-07-20 |
DE112007000767B4 (de) | 2010-06-24 |
JP4913131B2 (ja) | 2012-04-11 |
DE112007000767T5 (de) | 2009-01-29 |
US20090252270A1 (en) | 2009-10-08 |
WO2007116696A1 (ja) | 2007-10-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4913131B2 (ja) | データ識別装置および誤り測定装置 | |
US7253614B2 (en) | Proximity detector having a sequential flow state machine | |
JP4077454B2 (ja) | 位相比較回路及びクロックリカバリ回路 | |
JP4907647B2 (ja) | 波形整形装置および誤り測定装置 | |
KR100623890B1 (ko) | 디지털신호재생회로 | |
JP2009232366A (ja) | 信号処理装置 | |
TWI311864B (en) | Phase error determination method and digital phase-locked loop system | |
TWI573401B (zh) | 估測抖動容忍度的時脈資料回復電路與方法 | |
JP6839359B2 (ja) | ジッタ測定回路 | |
JP3564858B2 (ja) | デジタルpll回路 | |
JP2009253951A (ja) | パルス幅補正装置およびパルス幅補正方法 | |
US20070194820A1 (en) | Phase delay detection apparatus and method with multi-cycle phase range of operation | |
JP2005117368A (ja) | アイ開口モニタ | |
JP5733517B2 (ja) | 復調方法及び装置 | |
JP6475202B2 (ja) | 位相比較回路、及びその制御方法 | |
US11418314B2 (en) | Reception circuit | |
US10158351B1 (en) | Skew control apparatus and algorithm using a low pass filter | |
JP2009239441A (ja) | デューティ検出回路およびcdr回路 | |
JP6154419B2 (ja) | 位相調整装置及び位相調整方法 | |
JP2006140570A (ja) | 受信機およびプログラム | |
JP4617343B2 (ja) | クロックリカバリ回路 | |
JP4849470B2 (ja) | 周波数/位相比較器 | |
JP4778013B2 (ja) | デューティ検出回路およびcdr回路 | |
JP2012129841A (ja) | Pll回路 | |
JP2010021696A (ja) | Pll回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120117 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120118 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4913131 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150127 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |