JP3479128B2

JP3479128B2 - 位相調整回路

Info

Publication number: JP3479128B2
Application number: JP24711994A
Authority: JP
Inventors: 澄夫斉藤; 幸治小川; 敏浩鈴木
Original assignee: Anritsu Corp
Current assignee: Anritsu Corp
Priority date: 1994-09-14
Filing date: 1994-09-14
Publication date: 2003-12-15
Anticipated expiration: 2018-12-15
Also published as: JPH0888625A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、データ信号とクロック
信号との相対的な位相を調整する位相調整回路に関し、
特に数ＧＨ_Zの超高周波帯において位相調整の高速化を
図った位相調整回路に関する。本発明は、データ通信等
の分野において、クロック信号とそれに同期して入力さ
れるデータ信号を解析する符号誤り測定装置やロジック
アナライザ等のディジタル信号解析装置、またデータ信
号とクロック信号とを同期して出力しなければならない
パターン発生器等に用いられる。

【０００２】

【従来の技術】符号誤り測定装置やロジックアナライザ
等のディジタル信号解析装置は、外部から入力されたデ
ータ信号をコンパレータで波形整形して振幅のゆらぎ成
分を取り除き、そしてその波形整形されたディジタル信
号を識別器でクロック信号に基づいて識別（すなわち２
値レベルの符号判定）して位相のゆらぎ成分を取り除い
た後に、そのデータ信号の符号誤り測定、ロジック解析
等の解析を行うようにしている。

【０００３】上記のように、データ信号をクロック信号
に基づいて識別する場合には、データ信号の２値レベル
が最も安定しているタイミングで識別されるように、識
別器に入力されるデータ信号とクロック信号との相対的
な位相（タイミング）を調整する必要がある。すなわ
ち、図７( ａ) 及び図７( ｂ) の( ロ) に示すように、
データ信号のアイパターンの状態遷移点，のほぼ中
間点（位相余裕が最も大きい点）にクロック信号の立
上りタイミングが位置するようにする。そのような位相
調整を行うための技術として、従来から、図６及び図８
に示すような位相調整回路があった。

【０００４】図６の従来例は、特開平５−７１３５号公
報に開示された、超高周波帯の符号誤り測定装置におい
て誤り率を位相調整の制御に用いるようにしたものであ
る。コンパレータ１は、入力データ信号を参照電圧発生
器２からの参照電圧と比較して、すなわち波形整形して
出力する。可変遅延器３は、入力クロック信号を制御部
９からの制御信号に応じて遅延し、入力データ信号に対
する入力クロック信号の位相を相対的に可変する。識別
器４は、コンパレータ１から出力されたデータ信号のレ
ベルを、可変遅延器３から出力されたクロック信号の立
上り（又は立下り）のタイミングで符号判定し、その識
別出力を誤り測定部５へ出力する。

【０００５】誤り測定部５は、基準データ発生器６、符
号比較器７及び演算器８から構成されており、基準デー
タに基づいて入力データ信号の誤り率を検出する。基準
データ発生器６は、可変遅延器３からのクロック信号に
同期させて、入力データ信号のパターンと同一のパター
ン（すなわち入力データ信号に誤りがなかった場合のパ
ターンと同一のパターン）を有する基準データを発生す
る。なお、この基準データを発生させるために、基準デ
ータ発生器６内においては、入力データ信号に対して同
期引き込み動作が行なわれる。符号比較器７は、識別出
力と基準データとのパターン（符号）比較を行って、符
号の一致、不一致を判定する。演算器８は、符号比較器
７からの判定結果に基づいて、基準データ発生器６の同
期引き込み動作が完了したか否か（すなわち同期状態か
同期外れ状態か）を判定して、同期外れ状態の場合はさ
らに同期引き込み動作を行わせるとともに、同期状態の
場合は入力データ信号の符号誤り率を算出する。

【０００６】制御部９は、可変遅延器３の入力クロック
信号に対する遅延量を所定範囲連続的に可変するととも
に、演算器８から出力される誤り率を、その可変した遅
延量に対応させて内部のメモリに記憶する。制御部９
は、さらに、メモリに記憶した遅延量と誤り率との関係
から誤り率が最大となる遅延量（特異点）を検出し、そ
の特異点に基づいて誤り率が最小となる遅延量を求め
て、例えば特異点に入力クロック信号の半周期分の時間
を加減した遅延量を求めて可変遅延器３に設定する。

【０００７】ここで、図７を用いて、上記制御部９によ
る可変遅延器３の遅延量の制御方法を説明する。すなわ
ち、識別器４に入力されるデータ信号が図７( ａ) に示
すような場合において、識別器４に入力されるクロック
信号の位相が図７( ｂ) の( イ) ，( ロ) ，( ハ) のよ
うに連続的に変化すると、可変遅延器３の遅延量に対す
る誤り率の関係が図７( ｃ) のようになって、それが制
御部９のメモリに記憶される。したがって、制御部９
は、この図７( ｃ) の関係に基づいて、誤り率が最大と
なる遅延量（特異点）Ｄ₁又はＤ₃から誤り率が最小と
なる遅延量Ｄ₂を求めて可変遅延器３を設定する。

【０００８】一方、図８の従来例は、その主要部が「10
Ｇｂ/ ＳＤＣＦＬ位相検出機能付き識別回路」（西野
他，1994年春季電子情報通信学会B-1068）に示された
ものである。コンパレータ１、参照電圧発生器２、可変
遅延器３及び識別器４については、前述の図６と同一の
内容であるので説明を省略する。ＥＯＲ（排他的論理和
回路）１１は、コンパレータ１から出力されて識別器４
に入力されるデータ信号と識別器４から出力される識別
出力との排他的論理和をとる。換言すれば、両信号間の
パターン（符号）比較を行って、符号の一致、不一致を
判定している。直流平均値検出器１２は、ＥＯＲ１１か
ら出力されるパターン比較の結果を示す信号の直流平均
値を検出して出力する。直流平均値検出器１２から出力
された直流平均値のアナログ値は、Ｄ／Ａ変換器１３で
ディジタル値に変換されて制御部１４に入力される。

【０００９】制御部１４は、可変遅延器３の入力クロッ
ク信号に対する遅延量を所定範囲連続的に可変するとと
もに、その可変した遅延量に対応させてＤ／Ａ変換器１
３から出力される直流平均値のディジタル値を内部のメ
モリに記憶する。制御部１４は、さらに、メモリに記憶
した遅延量と直流平均値との関係から、設定すべき遅延
量を求めて可変遅延器３を設定する。

【００１０】ここで、図９を用いて、上記制御部１４に
よる可変遅延器３の遅延量の制御方法を説明する。すな
わち、識別器４に入力されるデータ信号が図９( ａ) に
示すような場合において、識別器４に入力されるクロッ
ク信号の位相が図９( ｂ) の( イ) ，( ロ) ，( ハ) の
ように連続的に変化すると、可変遅延器３の遅延量に対
する直流平均値の関係が図９( ｃ) のようになって、そ
れが制御部１４のメモリに記憶される。したがって、制
御部１４は、図９( ｃ) の関係に基づいて、直流平均値
が最小となる遅延量ｄ₁ と最大となる遅延量ｄ₃ から設
定すべき遅延量ｄ₂ を求めて可変遅延器３を設定する。

【００１１】

【発明が解決しようとする課題】しかしながら、これら
の従来例には、それぞれ次のような問題があった。６図
の従来例の場合には、前述のように、誤り測定部５内に
おいて入力データ信号と基準データとの同期引き込み動
作を行って同期状態になった後に、可変遅延器３の遅延
量を連続的に可変して誤り率の検出を行い、その結果に
基づいてクロック信号とデータ信号との位相調整を行っ
ている。しかし、上記同期引き込み動作に要する時間
は、入力データ信号のパターンの周期長に比例して長く
なるものであるために、このパターンの周期長が数Ｍビ
ット以上になると、可変遅延器３の遅延量を可変する時
間に対して無視できないくらい長くなってしまい、位相
調整に要する時間が長くなり過ぎるという問題があっ
た。

【００１２】８図の従来例の場合には、誤り率を検出し
ていないので、上記のように位相調整に要する時間が長
くなり過ぎるという問題はないが、数ＧＨｚ以上の超高
周波帯では次のような問題があった。すなわち、コンパ
レータ１から出力したデータ信号を識別器４へ入力する
とともに、分岐してＥＯＲ１１へも入力する必要がある
ために、データ信号のファンアウトが増加し、データ信
号の波形の劣化に大きく影響する。なお、波形の劣化を
防止するためには、分配器を付加することも考えられる
が、能動形の分配器では波形劣化が生じ、また受動形の
分配器では振幅低下が生じるという欠点があるととも
に、回路規模が大きくなり、コスト高ともなって現実的
ではない。本発明の目的は、上記課題を解決した位相調
整回路を提供することである。

【００１３】

【課題を解決するための手段】上記課題を解決するため
に、本発明では、識別器の出力の直流平均値が、( イ)
波形整形回路（コンパレータ）において、入力データ信
号を波形整形するための参照電圧を入力データ信号のレ
ベルのどの位置に設定するか、( ロ) 識別器において、
クロック信号がデータ信号を識別するタイミングを識別
器に入力されるデータ信号の時間方向のどの位置に設定
するか、の条件によって変化すること、そして、このこ
とを利用して、データ信号のアイパターンの状態遷移点
（前述の図７( ａ) の，）を特異点として検出し、
この結果から設定したい可変遅延器の遅延量を特定でき
ることに着目した。

【００１４】したがって、本発明の位相調整回路は、図
１の基本構成図に示すように、入力データ信号を参照電
圧と比較し波形整形して出力する波形整形回路１５と、
前記参照電圧を変化させるための参照電圧発生器２と、
入力クロック信号を受けて遅延させる可変遅延器２と、
前記波形整形回路から出力されたデータ信号を前記可変
遅延器から出力されたクロック信号のタイミングで符号
判定して出力する識別器４と、該識別器で符号判定され
た前記波形整形回路からのデータ信号の直流平均値を検
出する直流平均値検出器１８と、該直流平均値検出器の
出力を受けて前記可変遅延器の遅延量を変化させる制御
回路２０とを備えた。

【００１５】

【作用】手段の( イ) 、( ロ) に示した内容、すなわち
識別器の出力の直流平均値がどのように変化するかを、
図１及び図１０を用いて説明する。波形整形回路１５へ
入力される入力データ信号が、図１０( ａ) のアイパタ
ーンで示されるように、ハイレベルとロウレベルの割合
が同じ（すなわちマーク率が１／２）であり、また、波
形整形回路１５へ入力される参照電圧が、図１０(ａ)
に示されるように、入力データ信号のの位置（ハイレ
ベルとロウレベルとの中間の電圧），の位置（中間の
電圧より高い電圧）及びの位置（中間の電圧より低い
電圧）に可変されて設定されたとすると、波形整形回路
１５から出力されるデータ信号は、参照電圧，，
に対応して、それぞれ図１０( ｂ) の( イ) ，( ロ) ，
( ハ) のようになる。

【００１６】波形整形回路１５からのデータ信号は、そ
れぞれ識別器４に入力されて、可変遅延器３からのクロ
ック信号（入力クロック信号が図１０( ｃ) のように遅
延されたもの）によって識別される。そして、識別器４
からの識別出力は、それぞれ直流平均値検出器１８に入
力されて、直流平均値が検出される。検出された直流平
均値は、参照電圧，，に対応して、それぞれ図１
０( ｄ) の( イ) ，( ロ) ，( ハ) のようになる。すな
わち、参照電圧がの場合には、図１０( ｄ) の( イ)
に示すように、直流平均値は状態遷移点を除いて理想的
には入力クロック信号の遅延量に関わらず識別出力の中
間値となる。の場合には、( ロ) に示すように、入力
データ信号の状態遷移点においては上記中間値より低い
電圧となる。また、の場合には、( ハ) に示すよう
に、の場合とは逆に、入力データ信号の状態遷移点に
おいては上記中間値より高い電圧となる。

【００１７】以上から、波形整形回路１５に入力される
参照電圧を入力データ信号のハイレベルとロウレベルと
の中間の電圧から少しずらした電圧に設定し、かつ、識
別器４へ入力されるクロック信号の位相を入力データ信
号の状態遷移点を検出できる程度に可変することによっ
て、識別出力の直流平均値の変動で上記状態遷移点を特
異点（図１０( ｄ) 参照）として認識できることが分か
る。したがって、上記のようにして特異点を認識し、か
つ、認識したその特異点に基づいて上記状態遷移点間の
ほぼ中間点を求め、この中間点に可変遅延器３の遅延量
を設定することによって、入力データ信号と入力クロッ
ク信号との相対的な位相を最適に調整できるようにした
ことが本発明の特徴である。

【００１８】ここで、識別器４の出力の直流平均値が図
１０( ｄ) のように変動する理由を、図１及び図１１を
用いて説明する。なお、図１１に示す各波形は、図１０
のアイパターンで示したものとは違って、データ周期に
同期して変化する様子を示している。図１１( ａ) に示
す入力データ信号が波形整形回路１５へ入力されて、図
１１( ａ) の，，の位置に示される参照電圧によ
って波形整形されると、波形整形回路１５から出力され
るデータ信号は、参照電圧，，に対応して、それ
ぞれ図１１( ｂ) の( イ) ，( ロ) ，( ハ) のように変
化する。

【００１９】これらのデータ信号が識別器４へ入力され
て識別される場合において、まず、識別器４へ入力され
るクロック信号の遅延量が入力データ信号の状態遷移点
間の中央にくるように可変遅延器３によって設定される
（すなわち図１１( ｃ) の(イ) に示すようにクロック
信号の立上りのタイミングが状態遷移点間の中央にくる
ように調整される）と、識別器４からの出力は、図１１
( ｃ) の( ロ) の実線に示すように、入力データ信号に
対して遅延されるだけでマーク率には変化が生じない。
そのため直流平均値検出器１８で検出される直流平均値
は、図１１( ｃ) の( ロ) の点線に示すように、識別出
力のハイレベル及びロウレベル電圧の中間値となる。

【００２０】次に、識別器４へ入力されるクロック信号
の遅延量が入力データ信号の状態遷移点に可変遅延器３
によって設定される（すなわち図１１( ｄ) の( イ) に
示すようにクロック信号の立上りのタイミングが状態遷
移点にくるように調整される）と、識別器４の出力は、
参照電圧，，に対応して次のように変化する。す
なわち、参照電圧がの場合には、識別出力は状態が特
定されず、直流平均値は不定の電圧となる。の場合に
は、図１１( ｄ) の( ロ) に示すように、識別出力のハ
イレベルの割合が少なくなり、直流平均値は識別出力の
上記中間値より小さくなる。また、の場合には、図１
１( ｄ) の( ハ) に示すように、の場合とは逆に、識
別出力のハイレベルの割合が多くなり、直流平均値は識
別出力の上記中間値より大きくなる。

【００２１】したがって、以上のことから、図１１(
ｃ) ，( ｄ) に示した直流平均値をアイパターンの形で
示すと、図１０( ｄ) に示したような直流平均値の変動
となる。なお、以上マーク率が１／２の場合について、
参照電圧とクロック信号の位相とを変化させることによ
って、識別器４の出力の直流平均値を変動させることが
できることを説明したが、これは、ハイレベルとロウレ
ベルの割合が同率でない（すなわちマーク率が１／２で
ない）場合にも適用することができる。その場合、マー
ク率の変化に応じて、識別器の出力の直流平均値もハイ
レベル側又はロウレベル側に片寄るので、クロック信号
の遅延量を変化させた場合の直流平均値の変動量は小さ
くなる。しかしながら、この場合でも、直流平均値の変
動が認識できることはもちろんである。

【００２２】

【実施例】以下、本発明の一実施例を図面を用いて説明
する。（第１の実施例）図２は、第１の実施例を示す位相調整
回路のブロック図である。なお、従来例と同一の構成部
分には同一の記号を付けてある。波形整形回路を構成す
るコンパレータ１は、超高周波用の半導体素子（例えば
ガリウムヒ素型ＦＥＴ）等で構成されており、入力デー
タ信号を可変直流電源２ａからの参照電圧と比較して、
すなわち波形整形して出力する。なお、可変直流電源２
ａは、図１０( ａ) に示す，，等の参照電圧を出
力できる参照電圧発生器である。

【００２３】可変遅延器３は、入力クロック信号を制御
回路２０からの制御信号に応じて遅延し、入力データ信
号に対する入力クロック信号の位相を相対的に可変す
る。なお、超高周波用の可変遅延器３としては、信号線
路長をスラグ可変することによって、その遅延量を可変
する可変長スラブライン構造のものが用いられる。信号
線路長は、サーボモータ等の駆動装置で摺動される。識
別器４は、例えばＤタイプのフリップフロップで構成さ
れており、コンパレータ１から出力されてＤ端子に入力
されるデータ信号のレベルを、可変遅延器３から出力さ
れてＣＰ端子に入力されるクロック信号の立上り（又は
立下り）のタイミングで符号判定し、その識別出力を直
流平均値検出器１８へ出力する。直流平均値検出器１８
は、抵抗Ｒ１とコンデンサＣ１によって積分回路を構成
しており、識別出力の平均直流電圧（直流平均値）を検
出して制御回路２０へ出力する。

【００２４】制御回路２０は、Ａ／Ｄ変換器２１，第１
のメモリ２２，特異点検出手段２３，第１の遅延量設定
手段２４及びＤ／Ａ変換器２５で構成されており、主に
可変遅延器３の遅延量を順次可変しつつ直流平均値検出
器１８からの直流平均値を記憶して特異点を検出し、そ
の特異点に基づいて可変遅延器３の遅延量を最適値に設
定する。なお、特異点検出手段２３及び第１の遅延量設
定手段２４は、主にマイクロプロセッサ（ＣＰＵ）によ
って実現される。

【００２５】直流平均値検出器１８から出力された直流
平均値は、Ａ／Ｄ変換器２１でディジタルデータに変換
された後に、第１の遅延量設定手段２４から出力される
アドレス値に対応して第１のメモリ２２に順次記憶され
る。特異点検出手段２３は、第１のメモリ２２からデー
タを読出して、直流平均値検出器１８から出力された直
流平均値の電圧の特異点（すなわち図１０（ｄ）の(
ロ) 又は( ハ) に示す特異点）をメモリのアドレス値の
情報として検出し、第１の遅延量設定手段２４へ出力す
る。

【００２６】第１の遅延量設定手段２４は、次の二つの
処理を行う。第一の処理は、可変遅延器３の遅延量を入
力クロック信号の一周期分の時間範囲にわたって所定時
間間隔、例えば一周期分の時間（Ｔ）を２０分割した時
間（Ｔ／２０）間隔で順次設定するための信号を出力す
るとともに、その順次設定される遅延量に対応するよう
に第１のメモリ２２のアドレス値を発生させて出力す
る。第１のメモリ２２は、このアドレス値を受けて、前
述のように、Ａ／Ｄ変換された直流平均値を順次記憶す
る。

【００２７】第二の処理は、特異点検出手段２３から前
述の特異点に対応するアドレス値の情報を受けて、この
アドレス値の情報から特異点に対応する可変遅延器３の
遅延量を特定するとともに、その遅延量に入力クロック
信号のほぼ半周期分の時間（Ｔ／２）を加減した遅延量
（すなわち図１０( ａ) に示す状態遷移点のほぼ中間点
に対応する遅延量）を求めて、可変遅延器３をその遅延
量に設定するための信号を出力する。なお、第１の遅延
量設定手段２４は、このように遅延量が特定できるよう
に、第１のメモリ２２のアドレス値と可変遅延器３の遅
延量との関係（図１３( ａ) 参照）を把握し記憶してい
る。第１の遅延量設定手段２４から出力された可変遅延
器３の遅延量を設定するための信号は、Ｄ／Ａ変換器２
５でアナログ信号に変換された後に、可変遅延器３の駆
動装置（サーボモータ等）に制御信号として供給され
る。

【００２８】ここで、入力データ信号と入力クロック信
号との位相調整を行う手順を説明する。（Ｓ１）入力データ信号をオシロスコープでモニタし
て、図１０( ａ) に示すハイレベル及びロウレベルの電
圧を予め測定する。そして、ハイレベルとロウレベルと
の中間の電圧（図１０( ａ) のに対応）をコンパレー
タ１にとっての最適値として算出し、さらにこの最適値
から４５％位ずれた電圧（図１０( ａ) の又はに対
応）を算出する。なお、最適値から４５％位ずれた電圧
を特許請求の範囲では「補正の電圧」としている。（Ｓ２）参照電圧が、上記最適値から４５％位ずれた電
圧（図１０( ａ) のに対応）になるように可変直流電
源２ａを調整する。これは、作用で述べたように、直流
平均値検出器１８の出力から特異点を検出できるように
するためである。なお、この参照電圧としては、図１０
( ａ) のに対応する電圧でもよいが、以下を例に説
明する。（Ｓ３）可変遅延器３の遅延量を０にし、この状態か
ら、遅延量をＴ／２０間隔でＴになるまで順次増加させ
るとともに、この遅延量の増加に対応して発生されるア
ドレス値にしたがって、直流平均値のディジタルデータ
を第１のメモリ２２に順次記憶する。なお、Ｔは前述の
入力クロック信号の一周期分の時間である。（Ｓ４）第１のメモリ２２からデータを読出して、直流
平均値の最大の電圧（図１０( ｄ) の( ハ) に示す特異
点）をメモリのアドレス値の情報として検出する。（Ｓ５）このアドレス値の情報から特異点における可変
遅延器３の遅延量を特定し、その遅延量からＴ／２増加
した遅延量を求めて、可変遅延器３に設定する。すなわ
ち、図１０( ｄ) の( ハ) に示す遅延量τ₀ を特定し、
次にτ_iを求めて可変遅延器３に設定する。なお、この
場合、Ｔ／２増加した遅延量を求める代わりに、相隣合
う特異点の中間の遅延量を求めるようにしてもよい。（Ｓ６）参照電圧を上記中間の電圧（最適値）に設定す
る。すなわち、位相調整が済んだ後は、コンパレータ１
の参照電圧を最適な状態にする。

【００２９】なお、上記において、特異点を検出するた
めに、参照電圧を「最適値から４５％ずれた電圧」と
し、また可変する遅延量の間隔を「Ｔ／２０」とした
が、これらの値は、入力データ信号の振幅が０．２５Ｖ
でマーク率が１／８〜７／８の場合、特異点の電圧とし
て最大値５ｍＶ〜２００ｍＶが検出できる値であり、経
験的に求めたものである。以上、位相調整回路について
説明したが、この位相調整回路を用いて符号誤り測定を
行う場合には、図６の従来例に示したように、識別器４
の識別出力と可変遅延器３からのクロック信号とを誤り
測定部５へ入力するようにすればよい。

【００３０】（第２の実施例）図３は、第２の実施例を
示す位相調整回路のブロック図である。第１の実施例
（図２）では参照電圧の設定は手動であったが、この実
施例では自動的に行うようにした。したがって、この実
施例は第１の実施例に対して、次の点が異なる。

【００３１】すなわち、波形整形回路１５は、コンパレ
ータ１の他に、ハイレベル検出器１６とロウレベル検出
器１７とで構成される。ハイレベル検出器１６及びロウ
レベル検出器１７は、例えば図１２に示すように、それ
ぞれ、ダイオードｄ１，コンデンサＣ２及び抵抗Ｒ２に
よって正方向及び負方向のピーク検波回路を構成してお
り、入力データ信号のハイレベル及びロウレベルの電圧
を検出する。参照電圧発生器としてＤ／Ａ変換器２ｂを
用いて、ディジタルデータによって、図１０( ａ) に示
す，，等の参照電圧を発生できるようにしてい
る。

【００３２】制御回路２０は、第１の実施例の場合に対
して、波形整形回路１５から出力されるハイレベル及び
ロウレベルの電圧に基づいて、参照電圧発生器（Ｄ／Ａ
変換器２ｂ）を制御するための、Ａ／Ｄ変換器２６，第
２のメモリ２７及び参照電圧設定手段２８が追加されて
いる。なお、参照電圧設定手段２８は、主にマイクロプ
ロセッサ（ＣＰＵ）によって実現される。波形整形回路
１５から出力された入力データ信号のハイレベル及びロ
ウレベルの電圧は、それぞれＡ／Ｄ変換器２６でディジ
タルデータに変換された後に、第２のメモリ２７に記憶
される。

【００３３】参照電圧設定手段２８は、次の二つの処理
を行う。第一の処理は、第２のメモリ２７からハイレベ
ル及びロウレベルの電圧を読出して、ハイレベルとロウ
レベルとの中間の電圧（図１０( ａ) のに対応）をコ
ンパレータ１にとっての最適値として求め、さらにこの
最適値から４５％位ずれた電圧（図１０( ａ) の又は
に対応）を求める。第二の処理は、次の条件によっ
て、第一の処理で求めた２種類の電圧の一方が参照電圧
として発生されるように参照電圧発生器（Ｄ／Ａ変換器
２ｂ）を制御する。すなわち、前述の特異点検出手段２
３から特異点の情報を受ける前は、最適値から４５％位
ずれた電圧を、また特異点の情報を受けた後は、中間の
電圧（最適値）を参照電圧として発生させる。

【００３４】なお、入力データ信号と入力クロック信号
との位相調整を行う手順は、第１の実施例の（Ｓ１）〜
（Ｓ６）の手順と基本的には同じである。ただし、第１
の実施例では（Ｓ１），（Ｓ２）及び（Ｓ６）の手順に
ついては、人が手動で測定，算出，調整，設定等を行っ
ていたが、この実施例では、上述のように自動的に行う
ようにしている点が異なる。

【００３５】（第３の実施例）図４は、第３の実施例を
示す位相調整回路のブロック図である。第１及び第２の
実施例（図２，図３）では、特異点の検出は、可変遅延
器３の遅延量を順次可変しつつ直流平均値検出器１８か
らの直流平均値をメモリに記憶することによって行った
が、この実施例では、上記直流平均値を可変遅延器３に
負帰還することによって行っている。すなわち、可変遅
延器３，識別器４，直流平均値検出器１８及び制御回路
２０で負帰還ループを形成すれば、この負帰還ループは
特異点の近傍（例えば図１４( ａ) に示すＡ点）で安定
（収束）するということを利用している。なお、参照電
圧の設定は、第２の実施例と同様の構成で自動的に行う
ようにしている。

【００３６】したがって、この実施例は第２の実施例に
対して、制御回路２０の特異点の検出に係わる部分が次
のように異なる。すなわち、制御回路２０において、特
異点の検出は、比較電圧発生器２９，負帰還回路３０
（減算器３１及び低域通過フィルタ( ＬＰＦ) ３２を含
む），Ａ／Ｄ変換器３５，収束判定手段３６，第２の遅
延量設定手段３７，制御手段３８，Ｄ／Ａ変換器３９及
び切換器４０によって行われる。なお、収束判定手段３
６，第２の遅延量設定手段３７及び制御手段３８は、主
にマイクロプロセッサ（ＣＰＵ）によって実現される。

【００３７】比較電圧発生器２９は、直流平均値検出器
１８から出力された直流平均値と電圧比較を行うための
基準となる比較電圧を発生する。比較電圧としては、図
１４( ａ) に示すように、直流平均値の電圧の最大値
（特異点）より小さい電圧が発生される。なお、比較電
圧は、予め分かっている入力データ信号のマーク率に応
じて変更されるものである。負帰還回路３０は、減算器
３１及びＬＰＦ（低域通過フィルタ）３２で構成されて
おり、直流平均値検出器１８から出力された直流平均値
と上記比較電圧とを受けて、両方の電圧を等しくする
（換言すれば電圧差を０にする）ように可変遅延器３の
遅延量を変化させるための信号を出力する。すなわち、
減算器３１は両方の電圧の比較（減算）行い、ＬＰＦ３
２はその比較結果から雑音成分を除いた信号をＡ／Ｄ変
換器３５及び切換器４０へ出力する。

【００３８】収束判定手段３６は、Ａ／Ｄ変換器３５で
ディジタルデータに変換されて出力された負帰還回路３
０からの信号の電圧値を検出するとともに、この電圧値
の変動量に基づいて直流平均値検出器１８から出力され
た直流平均値と上記比較電圧とが等しいか否かを判定し
て、等しいと判定した時は特異点の情報を出力する。す
なわち、直流平均値と比較電圧とが一致している場合
は、直流平均値が特異点の近傍、例えば図１４( ａ) に
示すＡ点に固定している（負帰還ループが収束してい
る）ために、上記電圧値の変動量がほとんど０となる。

【００３９】なお、図１４( ａ) から分かるように、特
異点と負帰還ループが収束するＡ点とは遅延量がずれて
いるが、直流平均値の変化が特異点付近で急峻である場
合には、そのずれは無視できる。したがって、この実施
例ではＡ点を検出したことを以て、特異点を検出したと
している。また、ここでは、図１４( ａ) に示すＡ点、
すなわち特異点の近傍の減少側のエッジで負帰還ループ
が収束するというように説明したが、増加側のエッジの
Ｂ点で収束するように構成にしてもよいことはもちろん
である。

【００４０】第２の遅延量設定手段３７は、収束判定手
段３６から特異点の情報と電圧値とを受けて、特異点に
おける電圧値（換言すれば直流平均値と比較電圧とが一
致した時の電圧値）から、この特異点に対応する可変遅
延器３の遅延量（図１４( ａ) のτ_a）を特定し記憶す
る。そして、その遅延量に入力クロック信号のほぼ半周
期分の時間（Ｔ／２）を加減した遅延量（図１４( ａ)
のτ_i）を求めて、可変遅延器３を設定するために出力
する。なお、第２の遅延量設定手段３７は、このように
遅延量の特定ができるように、収束判定手段３６から入
力される電圧値と可変遅延器３の遅延量との関係（図１
３( ｂ) 参照）を把握し記憶している。第２の遅延量設
定手段３７からのディジタル出力は、Ｄ／Ａ変換器３９
でアナログ値に変換されて切換器４０へ出力される。切
換器４０は、制御手段３８からの制御信号に基づいて、
負帰還回路３０からの出力とＤ／Ａ変換器３９からの出
力とを切り換えて可変遅延器３に出力する。

【００４１】制御手段３８は、収束判定手段３６からの
出力を受けて、この出力から上記特異点の情報を検出す
る前は、切換器４０が負帰還回路３０からの出力を可変
遅延器３に出力させ、かつ、前述の参照電圧発生手段２
８が参照電圧発生器（Ｄ／Ａ変換器２ｂ）に参照電圧と
して前述の最適値から４５％位ずれた電圧を発生させる
ように制御信号を出力する。また、上記特異点の情報を
検出した後は、切換器４０がＤ／Ａ変換器３９からの出
力を可変遅延器３に出力させ、かつ、参照電圧発生手段
２８が参照電圧発生器（Ｄ／Ａ変換器２ｂ）に参照電圧
として中間の電圧（最適値）を発生させるように制御信
号を出力する。なお、参照電圧発生手段２８は、第２の
実施例では特異点検出手段２３によって制御され、この
実施例では上記の制御手段３８によって制御されるとい
う違いはあるが、前述の二つの処理内容は変わらない。

【００４２】ここで、入力データ信号と入力クロック信
号との位相調整を行う手順を説明する。（Ｓ１）図１０( ａ) に示す入力データ信号のハイレベ
ル及びロウレベルの電圧を検出し記憶する。（Ｓ２）記憶したハイレベルとロウレベルの電圧から、
これらの中間の電圧（コンパレータ１にとっての最適
値）に対して４５％位ずれた電圧（図１０( ａ) のに
対応）を求めて、参照電圧として発生させる。また、可
変遅延器３に負帰還回路３０からの出力が入力されるよ
うに切換器４０を設定する。すなわち負帰還ループを形
成する。なお、この参照電圧としては、図１０( ａ) の
に対応する電圧でもよいが、以下を例に説明する。（Ｓ３）マーク率に対応した比較電圧を発生させる。比
較電圧は、図１４( ａ)に示すように、直流平均値の電
圧の最大値（特異点）より小さい電圧となる。（Ｓ４）負帰還ループが収束したかを判定する。そし
て、収束したと判定した時は特異点の情報を出力する。
負帰還ループが収束すると、例えば図１４（ａ）に示す
ように、直流平均値がＡ点( 特異点の近傍) で固定され
る。（Ｓ５）特異点の情報と負帰還回路３０の出力の電圧値
とから、この特異点に対応する可変遅延器３の遅延量
（図１４( ａ) のτ_a）を特定し、さらにその遅延量に
入力クロック信号のほぼ半周期分の時間（Ｔ／２）を加
算した遅延量（図１４( ａ) のτ_i）を求めて、可変遅
延器３を設定するためにＤ／Ａ変換器３９に出力する。（Ｓ６）可変遅延器３にＤ／Ａ変換器３９からの出力が
入力されるように切換器４０を切り換える。また、（Ｓ
１）で記憶したハイレベルとロウレベルの電圧から、こ
れらの中間の電圧（図１０( ａ) のに対応）をコンパ
レータ１にとっての最適値として求めて、参照電圧とし
て発生させる。

【００４３】以上説明したように、この実施例では、負
帰還ループを形成することによってアナログ的に特異点
を検出しているので、第１及び第２の実施例に比べて位
相調整の時間が短いという特徴がある。

【００４４】（第４の実施例）図５は、第４の実施例を
示す位相調整回路のブロック図である。第３の実施例
（図４）では、負帰還ループを形成することによって特
異点の近傍（例えば図１４( ａ) に示すＡ点）を特定
し、これを特異点として検出したが、この実施例では、
負帰還ループを二度形成することによって特異点の両側
にそれぞれ特異点の近傍（例えば図１４( ｂ) に示すＡ
点とＢ点）を特定し、これらの中心を特異点として検出
するようにした。したがって、この実施例は第３の実施
例に対して、次の点が異なる。

【００４５】すなわち、制御回路２０の中の負帰還回路
３０は、減算器３１及びＬＰＦ３２の他に、反転増幅器
３３と切換器３４とで構成される。反転増幅器３３は減
算器３１からの出力を位相反転して出力する。切換器３
４は、制御手段３８からの制御信号によって、減算器３
１からの出力と反転増幅器３３からの出力とを切り換え
て、ＬＰＦ３２に出力する。

【００４６】ここで、負帰還ループを二度形成して、特
異点を検出することについて、以下に説明する。まず、
切換器３４が減算器３１からの出力をＬＰＦ３２に出力
している場合は、第３の実施例と同様の負帰還ループ
（第１のループという）が形成され、例えば図１４(
ｂ) に示すＡ点（特異点近傍の減少側のエッジ）に直流
平均値が固定される。したがって、第２の遅延量設定手
段３７は、収束判定手段３６から出力される特異点の情
報と電圧値とを受けて、特異点における電圧値（換言す
れば直流平均値と比較電圧とが一致した時の電圧値）か
ら、この特異点に対応する可変遅延器３の遅延量（図１
４( ｂ) のτ_a）を特定し記憶する。すなわち、第１の
ループによって、特異点の近傍の一方に対応する可変遅
延器３の遅延量が特定される。

【００４７】次に、切換器３４が反転増幅器３３からの
出力をＬＰＦ３２に出力している場合は、第３の実施例
と異なった負帰還ループ（第２のループという）が形成
され、例えば図１４( ｂ) に示すＢ点（特異点近傍の増
加側のエッジ）に直流平均値が固定される。したがっ
て、第２の遅延量設定手段３７は、上記と同様に、収束
判定手段３６から出力される特異点の情報と電圧値とを
受けて、特異点における電圧値（換言すれば直流平均値
と比較電圧とが一致した時の電圧値）から、この特異点
に対応する可変遅延器３の遅延量（図１４( ｂ) の
τ_b）を特定し記憶する。すなわち、第２のループによ
って、特異点の近傍の他方に対応する可変遅延器３の遅
延量が特定される。

【００４８】そして、第２の遅延量設定手段３７は、上
記第１及び第２のループによって求められた特異点の近
傍の遅延量（図１４( ｂ) のτ_a，τ_b）から、それら
の中心の遅延量を特異点の遅延量（図１４( ｂ) のτ
₀ ）として特定し、そして、その遅延量に入力クロック
信号のほぼ半周期分の時間（Ｔ／２）を加減した遅延量
（図１４( ｂ) のτ_i）を求めて、可変遅延器３を設定
するために出力する。

【００４９】制御手段３８は、上記第１及び第２のルー
プを形成するために、切換器３４を切り換える必要があ
るという点において第３の実施例とは多少異なる。すな
わち、収束判定手段３６からの出力を受けて、この出力
から上記特異点の情報を検出する前は、切換器３４が減
算器３１からの出力をＬＰＦ３２に出力させ、切換器４
０が負帰還回路３０からの出力を可変遅延器３に出力さ
せ、前述の参照電圧発生手段２８が参照電圧発生器（Ｄ
／Ａ変換器２ｂ）に参照電圧として前述の最適値から４
５％位ずれた電圧を発生させるように、換言すれば第１
のループを形成するように制御信号を出力する。

【００５０】そして、第１のループが形成された状態で
上記特異点の情報を検出したときは、切換器３４が反転
増幅器３３からの出力をＬＰＦ３２に出力させるよう
に、換言すれば第２のループを形成するように制御信号
を出力する。さらに、第２のループが形成された状態で
上記特異点の情報を検出した後は、切換器４０がＤ／Ａ
変換器３９からの出力を可変遅延器３に出力させ、か
つ、参照電圧発生手段２８が参照電圧発生器（Ｄ／Ａ変
換器２ｂ）に参照電圧として中間の電圧（最適値）を発
生させるように制御信号を出力する。

【００５１】ここで、入力データ信号と入力クロック信
号との位相調整を行う手順を説明する。（Ｓ１）図１０( ａ) に示す入力データ信号のハイレベ
ル及びロウレベルの電圧を検出し記憶する。（Ｓ２）記憶したハイレベルとロウレベルの電圧から、
これらの中間の電圧（コンパレータ１にとっての最適
値）に対して４５％位ずれた電圧（図１０( ａ) のに
対応）を求めて、参照電圧として発生させる。可変遅延
器３に負帰還回路３０からの出力が入力されるように切
換器４０を設定する。また、減算器３１からの出力がＬ
ＰＦ３２に入力されるように切換器３４を設定する。
（第１のループを形成する）なお、この参照電圧としては、図１０( ａ) のに対応
する電圧でもよいが、以下を例に説明する。（Ｓ３）マーク率に対応した比較電圧を発生させる。比
較電圧は、図１４( ｂ)に示すように、直流平均値の電
圧の最大値（特異点）より小さい電圧となる。（Ｓ４）第１のループが収束したかを判定する。そし
て、収束したと判定した時は特異点の情報を出力する。
第１のループが収束すると、例えば図１４( ｂ) に示す
ように、直流平均値がＡ点( 特異点の近傍) で固定され
る。（Ｓ５）特異点の情報と負帰還回路３０の出力の電圧値
とから、この特異点の近傍に対応する可変遅延器３の遅
延量（図１４( ｂ) のτ_a）を特定し記憶する。（Ｓ６）反転増幅器３３からの出力がＬＰＦ３２に入力
されるように切換器３４を設定する。（第２のループを
形成する）（Ｓ７）第２のループが収束したかを判定する。そし
て、収束したと判定した時は特異点の情報を出力する。
第２のループが収束すると、例えば図１４( ｂ) に示す
ように、直流平均値がＢ点( 特異点の近傍) で固定され
る。（Ｓ８）特異点の情報と負帰還回路３０の出力の電圧値
とから、この特異点の近傍に対応する可変遅延器３の遅
延量（図１４( ｂ) のτ_b）を特定し記憶する。（Ｓ９）特異点の近傍の、上記二つの遅延量（図１４(
ｂ) のτ_a，τ_b）から特異点の遅延量（図１４( ｂ)
のτ₀ ）を特定し、さらにその遅延量に入力クロック信
号のほぼ半周期分の時間（Ｔ／２）を加算した遅延量
（図１４( ｂ) のτ_i）を求めて、可変遅延器３を設定
するためにＤ／Ａ変換器３９に出力する。（Ｓ10）可変遅延器３にＤ／Ａ変換器３９からの出力が
入力されるように切換器４０を切り換える。また、（Ｓ
１）で記憶したハイレベルとロウレベルの電圧から、こ
れらの中間の電圧（図１０( ａ) のに対応）をコンパ
レータ１にとっての最適値として求めて、参照電圧とし
て発生させる。

【００５２】以上説明したように、この実施例では、負
帰還ループを二度形成することによって特異点の両側に
それぞれ特異点の近傍を特定し、これらの中心を特異点
として検出しているので、入力データ信号の波形劣化が
激しく、入力クロック信号の遅延量変化に対して直流平
均値の変動がゆるやかな場合においても、位相調整の時
間が短く、かつ正確な位相調整が行えるという特徴があ
る。

【００５３】

【発明の効果】以上のように、本発明は、波形整形回路
へ入力される参照電圧を変化させることと、識別器から
出力される識別出力の直流平均値を検出をすることとに
よって、入力データ信号の状態遷移点を検出して、入力
データ信号と入力クロック信号との相対的な位相を調整
するようにしたので、次のような効果を有している。誤り率に基づいて位相調整を行っていないので、同
期引き込み動作に要する時間が不要となり、位相調整の
時間が短縮できる。入力データ信号のパターンの周期長に依存しないの
で、例え、パターンの周期長が数Ｍビット以上になった
としても、位相調整に要する時間は一定で短い。波形整形回路から出力されるデータ信号を分岐する
必要がないので、データ信号のファンアウトを増加させ
て、データ信号の波形を劣化させることもない。回路規模も非常に小さなもので実現でき、かつコス
ト低減もできる。

【図面の簡単な説明】

【図１】本発明の位相調整回路の基本構成図、

【図２】本発明の第１の実施例を示す位相調整回路のブ
ロック図、

【図３】本発明の第２の実施例を示す位相調整回路のブ
ロック図、

【図４】本発明の第３の実施例を示す位相調整回路のブ
ロック図、

【図５】本発明の第４の実施例を示す位相調整回路のブ
ロック図、

【図６】位相調整回路の一つの従来例の構成を示すブロ
ック図、

【図７】図６の従来例の動作を説明するための図、

【図８】位相調整回路の他の従来例の構成を示すブロッ
ク図、

【図９】図８の従来例の動作を説明するための図、

【図１０】識別器の出力の直流平均値の変化を説明する
ための図、

【図１１】識別器の出力の直流平均値が変化する理由を
説明するための図、

【図１２】ハイレベル検出器及びロウレベル検出の構成
を示す図、

【図１３】第１及び第２の遅延量設定手段を説明するた
めの図、

【図１４】第３及び第４の実施例の動作を説明するため
の図。

【符号の説明】

１・・・・コンパレータ、２・・・・参照電圧発生器、３・・・・可
変遅延器、４・・・・識別器、１５・・・・波形整形回路、１６
・・・・ハイレベル検出器、１７・・・・ロウレベル検出器、１
８・・・・直流平均値検出器、２０・・・・制御回路、２２・・・・
第１のメモリ、２３・・・・特異点検出手段、２４・・・・第１
の遅延量設定手段、２７・・・・第２のメモリ、２８・・・・参
照電圧設定手段、２９・・・・比較電圧発生器、３０・・・・負
帰還回路、３６・・・・収束判定手段、３７・・・・第２の遅延
量設定手段、３８・・・・制御手段、４０・・・・切換器。

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) H04L 7/02 H04L 7/00 H04L 25/03 H03L 7/00

Claims

(57)【特許請求の範囲】

【請求項１】入力データ信号を参照電圧と比較し波形
整形して出力する波形整形回路（１５）と、前記参照電圧を変化させるための参照電圧発生器（２）
と、入力クロック信号を受けて遅延させる可変遅延器（３）
と、前記波形整形回路から出力されたデータ信号を前記可変
遅延器から出力されたクロック信号のタイミングで符号
判定して出力する識別器（４）と、該識別器で符号判定された前記波形整形回路からのデー
タ信号の直流平均値を検出する直流平均値検出器（１
８）と、該直流平均値検出器の出力を受けて前記可変遅延器の遅
延量を変化させる制御回路（２０）とを備え、前記参照電圧を変化させることと、前記直流平均値検出
器からの出力に基づいて入力クロック信号を遅延させる
こととによって、入力データ信号と入力クロック信号と
の相対的な位相を調整するようにしたことを特徴とする
位相調整回路。
【請求項２】前記制御回路は、前記直流平均値検出器からの出力を順次記憶する第１の
メモリ（２２）と、該第１のメモリからデータを読出して、前記直流平均値
検出器の出力の電圧の特異点を検出する特異点検出手段
（２３）と、前記可変遅延器の遅延量を変えて順次設定するとともに
その順次設定される遅延量に対応した信号を前記第１の
メモリに出力し、かつ、前記特異点検出手段から出力さ
れる前記特異点の情報を受けて、該情報に基づいて前記
可変遅延器に設定すべき遅延量を特定するとともに特定
した該遅延量を前記可変遅延器に出力する第１の遅延量
設定手段（２４）とを含むことを特徴とする請求項１記
載の位相調整回路。
【請求項３】前記波形整形回路は、前記入力データ信号のハイレベル電圧を検出するハイレ
ベル検出器（１６）と、該入力データ信号のロウレベル電圧を検出するロウレベ
ル検出器（１７）と、該入力データ信号を参照電圧と比較し波形整形して出力
するコンパレータ（１）とを含み、かつ、前記制御回路
は、前記直流平均値検出器からの出力を順次記憶する第１の
メモリ（２２）と、該第１のメモリからデータを読出して、前記直流平均値
検出器の出力の電圧の特異点を検出する特異点検出手段
（２３）と、前記可変遅延器の遅延量を変えて順次設定するとともに
その順次設定される遅延量に対応した信号を前記第１の
メモリに出力し、かつ、前記特異点検出手段から出力さ
れる前記特異点の情報を受けて、該情報に基づいて前記
可変遅延器に設定すべき遅延量を特定するとともに特定
した該遅延量を前記可変遅延器に出力する第１の遅延量
設定手段（２４）と、前記ハイレベル検出器及びロウレベル検出器からそれぞ
れ出力されたハイレベル電圧及びロウレベル電圧を記憶
する第２のメモリ（２７）と、該第２のメモリからデータを読出して、前記ハイレベル
電圧と前記ロウレベル電圧との中間の電圧及び該中間の
電圧に所定の電圧を加減した補正の電圧を求めるととも
に、前記特異点検出手段が前記特異点を検出する前は該
補正の電圧を、また該特異点を検出した後は該中間の電
圧を前記参照電圧発生器が前記参照電圧として発生する
ようにする参照電圧設定手段（２８）とを含むことを特
徴とする請求項１記載の位相調整回路。
【請求項４】前記波形整形回路は、前記入力データ信号のハイレベル電圧を検出するハイレ
ベル検出器（１６）と、該入力データ信号のロウレベル電圧を検出するロウレベ
ル検出器（１７）と、該入力データ信号を参照電圧と比較し波形整形して出力
するコンパレータ（１）とを含み、かつ、前記制御回路
は、前記直流平均値検出器の出力と電圧比較を行うための基
準となる比較電圧を発生する比較電圧発生器（２９）
と、該比較電圧発生器からの比較電圧と前記直流平均値検出
器からの出力とを受けて、該直流平均値検出器の出力を
該比較電圧と等しくするように前記可変遅延器の遅延量
を変化させるための信号を出力する負帰還回路（３０）
と、該負帰還回路から出力される信号の電圧値を検出して出
力するとともに、検出された該電圧値の変動量に基づい
て前記直流平均値検出器の出力と前記比較電圧とが等し
くなったか否かを判定して、等しくなったと判定した時
は特異点の情報を出力する収束判定手段（３６）と、該収束判定手段から前記特異点の情報と前記電圧値とを
受けて、該特異点における電圧値に基づいて前記可変遅
延器に設定すべき遅延量を特定して出力する第２の遅延
量設定手段（３７）と、制御信号に基づいて、前記負帰還回路からの出力と該第
２の遅延量設定手段からの出力とを切り換えて前記可変
遅延器に出力する切換器（４０）と、前記収束判定手段からの出力を受けて、該出力から前記
特異点の情報を検出する前は前記負帰還回路からの出力
を、また該特異点の情報を検出した後は前記第２の遅延
量設定手段からの出力を前記切換器が前記可変遅延器に
出力するように該切換器を制御するための前記制御信号
を出力する制御手段（３８）と、前記ハイレベル検出器及びロウレベル検出器からそれぞ
れ出力されたハイレベル電圧及びロウレベル電圧を記憶
する第２のメモリ（２７）と、該第２のメモリからデータを読出して、前記ハイレベル
電圧と前記ロウレベル電圧との中間の電圧及び該中間の
電圧に所定の電圧を加減した補正の電圧を求めるととも
に、前記制御手段が前記負帰還回路からの出力を前記可
変遅延器に出力するように前記切換器を制御していると
きは該補正の電圧を、また第２の遅延量設定手段からの
出力を該可変遅延器に出力するように該切換器を制御し
ているときは該中間の電圧を前記参照電圧発生器が前記
参照電圧として発生するようにする参照電圧設定手段
（２８）とを含むことを特徴とする請求項１記載の位相
調整回路。