JP2005117368A - アイ開口モニタ - Google Patents
アイ開口モニタ Download PDFInfo
- Publication number
- JP2005117368A JP2005117368A JP2003349092A JP2003349092A JP2005117368A JP 2005117368 A JP2005117368 A JP 2005117368A JP 2003349092 A JP2003349092 A JP 2003349092A JP 2003349092 A JP2003349092 A JP 2003349092A JP 2005117368 A JP2005117368 A JP 2005117368A
- Authority
- JP
- Japan
- Prior art keywords
- output
- circuit
- delay circuit
- monitor
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000003111 delayed effect Effects 0.000 claims abstract description 12
- 230000001934 delay Effects 0.000 claims abstract description 7
- 230000001172 regenerating effect Effects 0.000 claims abstract description 4
- 238000011084 recovery Methods 0.000 claims description 31
- 239000000284 extract Substances 0.000 claims description 7
- 230000010355 oscillation Effects 0.000 claims description 6
- 101100219315 Arabidopsis thaliana CYP83A1 gene Proteins 0.000 description 17
- 101100269674 Mus musculus Alyref2 gene Proteins 0.000 description 17
- 101100140580 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) REF2 gene Proteins 0.000 description 17
- 101000806846 Homo sapiens DNA-(apurinic or apyrimidinic site) endonuclease Proteins 0.000 description 16
- 101000835083 Homo sapiens Tissue factor pathway inhibitor 2 Proteins 0.000 description 16
- 102100026134 Tissue factor pathway inhibitor 2 Human genes 0.000 description 16
- 238000010586 diagram Methods 0.000 description 12
- 239000006185 dispersion Substances 0.000 description 8
- 230000010287 polarization Effects 0.000 description 7
- 238000012544 monitoring process Methods 0.000 description 5
- 230000007613 environmental effect Effects 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 230000001360 synchronised effect Effects 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000004891 communication Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000010363 phase shift Effects 0.000 description 1
- 238000013441 quality evaluation Methods 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
Images
Abstract
【解決手段】 入力データDINおよびデータ閾値DCを入力して入力データDINを識別再生するクロック・データ再生回路22と、入力データDINをモニタレベルREFで判別して所定時間だけ遅延させたデータおよび前記クロック・データ再生回路22から出力する再生データを入力して比較する排他的論理和回路20と、該排他的論理和回路の出力20から低周波成分を取り出す積分器21とからアイ開口モニタを構成する。前記所定時間は、前記クロック・データ再生回路22のDフリップフロップ12による識別再生タイミング用のクロックCLKを生成する位相同期ループの第1の遅延回路13の遅延時間と第2の遅延回路14の遅延時間との和に設定する。
【選択図】 図1
Description
請求項2にかかる発明は、請求項1に記載のアイ開口モニタにおいて、前記第3の遅延回路は、前記第1の遅延回路のレプリカと前記第2の遅延回路のレプリカで構成したことを特徴とする。
請求項3にかかる発明は、シリアルタイプの入力データおよびデータ閾値を入力し、該入力データからクロックを再生し該クロックにより前記入力データを識別再生するクロック・データ再生回路と、前記入力データを第1のモニタレベルで判別して第1の所定時間だけ遅延させたデータおよび前記クロック・データ再生回路から出力する再生データを入力して比較する第1の排他的論理和回路と、該第1の排他的論理和回路の出力から低周波成分を取り出す第1の積分器と、前記入力データを第2のモニタレベルで判別して第2の所定時間だけ遅延させたデータおよび前記クロック・データ再生回路から出力する再生データを入力して比較する第2の排他的論理和回路と、該第2の排他的論理和回路の出力の低周波成分を取り出ず第2の積分器と、から構成され、前記第1の積分器の出力を前記第1のモニタレベルに対応する第1のアイ開口モニタ出力とし、前記第2の積分器の出力を前記第2のモニタレベルに対応する第2のアイ開口モニタ出力とするアイ開口モニタであって、前記クロック・データ再生回路は、前記データ閾値で判別された入力データを識別再生するDフリップフロップと、前記入力データを遅延する第1の遅延回路と、該第1の遅延回路の出力を遅延する第2の遅延回路と、前記Dフリップフロップならびに前記第1および第2の遅延回路の各出力を入力する位相比較器と、該位相比較器の出力から低周波成分を取り出すローパスフィルタと、該ローパスフィルタの出力により発振周波数が制御され出力が前記Dフリップフロップに送出される電圧制御発振器とから構成され、前記第1の所定時間は、前記第1の遅延回路の遅延時間と前記第2の遅延回路の遅延時間との和と一致する遅延時間をもつ第3の遅延回路により設定し、前記第2の所定時間は、前記第1の遅延回路の遅延時間と前記第2の遅延回路の遅延時間との和と一致する遅延時間をもつ第4の遅延回路により設定したことを特徴とする。
請求項4にかかる発明は、請求項3に記載のアイ開口モニタにおいて、前記第1のモニタレベルをアイ中心レベルとマークレベルの間に設定し、前記第2のモニタレベルをアイ中心レベルとスペースレベルの間に設定したことを特徴とする。
請求項5にかかる発明は、請求項3又は4に記載のアイ開口モニタにおいて、前記第3の遅延回路は、前記第1の遅延回路のレプリカと前記第2の遅延回路のレプリカで構成し、前記第4の遅延回路は、前記第1の遅延回路のレプリカと前記第2の遅延回路のレプリカで構成したことを特徴とする。
請求項6にかかる発明は、シリアルタイプの入力データおよびデータ閾値を入力し、該入力データからクロックを再生し該クロックにより前記入力データを識別再生するクロック・データ再生回路と、前記入力データを第1のモニタレベルで判別して第1の所定時間だけ遅延させたデータおよび前記クロック・データ再生回路から出力する再生データを入力して比較する第1の排他的論理和回路と、該第1の排他的論理和回路の出力から低周波成分を取り出す第1の積分器と、前記入力データを第2のモニタレベルで判別して第2の所定時間だけ遅延させたデータおよび前記クロック・データ再生回路から出力する再生データを入力して比較する第2の排他的論理和回路と、該第2の排他的論理和回路の出力から低周波成分を取り出す第2の積分器と、から構成され、前記第1の積分器の出力を前記第1のモニタレベルに対応する第1のアイ開口モニタ出力とし、前記第2の積分器の出力を前記第2のモニタレベルに対応する第2のアイ開口モニタ出力とするアイ開口モニタであって、前記クロック・データ再生回路は、前記データ閾値で判別された入力データを識別再生するDフリップフロップと、前記入力データを遅延する第1の遅延回路と、該第1の遅延回路の出力を遅延する第2の遅延回路と、前記Dフリップフロップならびに前記第1および第2の遅延回路の各出力を入力する位相比較器と、該位相比較器の出力から低周波成分を取り出すローパスフィルタと、該ローパスフィルタの出力により発振周波数が制御され出力が前記Dフリップフロップに送出される電圧制御発振器とから構成され、前記第1の所定時間は、前記第1の遅延回路の遅延時間と前記第2の遅延回路の遅延時間との和と一致する遅延時間をもつ第3の遅延回路により設定し、前記第2の所定時間は、第5の遅延回路により設定したことを特徴とする。
請求項7にかかる発明は、請求項6に記載のアイ開口モニタにおいて、前記第5の遅延回路の遅延時間は、前記第1の遅延回路の遅延時間と前記第2の遅延回路の遅延時間の合計時間と、ほぼ1/4シンボル分の時間差を有することを特徴とする。
請求項8にかかる発明は、請求項6又は7に記載のアイ開口モニタにおいて、前記第3の遅延回路は、前記第1の遅延回路のレプリカと前記第2の遅延回路のレプリカで構成したことを特徴とする。
2:データ閾値入力端子(DC)
3:モニタレベル入力端子(REF)
4:モニタレベル入力端子(REF1)
5:モニタレベル入力端子(REF2)
6、6’:データ出力端子(Q)
7:クロック出力端子(CLK)
8:アイ開口モニタ出力端子(EO)
10、10’:差動増幅器
11:差動増幅器
12、12’:Dフリップフロップ(D−FF)
13:第1の遅延回路(D1)
14:第2の遅延回路(D2)
15:位相比較器(PD)
16:ローパスフィルタ(LPF)
17:電圧制御発振器(VCO)
18:第1の遅延回路のレプリカ(D1)
19:第2の遅延回路のレプリカ(D2)
20:排他的論理和回路(EXOR)
21:積分器
22:クロック・データ再生回路(CDR)
23:差動増幅器
24:第1の遅延回路のレプリカ(D1)
25:第2の遅延回路のレプリカ(D2)
26:排他的論理和回路(EXOR)
27:積分器
28:アイ開口モニタ出力端子(EO1)
29:アイ開口モニタ出力端子(EO2)
30:第5の遅延回路(D5)
31:Dフリップフロップ(D−FF)
32:クロック再生回路(CRC)
33:位相調整手段
34:アイ開口モニタ
35:再生データ入力端子(A)
36:D1データ入力端子(B)
37:D2データ入力端子(C)
38:位相比較器出力端子
39:排他的論理和回路(EXOR)
40:排他的論理和回路(EXOR)
41:減算器
42:遅延制御端子
43:第3の遅延回路
44:第4の遅延回路
Claims (8)
- シリアルデータおよびデータ閾値を入力し、該入力データからクロックを再生し該クロックにより前記入力データを識別再生するクロック・データ再生回路と、前記入力データをモニタレベルで判別して所定時間だけ遅延させたデータおよび前記クロック・データ再生回路から出力する再生データを入力して比較する排他的論理和回路と、該排他的論理和回路の出力から低周波成分を取り出す積分器と、から構成され、該積分器の出力を前記モニタレベルに対応するアイ開口モニタ出力とするアイ開口モニタであって、
前記クロック・データ再生回路は、前記データ閾値で判別された入力データを識別再生するDフリップフロップと、前記入力データを遅延する第1の遅延回路と、該第1の遅延回路の出力を遅延する第2の遅延回路と、前記Dフリップフロップならびに前記第1および第2の遅延回路の各出力を入力する位相比較器と、該位相比較器の出力から低周波成分を取り出すローパスフィルタと、該ローパスフィルタの出力により発振周波数が制御され出力が前記Dフリップフロップに送出される電圧制御発振器とから構成され、
前記所定時間は、前記第1の遅延回路の遅延時間と前記第2の遅延回路の遅延時間との和と一致する遅延時間をもつ第3の遅延回路により設定したことを特徴とするアイ開口モニタ。 - 請求項1に記載のアイ開口モニタにおいて
前記第3の遅延回路は、前記第1の遅延回路のレプリカと前記第2の遅延回路のレプリカで構成したことを特徴とするアイ開口モニタ。 - シリアルタイプの入力データおよびデータ閾値を入力し、該入力データからクロックを再生し該クロックにより前記入力データを識別再生するクロック・データ再生回路と、前記入力データを第1のモニタレベルで判別して第1の所定時間だけ遅延させたデータおよび前記クロック・データ再生回路から出力する再生データを入力して比較する第1の排他的論理和回路と、該第1の排他的論理和回路の出力から低周波成分を取り出す第1の積分器と、前記入力データを第2のモニタレベルで判別して第2の所定時間だけ遅延させたデータおよび前記クロック・データ再生回路から出力する再生データを入力して比較する第2の排他的論理和回路と、該第2の排他的論理和回路の出力の低周波成分を取り出ず第2の積分器と、から構成され、前記第1の積分器の出力を前記第1のモニタレベルに対応する第1のアイ開口モニタ出力とし、前記第2の積分器の出力を前記第2のモニタレベルに対応する第2のアイ開口モニタ出力とするアイ開口モニタであって、
前記クロック・データ再生回路は、前記データ閾値で判別された入力データを識別再生するDフリップフロップと、前記入力データを遅延する第1の遅延回路と、該第1の遅延回路の出力を遅延する第2の遅延回路と、前記Dフリップフロップならびに前記第1および第2の遅延回路の各出力を入力する位相比較器と、該位相比較器の出力から低周波成分を取り出すローパスフィルタと、該ローパスフィルタの出力により発振周波数が制御され出力が前記Dフリップフロップに送出される電圧制御発振器とから構成され、
前記第1の所定時間は、前記第1の遅延回路の遅延時間と前記第2の遅延回路の遅延時間との和と一致する遅延時間をもつ第3の遅延回路により設定し、前記第2の所定時間は、前記第1の遅延回路の遅延時間と前記第2の遅延回路の遅延時間との和と一致する遅延時間をもつ第4の遅延回路により設定したことを特徴とするアイ開口モニタ。 - 請求項3に記載のアイ開口モニタにおいて、
前記第1のモニタレベルをアイ中心レベルとマークレベルの間に設定し、前記第2のモニタレベルをアイ中心レベルとスペースレベルの間に設定したことを特徴とするアイ開口モニタ。 - 請求項3又は4に記載のアイ開口モニタにおいて、
前記第3の遅延回路は、前記第1の遅延回路のレプリカと前記第2の遅延回路のレプリカで構成し、前記第4の遅延回路は、前記第1の遅延回路のレプリカと前記第2の遅延回路のレプリカで構成したことを特徴とするアイ開口モニタ。 - シリアルタイプの入力データおよびデータ閾値を入力し、該入力データからクロックを再生し該クロックにより前記入力データを識別再生するクロック・データ再生回路と、前記入力データを第1のモニタレベルで判別して第1の所定時間だけ遅延させたデータおよび前記クロック・データ再生回路から出力する再生データを入力して比較する第1の排他的論理和回路と、該第1の排他的論理和回路の出力から低周波成分を取り出す第1の積分器と、前記入力データを第2のモニタレベルで判別して第2の所定時間だけ遅延させたデータおよび前記クロック・データ再生回路から出力する再生データを入力して比較する第2の排他的論理和回路と、該第2の排他的論理和回路の出力から低周波成分を取り出す第2の積分器と、から構成され、前記第1の積分器の出力を前記第1のモニタレベルに対応する第1のアイ開口モニタ出力とし、前記第2の積分器の出力を前記第2のモニタレベルに対応する第2のアイ開口モニタ出力とするアイ開口モニタであって、
前記クロック・データ再生回路は、前記データ閾値で判別された入力データを識別再生するDフリップフロップと、前記入力データを遅延する第1の遅延回路と、該第1の遅延回路の出力を遅延する第2の遅延回路と、前記Dフリップフロップならびに前記第1および第2の遅延回路の各出力を入力する位相比較器と、該位相比較器の出力から低周波成分を取り出すローパスフィルタと、該ローパスフィルタの出力により発振周波数が制御され出力が前記Dフリップフロップに送出される電圧制御発振器とから構成され、
前記第1の所定時間は、前記第1の遅延回路の遅延時間と前記第2の遅延回路の遅延時間との和と一致する遅延時間をもつ第3の遅延回路により設定し、前記第2の所定時間は、第5の遅延回路により設定したことを特徴とするアイ開口モニタ。 - 請求項6に記載のアイ開口モニタにおいて、
前記第5の遅延回路の遅延時間は、前記第1の遅延回路の遅延時間と前記第2の遅延回路の遅延時間の合計時間と、ほぼ1/4シンボル分の時間差を有することを特徴とするアイ開口モニタ。 - 請求項6又は7に記載のアイ開口モニタにおいて、
前記第3の遅延回路は、前記第1の遅延回路のレプリカと前記第2の遅延回路のレプリカで構成したことを特徴とするアイ開口モニタ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003349092A JP3995094B2 (ja) | 2003-10-08 | 2003-10-08 | アイ開口モニタ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003349092A JP3995094B2 (ja) | 2003-10-08 | 2003-10-08 | アイ開口モニタ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005117368A true JP2005117368A (ja) | 2005-04-28 |
JP3995094B2 JP3995094B2 (ja) | 2007-10-24 |
Family
ID=34541047
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003349092A Expired - Lifetime JP3995094B2 (ja) | 2003-10-08 | 2003-10-08 | アイ開口モニタ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3995094B2 (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008167435A (ja) * | 2006-12-27 | 2008-07-17 | Nec Lab America Inc | Bcjr等化器及び反復ldpc復号を用いた偏波モード分散補償 |
US8131155B2 (en) | 2008-03-21 | 2012-03-06 | Hitachi, Ltd. | Optical signal transmission apparatus |
US8238503B2 (en) | 2007-03-30 | 2012-08-07 | Nec Corporation | Clock data recovering circuit and control method of the clock data recovering circuit |
US9184904B2 (en) | 2013-11-21 | 2015-11-10 | Fujitsu Limited | Communication system, receiver, and eye-opening measuring method |
JP2018170700A (ja) * | 2017-03-30 | 2018-11-01 | アンリツ株式会社 | クロック出力回路及びそれを備えた測定装置並びにクロック出力方法及び測定方法 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102075167B (zh) * | 2010-11-22 | 2014-03-12 | 西安电子科技大学 | 时钟调整电路和时钟电路的调整方法 |
-
2003
- 2003-10-08 JP JP2003349092A patent/JP3995094B2/ja not_active Expired - Lifetime
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008167435A (ja) * | 2006-12-27 | 2008-07-17 | Nec Lab America Inc | Bcjr等化器及び反復ldpc復号を用いた偏波モード分散補償 |
US8238503B2 (en) | 2007-03-30 | 2012-08-07 | Nec Corporation | Clock data recovering circuit and control method of the clock data recovering circuit |
US8131155B2 (en) | 2008-03-21 | 2012-03-06 | Hitachi, Ltd. | Optical signal transmission apparatus |
US9184904B2 (en) | 2013-11-21 | 2015-11-10 | Fujitsu Limited | Communication system, receiver, and eye-opening measuring method |
JP2018170700A (ja) * | 2017-03-30 | 2018-11-01 | アンリツ株式会社 | クロック出力回路及びそれを備えた測定装置並びにクロック出力方法及び測定方法 |
Also Published As
Publication number | Publication date |
---|---|
JP3995094B2 (ja) | 2007-10-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7409031B1 (en) | Data sampling method and apparatus with alternating edge sampling phase detection for loop characteristic stabilization | |
EP1894296B1 (en) | Pattern-dependent phase detector for clock recovery | |
US7634035B2 (en) | Phase comparison circuit and clock recovery circuit | |
EP2991260B1 (en) | Method for performing data sampling control in an electronic device, and associated apparatus | |
US20050047500A1 (en) | Precision adaptive equalizer | |
JP4163180B2 (ja) | クロックデータリカバリー回路 | |
JP4828730B2 (ja) | 伝送装置 | |
US10756742B1 (en) | Clock recovery circuit and receiving device | |
JP2014183578A (ja) | クロック・データ・リカバリ装置及びその方法 | |
JP3502618B2 (ja) | 位相同期ループ回路、及びデータ再生装置 | |
US8184738B2 (en) | Clock reproducing apparatus and method | |
US7643601B2 (en) | Timing extraction circuit for use in optical receiver that uses clock of frequency equal to one half of data transmission rate, and duty cycle deviation handling circuit for use in optical transmitter and receiver | |
US9197399B2 (en) | Digital signal sampling method | |
JPWO2008126429A1 (ja) | クロック・データ再生回路およびその制御方法 | |
US7397881B2 (en) | Erroneous phase lock detection circuit | |
JP3995094B2 (ja) | アイ開口モニタ | |
US10432203B2 (en) | Signal recovery circuit, optical module, and signal recovery method | |
US10454485B1 (en) | Baud rate clock and data recovery (CDR) for high speed links using a single 1-bit slicer | |
JP2004166265A (ja) | 受信差動データ信号におけるジッタを補償するための方法およびシステム | |
JPWO2007116696A1 (ja) | データ識別装置および誤り測定装置 | |
US7057418B1 (en) | High speed linear half-rate phase detector | |
JP2009060203A (ja) | 光受信信号断検出回路及び光受信信号断検出方法 | |
Xie et al. | Low jitter design for quarter-rate CDR of 100Gb/s PAM4 optical receiver | |
US20040146119A1 (en) | Receiver | |
US11456749B2 (en) | Timing margin detecting circuit, timing margin detecting method and clock and data recovery system |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051011 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070713 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070724 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070725 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100810 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 3995094 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100810 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100810 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110810 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120810 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130810 Year of fee payment: 6 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
EXPY | Cancellation because of completion of term |