JP2005117368A - アイ開口モニタ - Google Patents

アイ開口モニタ Download PDF

Info

Publication number
JP2005117368A
JP2005117368A JP2003349092A JP2003349092A JP2005117368A JP 2005117368 A JP2005117368 A JP 2005117368A JP 2003349092 A JP2003349092 A JP 2003349092A JP 2003349092 A JP2003349092 A JP 2003349092A JP 2005117368 A JP2005117368 A JP 2005117368A
Authority
JP
Japan
Prior art keywords
output
circuit
delay circuit
monitor
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003349092A
Other languages
English (en)
Other versions
JP3995094B2 (ja
Inventor
Hideyuki Nosaka
秀之 野坂
Makoto Nakamura
誠 中村
Masami Tokumitsu
雅美 徳光
Masahiro Muraguchi
正弘 村口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP2003349092A priority Critical patent/JP3995094B2/ja
Publication of JP2005117368A publication Critical patent/JP2005117368A/ja
Application granted granted Critical
Publication of JP3995094B2 publication Critical patent/JP3995094B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Abstract

【課題】 遅延時間等の調整を不要とし、Dフリップフロップは入力データの識別再生機能用の一つだけで実現でき、他の位相位置のアイ開口の情報を同時に得ること。
【解決手段】 入力データDINおよびデータ閾値DCを入力して入力データDINを識別再生するクロック・データ再生回路22と、入力データDINをモニタレベルREFで判別して所定時間だけ遅延させたデータおよび前記クロック・データ再生回路22から出力する再生データを入力して比較する排他的論理和回路20と、該排他的論理和回路の出力20から低周波成分を取り出す積分器21とからアイ開口モニタを構成する。前記所定時間は、前記クロック・データ再生回路22のDフリップフロップ12による識別再生タイミング用のクロックCLKを生成する位相同期ループの第1の遅延回路13の遅延時間と第2の遅延回路14の遅延時間との和に設定する。
【選択図】 図1

Description

本発明は、シリアルデータ通信において波形品質を評価するアイ開口モニタ(信号波形品質評価装置)に関し、特に波長分散や偏波モード分散により歪んだ波形を整形する等化器の制御装置や、ソフトデシジョン(軟判定)を利用した受信機の制御装置に好適なアイ開口モニタに関するものである。
図7に従来のアイ開口モニタ34の構成例を示す(例えば、特許文献1参照)。Dフリップフロップ(D−FF)12は、データ入力端子1から入力されるデータDINをデータ閾値入力端子2のデータ閾値DCにより差動増幅器10で判別してから識別再生し、データ出力端子6に出力する。また、Dフリップフロップ31はデータ入力端子1から入力されるデータDINをモニタレベル入力端子3のモニタレベルREFにより差動増幅器11で判別してから識別再生する。ここで、それぞれの識別再生のタイミングは、クロック再生回路(CRC)32が再生し位相調整手段33で位相調整されたクロックで決定される。データ閾値DCを入力データDINのアイ開口中心レベル付近に設定しておくことにより、Dフリップフロップ12は入力データDINをエラーなしに識別再生する。
アイ開口のプロファイルは以下の方法によりモニタできる。まず、モニタレベルREFを入力データDINのマークレベル(ハイレベル)とスペースレベル(ローレベル)の間のある電圧に設定する。モニタレベルREFが入力データDINのアイ開口中心レベル付近に設定された場合には、Dフリップフロップ31は入力データDINをエラーなしに識別再生する。従って、Dフリップフロップ12の出力とDフリップフロップ31の出力は常に同一論理同一位相となり、排他的論理和回路(EXOR)20は一致を検出しローレベルを出力する。該信号は積分器21を経由して、アイ開口モニタ出力EOとしてモニタ出力端子8から出力される。
モニタレベルREFがマークレベル付近もしくはスペースレベル付近に設定された場合には、ハイであるが完全にマークレベルに張り付いていないビット、ローであるが完全にスペースに張り付いていないビットは、Dフリップフロップ31にて誤識別される。この場合には、Dフリップフロップ12の出力とDフリップフロップ31の出力とで論理の相違が出現することになり、排他的論理和回路20は不一致を検出してその度にエラーパルスを出力する。該信号は積分器21を経由して、アイ開口モニタ出力EOとしてモニタ出力端子8から出力される。アイ開口モニタ出力EOの電圧値はエラーパルスの密度に比例するので、モニタレベルREFをスキャンすることによりアイ開口のプロファイルを得ることができる。
なお、Dフリップフロップ12とDフリップフロップ31が識別再生するタイミングを決定するクロック再生回路32の例は、例えば特許文献2、特許文献3に記載されている。図8に従来のクロック・データ再生回路の構成例を示す。Dフリップフロップ12’は、データ入力端子1から入力されるデータDINをデータ閾値DCの判別レベルにより差動増幅器10’で判別したデータを識別再生し、データ出力端子6’に出力する。ここで、データ閾値DCを入力データDINのアイ開口中心レベル付近に設定しておく。また、識別再生するタイミングは、位相同期ループ(PLL)により再生されるクロックにより決定される。位相比較器15は、識別再生されたデータAと、第1の遅延回路13を経由した入力データBと、第2の遅延回路14を経由した入力データCと、を入力して、入力データDINの位相に対する再生クロックの位相を検出する。
位相比較器15の構成例(Hogge型位相比較器)を図9に示す。35は再生データ入力端子、36はD1データ入力端子、37はD2データ入力端子、38は位相比較器出力端子、39、40は排他的論理和回路、41は減算器である。位相比較器15に入力される3つの信号A、B、Cの位相関係が図10に示すように、AとCが同位相、Bがこれに対して1/2シンボル進む関係となるように、また、Dフリップフロップ12’が入力データDINのアイ開口の位相中心を識別再生するように、第1の遅延回路13および第2の遅延回路14の遅延時間が設計される(例えば、特許文献3参照)。位相比較器15の出力はローパスフィルタ(LPF)16にて低周波成分が取り出された後に電圧制御発振器(VCO)17に接続され、位相同期ループにより電圧制御発振器17の出力位相が入力データDINに位相同期される。なお、第1の遅延回路13の遅延時間は、第2の遅延回路14の遅延時間と比較して一般的に小さいため、省略されることがある。
特開2001−308750 特開2002−084187 特開2003−188864
従来の図7のアイ開口モニタ34では、Dフリップフロップ12及びDフリップフロップ31が識別再生するタイミングは、クロック再生回路32からのクロックにより決定されるが、これはモニタしたいアイ開口の位相位置(アイ開口の位相中心)に一致する必要があった。このため、クロック再生回路32とアイ開口モニタ34との間に位相調整手段33を接続し、注意深い調整が必要であった。
また、従来のアイ開口モニタ34では、入力データDINの識別再生機能を有するDフリップフロップ12の他に、もう一つのDフリップフロップ31をアイ開口モニタ機能のためだけに備える必要があり、回路規模の増大と消費電力の増大が避けられなかった。
さらに、従来のアイ開口モニタ34では、Dフリップフロップ12の出力信号及びDフリップフロップ31の出力信号はクロックのタイミングで識別再生されているので、特定の位相位置(通常はアイ開口の位相中心に設定)でのアイ開口情報しか得ることができなかった。他の位相位置のアイ開口の情報を同時に得るためには、新たにDフリップフロップを用意しなければならなかった。
本発明の目的は、遅延時間等の調整を不要とし、且つDフリップフロップは入力データの識別再生機能用の一つだけで実現でき、且つ他の位相位置のアイ開口の情報を同時に得ることができるようにしたアイ開口モニタを提供することにある。
請求項1にかかる発明は、シリアルデータおよびデータ閾値を入力し、該入力データからクロックを再生し該クロックにより前記入力データを識別再生するクロック・データ再生回路と、前記入力データをモニタレベルで判別して所定時間だけ遅延させたデータおよび前記クロック・データ再生回路から出力する再生データを入力して比較する排他的論理和回路と、該排他的論理和回路の出力から低周波成分を取り出す積分器と、から構成され、該積分器の出力を前記モニタレベルに対応するアイ開口モニタ出力とするアイ開口モニタであって、前記クロック・データ再生回路は、前記データ閾値で判別された入力データを識別再生するDフリップフロップと、前記入力データを遅延する第1の遅延回路と、該第1の遅延回路の出力を遅延する第2の遅延回路と、前記Dフリップフロップならびに前記第1および第2の遅延回路の各出力を入力する位相比較器と、該位相比較器の出力から低周波成分を取り出すローパスフィルタと、該ローパスフィルタの出力により発振周波数が制御され出力が前記Dフリップフロップに送出される電圧制御発振器とから構成され、前記所定時間は、前記第1の遅延回路の遅延時間と前記第2の遅延回路の遅延時間との和と一致する遅延時間をもつ第3の遅延回路により設定したことを特徴とする。
請求項2にかかる発明は、請求項1に記載のアイ開口モニタにおいて、前記第3の遅延回路は、前記第1の遅延回路のレプリカと前記第2の遅延回路のレプリカで構成したことを特徴とする。
請求項3にかかる発明は、シリアルタイプの入力データおよびデータ閾値を入力し、該入力データからクロックを再生し該クロックにより前記入力データを識別再生するクロック・データ再生回路と、前記入力データを第1のモニタレベルで判別して第1の所定時間だけ遅延させたデータおよび前記クロック・データ再生回路から出力する再生データを入力して比較する第1の排他的論理和回路と、該第1の排他的論理和回路の出力から低周波成分を取り出す第1の積分器と、前記入力データを第2のモニタレベルで判別して第2の所定時間だけ遅延させたデータおよび前記クロック・データ再生回路から出力する再生データを入力して比較する第2の排他的論理和回路と、該第2の排他的論理和回路の出力の低周波成分を取り出ず第2の積分器と、から構成され、前記第1の積分器の出力を前記第1のモニタレベルに対応する第1のアイ開口モニタ出力とし、前記第2の積分器の出力を前記第2のモニタレベルに対応する第2のアイ開口モニタ出力とするアイ開口モニタであって、前記クロック・データ再生回路は、前記データ閾値で判別された入力データを識別再生するDフリップフロップと、前記入力データを遅延する第1の遅延回路と、該第1の遅延回路の出力を遅延する第2の遅延回路と、前記Dフリップフロップならびに前記第1および第2の遅延回路の各出力を入力する位相比較器と、該位相比較器の出力から低周波成分を取り出すローパスフィルタと、該ローパスフィルタの出力により発振周波数が制御され出力が前記Dフリップフロップに送出される電圧制御発振器とから構成され、前記第1の所定時間は、前記第1の遅延回路の遅延時間と前記第2の遅延回路の遅延時間との和と一致する遅延時間をもつ第3の遅延回路により設定し、前記第2の所定時間は、前記第1の遅延回路の遅延時間と前記第2の遅延回路の遅延時間との和と一致する遅延時間をもつ第4の遅延回路により設定したことを特徴とする。
請求項4にかかる発明は、請求項3に記載のアイ開口モニタにおいて、前記第1のモニタレベルをアイ中心レベルとマークレベルの間に設定し、前記第2のモニタレベルをアイ中心レベルとスペースレベルの間に設定したことを特徴とする。
請求項5にかかる発明は、請求項3又は4に記載のアイ開口モニタにおいて、前記第3の遅延回路は、前記第1の遅延回路のレプリカと前記第2の遅延回路のレプリカで構成し、前記第4の遅延回路は、前記第1の遅延回路のレプリカと前記第2の遅延回路のレプリカで構成したことを特徴とする。
請求項6にかかる発明は、シリアルタイプの入力データおよびデータ閾値を入力し、該入力データからクロックを再生し該クロックにより前記入力データを識別再生するクロック・データ再生回路と、前記入力データを第1のモニタレベルで判別して第1の所定時間だけ遅延させたデータおよび前記クロック・データ再生回路から出力する再生データを入力して比較する第1の排他的論理和回路と、該第1の排他的論理和回路の出力から低周波成分を取り出す第1の積分器と、前記入力データを第2のモニタレベルで判別して第2の所定時間だけ遅延させたデータおよび前記クロック・データ再生回路から出力する再生データを入力して比較する第2の排他的論理和回路と、該第2の排他的論理和回路の出力から低周波成分を取り出す第2の積分器と、から構成され、前記第1の積分器の出力を前記第1のモニタレベルに対応する第1のアイ開口モニタ出力とし、前記第2の積分器の出力を前記第2のモニタレベルに対応する第2のアイ開口モニタ出力とするアイ開口モニタであって、前記クロック・データ再生回路は、前記データ閾値で判別された入力データを識別再生するDフリップフロップと、前記入力データを遅延する第1の遅延回路と、該第1の遅延回路の出力を遅延する第2の遅延回路と、前記Dフリップフロップならびに前記第1および第2の遅延回路の各出力を入力する位相比較器と、該位相比較器の出力から低周波成分を取り出すローパスフィルタと、該ローパスフィルタの出力により発振周波数が制御され出力が前記Dフリップフロップに送出される電圧制御発振器とから構成され、前記第1の所定時間は、前記第1の遅延回路の遅延時間と前記第2の遅延回路の遅延時間との和と一致する遅延時間をもつ第3の遅延回路により設定し、前記第2の所定時間は、第5の遅延回路により設定したことを特徴とする。
請求項7にかかる発明は、請求項6に記載のアイ開口モニタにおいて、前記第5の遅延回路の遅延時間は、前記第1の遅延回路の遅延時間と前記第2の遅延回路の遅延時間の合計時間と、ほぼ1/4シンボル分の時間差を有することを特徴とする。
請求項8にかかる発明は、請求項6又は7に記載のアイ開口モニタにおいて、前記第3の遅延回路は、前記第1の遅延回路のレプリカと前記第2の遅延回路のレプリカで構成したことを特徴とする。
本発明のアイ開口モニタによれば、従来のアイ開口モニタにおいてアイ開口モニタ機能用のためだけに使用されていたDフリップフロップを遅延回路に置き換え、且つその遅延回路の遅延時間をクロック・データ再生回路において使用される遅延回路の遅延時間と一致させたので、クロック再生機能とアイ開口モニタ機能間の位相関係を調整することなしに、アイ開口の位相中心における電圧方向のアイ開口プロファイルを得ることができる。また、従来のアイ開口モニタにおいてアイ開口モニタ機能用のためだけに使用されていたDフリップフロップを遅延回路に置き換えたので、低消費電力化できるとともに、その遅延回路の出力に入力信号の各位相における波形情報が残留することになり、他の位相位置のアイ開口の情報を同時に得ることができる。
また、モニタレベルを2つ備えるアイ開口モニタにおいては、2つのモニタレベルを同時に変化させながらアイ開口をモニタできるので高速にプロファイルをスキャンできる特徴を持つ。また、2つのモニタレベルをアイ中心レベルとマークレベルの間と、アイ中心レベルとスペースレベルの間にそれぞれ設定することにより、モニタレベルをスキャンすることなしにアイ開口の評価が可能となり、さらに高速にアイ開口の評価を行うことができる。
また、モニタレベルを2つ備え、一方の遅延時間をずらしたアイ開口モニタにおいては、アイ開口の位相方向と電圧方向の2次元的なプロファイルを得ることができる。さらにその遅延時間のずれを1/4シンボルに設定したアイ開口モニタにおいては、最低限の回路規模、消費電力で効果的な位相方向プロファイルの推定が可能である。
さらに、第3の遅延回路や第4の遅延回路を第1の遅延回路のレプリカと第2の遅延回路のレプリカで実現したアイ開口モニタにおいては、製造ばらつきや環境変化への耐性をより高めることができる。
本発明のアイ開口モニタでは、図1に示すように、従来のアイ開口モニタにおいてアイ開口モニタ機能用のためだけに使用されていたDフリップフロップ31(図8)を遅延回路43に置き換え、且つ該遅延回路43の遅延時間をクロック・データ再生回路において使用される遅延回路13、14の合計遅延時間と一致させる。
また、本発明では、識別再生タイミング生成用の位相同期ループの位相比較器に入力される信号AとCの位相が一致する事実を利用し、信号A、Cとタイミングが同じで判別レベルを可変とした遅延回路43の出力信号を排他的論理和回路20に入力することにより、クロック再生機能とアイ開口モニタ機能間の位相関係を調整することなしに、アイ開口の位相中心における電圧方向のアイ開口プロファイルを得る。
また、従来必要とされたDフリップフロップ31を遅延回路43に置き換えることにより、低消費電力化するとともに、遅延回路43の出力に入力信号の各位相における波形情報が残留するようにし、他の位相位置のアイ開口の情報を同時に得る。
図1は本発明のアイ開口モニタの実施例1(請求項1、請求項2に対応)を示す回路図である。アイ開口モニタはクロック・データ再生回路22、差動増幅器11、第3の遅延回路43、排他的論理和回路20、積分器21から構成される。
クロック・データ再生回路22では、データ入力端子1から入力されるデータDINは、差動増幅器10においてデータ閾値DCで判別され、Dフリップフロップ12によって識別再生される。ここでは、データ閾値DCを入力データDINのアイ開口中心レベル付近に設定しておく。また、識別再生するタイミングは、第1の遅延回路13、第2の遅延回路14、位相比較器15、ローパスフィルタ16、電圧制御増幅器17等を有する位相同期ループにより再生されるクロックにより決定される。位相比較器15は、識別再生されたデータAと、第1の遅延回路13を経由した入力データBと、第2の遅延回路14を経由した入力データCとを入力して、入力データの位相に対する再生クロックの位相を検出する。
位相比較器15には、Hogge型位相比較器(図9)が使用できる。位相比較器15の出力はローパスフィルタ16にて低周波成分が取り出された後に電圧制御発振器17に接続され、この位相同期ループにより電圧制御発振器17の出力CLKの位相が入力データDINに位相同期される。
第3の遅延回路43は、入力データDINがモニタレベル入力端子3から入力されるモニタレベルREFに従って差動増幅器11にて判別された信号に、第1の遅延回路13の遅延時間と第2の遅延回路14の遅延時間との和に相当する時間の遅延を施す。すでに説明したように、位相比較器15に入力される信号のうち、Dフリップフロップ12の出力Aと第2の遅延回路14の出力Cの位相が一致する。従って、第3の遅延回路43の出力の位相もこれに一致することになる。
アイ開口のプロファイルは以下の方法によりモニタできる。まず、モニタレベルREFを入力データDINのマークレベル(ハイレベル)とスペースレベル(ローレベル)の間のある電圧に設定する。モニタレベルREFが入力データDINのアイ開口中心レベル付近に設定された場合には、入力データDINが差動増幅器11にてエラーなしに判別されて第3の遅延回路43に入力される。従って、Dフリップフロップ12の出力と第3の遅延回路43出力は常に同一論理となり、排他的論理和回路20は一致を検出しローレベルを出力する。該信号は積分器21を経由して、アイ開口モニタ出力EOとしてモニタ出力端子8から出力される。
モニタレベルREFがマークレベル付近もしくはスペースレベル付近に設定された場合には、ハイであるが完全にマークレベルに張り付いていないビット、ローであるが完全にスペースに張り付いていないビットは、差動増幅器11にて誤判別される。この場合には、Dフリップフロップ12の出力と第3の遅延回路43の出力とで論理の相違が出現することになり、排他的論理和回路20は不一致を検出してその度にエラーパルスを出力する。該信号は積分器21を経由して、アイ開口モニタ出力EOとしてモニタ出力端子8から出力される。アイ開口モニタ出力EOの電圧値はエラーパルスの密度に比例するので、モニタレベルREFをスペースレベルからマークレベルまでスキャンすることにより、アイ開口のプロファイルを得ることができる。
図2は本発明のアイ開口モニタの実施例1の動作の説明図である。図2(a)は偏波モード分散により歪んだ波形を示す。ビットレートは43.01841Gbit/s、各モードの比はγ=0.5、群遅延はDGD=10psである。図2(b)はモニタレベルREFをスキャンした場合のアイ開口モニタ出力EOの変化を示す。波形歪みがない場合(DGD=0)と波形歪みがある場合(DGD=10ps)で異なるプロファイルが得られる。従って、該プロファイルに基づいて、偏波モード分散の補償回路を適応的に制御することができる。
なお、波形歪みがない場合(DGD=0)と波形歪みがある場合(DGD=10ps)を比較すると、モニタレベルREFがDC付近の場合であっても、アイ開口モニタ出力EOには一定の電圧差が存在する。これは、本発明のアイ開口モニタが、アイ開口の位相中心以外のアイ形状も反映して出力する結果である。すなわち、モニタレベルREFがDC付近の場合にはDフリップフロップ12の出力と第3の遅延回略43出力は常に同一論理であるものの、遅延回路43の出力に残留する波形歪みによる局所的な位相変動、振幅変動により排他的論理和回路20が短いエラーパルスを出力するためである。
従来のアイ開口モニタでは、特定の位相(通常アイ開口の位相中心に設計)以外のアイ形状の情報を得ることは不可能であり、モニタレベルREFをDC付近に設定した場合のアイ開口モニタ出力EOは、例えばDGD=0とDGD=10psとで完全に一致し、波形歪みに無関係であった。これに対して、本発明のアイ開口モニタでは、アイ開口の位相中心におけるアイ開口のプロファイルを観測すると、同時にアイ開口の位相中心以外のアイの歪みの程度がRBF=DC付近におけるEOのレベルとして測定できる。これは、波形歪みの程度(DGDの値)に対するアイ開口モニタ出力EOの感度の向上を意味するものである。
このように、実施例1では、従来のアイ開口モニタにおいてアイ開口モニタ機能用のためだけに使用されていたDフリップフロップ31を遅延回路43に置き換え、且つ該遅延回路43の遅延時間をクロック・データ再生回路において使用される遅延回路13、14の遅延時間の和と一致させることにより、クロック再生機能とアイ開口モニタ機能間の位相関係を調整することなしに、アイ開口の位相中心における電圧方向のアイ開口プロファイルを得ることができる。また、Dフリップフロップ31を遅延回路43に置き換えたことにより、低消費電力化できるとともに、その遅延回路43の出力に入力信号の各位相における波形情報が残留することになり、他の位相位置のアイ開口の情報を同時に得ることができる。
なお、第3の遅延回路43を、第1の遅延回路13のレプリカ18(第1の遅延回路13と同じレイアウトパターンを使用して製造した遅延回路)と第2の遅延回路14のレプリカ19(第2の遅延回路14と同じレイアウトパターンを使用して製造した遅延回路)で実現することもできる。この場合には、第3の遅延回路43の遅延時間をより正確に遅延回路13の遅延時間と遅延回路14の遅延時間の和に一致させることができ、製造ばらつきや環境変化への耐性をより高めることができる。
図3は本発明のアイ開口モニタの実施例2(請求項3、請求項4、請求項5に対応)を示す回路図である。アイ開口モニタはクロック・データ再生回路22、差動増幅器11、23、第3の遅延回路43、第4の遅延回路44、排他的論理和回路20、26、積分器21、27から構成される。
クロック・データ再生回路22では、データ入力端子1から入力されるデータDINは、差動増幅器10においてデータ閾値DCで判別され、Dフリップフロップ12によって識別再生される。ここでは、データ閾値DCを入力データDINのアイ開口中心レベル付近に設定しておく。また、識別再生するタイミングは、第1の遅延回路13、第2の遅延回路14、位相比較器15、ローパスフィルタ16、電圧制御増幅器17等を有する位相同期ループにより再生されるクロックにより決定される。位相比較器15は、識別再生されたデータAと、第1の遅延回路13を経由した入力データBと、第2の遅延回路14を経由した入力データCとを入力して、入力データの位相に対する再生クロックの位相を検出する。
位相比較器15には、Hogge型位相比較器(図9)が使用できる。位相比較器15の出力はローパスフィルタ16にて低周波成分が取り出された後に電圧制御発振器17に接続され、この位相同期ループにより電圧制御発振器17の出力CLKの位相が入力データDINに位相同期される。
第3の遅延回路43は、入力データDINがモニタレベル入力端子3から入力されるモニタレベルREFに従って差動増幅器11にて判別された信号に、第1の遅延回路13の遅延時間と第2の遅延回路14の遅延時間との和に相当する時間の遅延を施す。すでに説明したように、位相比較器15に入力される信号のうち、Dフリップフロップ12の出力Aと第2の遅延回路14の出力Cの位相が一致する。従って、第3の遅延回路43の出力の位相もこれに一致することになる。ここまでは実施例1と同様の動作である。
実施例2では、差動増幅器23、第4の遅延回路44、排他的論理和回路26、積分器27が新たに付加されている。第4の遅延回路44は、入力データDINがモニタレベル入力端子5から入力されるモニタレベルREF2に従って差動増幅器23にて判別された信号に、第1の遅延回路の遅延時間13と第2の遅延回路の遅延時間14との和に相当する時間の遅延を施す。これにより、排他的論理和回路26に入力される2つの信号、すなわち、Dフリップフロップ12の出力と、第4の遅延回路44の出力の位相が一致する。
アイ開口のプロファイルは以下の方法によりモニタできる。まず、モニタレベルREF1、REF2を入力データDINのマークレベル(ハイレベル)とスペースレベル(ローレベル)の間のある電圧にそれぞれ設定する。モニタレベルREF1、REF2が入力データDINのアイ開口中心レベル付近に設定された場合には、差動増幅器11は入力データDINを入力してエラーなしに判別して第3の遅延回路43に送出し、差動増幅器23は入力データDINを入力してエラーなしに判別して第4の遅延回路44に送出する。従って、Dフリップフロップ12の出力と第3の遅延回路43の出力と第4の遅延回路44の出力は常に同一論理となり、排他的論理和回路20、26は一致を検出しローレベルを出力する。該信号は積分器21、27を経由して、アイ開口モニタ出力EO1、EO2としてモニタ出力端子28、29から出力される。
モニタレベルREF1、REF2がマークレベル付近もしくはスペースレベル付近に設定された場合には、ハイであるが完全にマークレベルに張り付いていないビット、ローであるが完全にスペースに張り付いていないビットは、差動増幅器11、23にて誤判別される。この場合には、Dフリップフロップ12の出力と第3の遅延回路43の出力とで、あるいはDフリップフロップ12の出力と第4の遅延回路44の出力とで論理の相違が出現することになり、排他的論理和回路20、26は不一致を検出してその度にエラーパルスを出力する。該信号は積分器21、27を経由して、アイ開口モニタ出力EO1、EO2としてモニタ出力端子28、29から出力される。アイ開口モニタ出力EO1、EO2の電圧値はそれぞれ排他的論理和回路20、26で発生するエラーパルスの密度に比例するので、モニタレベルREF1、REF2をスキャンすることによりアイ開口のプロファイルを得ることができる。
実施例2では、実施例1が有する特徴に加えて、モニタレベルREF1、REF2を同時に変化させながらアイ開口をモニタできるので、実施例1よりも高速にプロファイルをスキャンできる特徴を持つ。
図4は本発明のアイ開口モニタの実施例2の動作の説明図である。図4(a)は偏波モード分散により歪んだ波形を示す。ビットレートは43.01841Gbit/s、各モードの比はγ=0.5、群遅延はDGD=10psである。図4(b)はモニタレベルREF1、REF2をスキャンした場合のアイ開口モニタ出力EO1、EO2の変化を示す。波形歪みがない場合(DGD=0)と波形歪みがある場合(DGD=10ps)で異なるプロファイルが得られるが、モニタレベルREF1、REF2をマークレベル付近、スペースレベル付近に設定した場合に最も大きな差が観測でき、例えば偏波モード分散補償回路に適用する場合に精度良い制御が可能となる。従って、モニタレベルREF1をアイ中心レベルとマークレベルの間に、REF2をアイ中心とスペースレベルの間に設定することにより、REF1、REF2をスキャンすることなしにアイ開口の評価が可能となる。これは、偏波モード分散補償回路に適用する場合に非常に高速な制御が可能となる利点がある。
なお、第3の遅延回路43を、第1の遅延回路13のレプリカ18と第2の遅延回路14のレプリカ19で実現し、第4の遅延回路44を第1の遅延回路13のレプリカ24と第2の遅延回路14のレプリカ25で実現することもできる。この場合には、第3の遅延回路43、第4の遅延回路44の遅延時間をより正確に遅延回路13の遅延時間と遅延回路14の遅延時間の和に一致させることができ、製造ばらつきや環境変化への耐性をより高めることができる。
図5は本発明のアイ開口モニタの実施例3(請求項6、請求項7、請求項8に対応)を示す回路図である。アイ開口モニタはクロック・データ再生回路22、差動増幅器11、23、第3の遅延回路43、第5の遅延回路30、排他的論理和回路20、26、積分器21、27から構成される。
クロック・データ再生回路22では、データ入力端子1から入力されるデータDINは、差動増幅器10においてデータ閾値DCで判別され、Dフリップフロップ12によって識別再生される。ここでは、データ閾値DCを入力データDINのアイ開口中心レベル付近に設定しておく。また、識別再生するタイミングは、第1の遅延回路13、第2の遅延回路14、位相比較器15、ローパスフィルタ16、電圧制御増幅器17等を有する位相同期ループにより再生されるクロックにより決定される。位相比較器15は、識別再生されたデータAと、第1の遅延回路13を経由した入力データBと、第2の遅延回路14を経由した入力データCとを入力して、入力データの位相に対する再生クロックの位相を検出する。
位相比較器15には、Hogge型位相比較器(図9)が使用できる。位相比較器15の出力はローパスフィルタ16にて低周波成分が取り出された後に電圧制御発振器17に接続され、この位相同期ループにより電圧制御発振器17の出力CLKの位相が入力データDINに位相同期される。
第3の遅延回路43は、入力データDINがモニタレベル入力端子3から入力されるモニタレベルREFに従って差動増幅器11にて判別された信号に、第1の遅延回路13の遅延時間と第2の遅延回路14の遅延時間との和に相当する時間の遅延を施す。すでに説明したように、位相比較器15に入力される信号のうち、Dフリップフロップ12の出力Aと第2の遅延回路14の出力Cの位相が一致する。従って、第3の遅延回路43の出力の位相もこれに一致することになる。ここまでは実施例1および実施例2と同様の動作である。
実施例3では、実施例2における第4の遅延回路44の代わりに第5の遅延回路30が備えられる。第4の遅延回路44の遅延時間は、第1の遅延回路の遅延時間13と第2の遅延回路の遅延時間14との和に相当する遅延に設定されていたのに対して、第5の遅延回路30はこれと異なる所定の遅延時間に設定しておく。以上により、排他的論理和回路20に入力される2つの信号、すなわち、Dフリップフロップ12の出力と第3の遅延回路43の出力の位相は局所的な変動を除いて一致するのに対して、排他的論理和回路26に入力される2つの信号、すなわち、Dフリップフロップ12の出力と第5の遅延回路30の出力の位相は、第5の遅延回路30と第3の遅延回路43の差(D5−(D1+D2))に相当する分のずれが生じる。D1は第1の遅延回路13の遅延時間、D2は第2の遅延回路14の遅延時間、D5は第5の遅延回路30の遅延時間である。
アイ開口のプロファイルは以下の方法によりモニタできる。まず、モニタレベルREF1、REF2を入力データDINのマークレベル(ハイレベル)とスペースレベル(ローレベル)の間のある電圧にそれぞれ設定する。モニタレベルREF1、REF2が入力データDINのアイ開口中心レベル付近に設定された場合には、入力データDINが差動増幅器11にてエラーなしに判別されて第3の遅延回路43に入力される。従って、Dフリップフロップ12の出力と第3の遅延回路43の出力は常に同一論理となる。
一方、入力データDINは差動増幅器23にてエラーなしに判別されて第5の遅延回路30に入力される。従って、Dフリップフロップ12の出力と第5の遅延回路30の出力は常に同一論理となるものの、位相は第5の遅延回路30と第3の遅延回路43の時間差(D5−(D1+D2))に相当する分のずれが生じる。排他的論理和回路20は常に一致を検出しローレベルを出力する一方、排他的論理和回路26は上記の位相ずれに相当する短いエラーパルスを出力すると同時に、アイ開口の位相方向のデータ誤りに起因するエラーパルスを出力する。排他的論理和回路20、26出力は積分器21、27を経由して、アイ開口モニタ出力EO1、EO2としてモニタ出力端子28、29から出力される。アイ開口モニタ出力EO1、EO2の電圧値はエラーパルスの密度に比例するので、この2つの電圧値を比較することにより、アイ開口の位相方向のプロファイルを推定することができる。
なお、実施例1、実施例2と同様に、モニタレベルREF1、REF2をアイ開口の電圧レベル方向にスキャンすることも可能であり、その場合にはアイ開口の位相方向と電圧方向の2次元的なプロファイルを得ることができる。
図6は本発明のアイ開口モニタの実施例3の動作の説明図である。図6(a)は偏波モード分散により歪んだ波形を示す。ビットレートは43.01841Gbit/s、各モードの比はγ=0.5、群遅延はDGD=10psである。図6(b)はモニタレベルREF1、REF2をスキャンした場合のアイ開口モニタ出力EO1、EO2の変化を示す。時間差(D5−(D1+D2))が約1/4シンボルの遅延時間差である場合について記載している。波形歪みがない場合(DGD=0)と波形歪みがある場合(DGD=10ps)で異なるプロファイルが得られ、さらに、REF1をスキャンした場合のモニタ出力EO1と、REF2をスキャンした場合のモニタ出力EO2で異なるプロファイルが得られる。EO1よりもEO2の方が常に高い電圧が観測されるのは、排他的論理和回路26において(D5−(D1+D2))に相当する短いエラーパルスが出力されることを反映している。また、モニタレベルREF1、REF2をマークレベル付近、スペースレベル付近に設定した場合に観測されるEO1とEO2の差は、アイ開口の位相方向のデータ誤りに起因するエラーパルスであり、位相方向のアイ開口のプロファイルを反映している。
このように、実施例3では、第1、実施例2が有する特徴に加えて、アイ開口の位相方向と電圧方向の2次元的なプロファイルを得ることができる特徴を持つ。特に、(D5−(D1+D2))を1/4シンボルの遅延時間差(01交番信号の場合には90度の位相に相当)に設計すると、0度と90度におけるアイ開口の情報が得られることになり、180度は完全にアイが閉じる位相であることを考慮すると、最低限の回路規模、消費電力で最も効果的な位相方向プロファイルの推定が可能である。このようにアイ開口の位相方向のプロファイルを推定することは、ソフトデシジョン(軟判定)を利用した光受信機の制御の高度化に大きく貢献する。
なお、第3の遅延回路43を、第1の遅延回路13のレプリカ18と第2の遅延回路14のレプリカ19で実現することもできる。この場合には、第3の遅延回路43の遅延時間をより正確に遅延回路13の遅延時間と遅延回路14の遅延時間の和に一致させることができ、製造ばらつきや環境変化への耐性をより高めることができる。
本発明のアイ開口モニタの実施例1を示す回路図である。 本発明のアイ開口モニタの実施例1の動作の説明図である。 本発明のアイ開口モニタの実施例2を示す回路図である。 本発明のアイ開口モニタの実施例2の動作の説明図である。 本発明のアイ開口モニタの実施例3を示す回路図である。 本発明のアイ開口モニタの実施例3の動作の説明図である。 従来のアイ開口モニタの回路図である。 従来のクロック・データ再生回路の回路図である。 位相比較器(Hogge型位相比較器)の回路図である。 位相比較器に入力される3つの信号(A、B、C)の波形図である。
符号の説明
1:データ入力端子(DIN)
2:データ閾値入力端子(DC)
3:モニタレベル入力端子(REF)
4:モニタレベル入力端子(REF1)
5:モニタレベル入力端子(REF2)
6、6’:データ出力端子(Q)
7:クロック出力端子(CLK)
8:アイ開口モニタ出力端子(EO)
10、10’:差動増幅器
11:差動増幅器
12、12’:Dフリップフロップ(D−FF)
13:第1の遅延回路(D1)
14:第2の遅延回路(D2)
15:位相比較器(PD)
16:ローパスフィルタ(LPF)
17:電圧制御発振器(VCO)
18:第1の遅延回路のレプリカ(D1)
19:第2の遅延回路のレプリカ(D2)
20:排他的論理和回路(EXOR)
21:積分器
22:クロック・データ再生回路(CDR)
23:差動増幅器
24:第1の遅延回路のレプリカ(D1)
25:第2の遅延回路のレプリカ(D2)
26:排他的論理和回路(EXOR)
27:積分器
28:アイ開口モニタ出力端子(EO1)
29:アイ開口モニタ出力端子(EO2)
30:第5の遅延回路(D5)
31:Dフリップフロップ(D−FF)
32:クロック再生回路(CRC)
33:位相調整手段
34:アイ開口モニタ
35:再生データ入力端子(A)
36:D1データ入力端子(B)
37:D2データ入力端子(C)
38:位相比較器出力端子
39:排他的論理和回路(EXOR)
40:排他的論理和回路(EXOR)
41:減算器
42:遅延制御端子
43:第3の遅延回路
44:第4の遅延回路

Claims (8)

  1. シリアルデータおよびデータ閾値を入力し、該入力データからクロックを再生し該クロックにより前記入力データを識別再生するクロック・データ再生回路と、前記入力データをモニタレベルで判別して所定時間だけ遅延させたデータおよび前記クロック・データ再生回路から出力する再生データを入力して比較する排他的論理和回路と、該排他的論理和回路の出力から低周波成分を取り出す積分器と、から構成され、該積分器の出力を前記モニタレベルに対応するアイ開口モニタ出力とするアイ開口モニタであって、
    前記クロック・データ再生回路は、前記データ閾値で判別された入力データを識別再生するDフリップフロップと、前記入力データを遅延する第1の遅延回路と、該第1の遅延回路の出力を遅延する第2の遅延回路と、前記Dフリップフロップならびに前記第1および第2の遅延回路の各出力を入力する位相比較器と、該位相比較器の出力から低周波成分を取り出すローパスフィルタと、該ローパスフィルタの出力により発振周波数が制御され出力が前記Dフリップフロップに送出される電圧制御発振器とから構成され、
    前記所定時間は、前記第1の遅延回路の遅延時間と前記第2の遅延回路の遅延時間との和と一致する遅延時間をもつ第3の遅延回路により設定したことを特徴とするアイ開口モニタ。
  2. 請求項1に記載のアイ開口モニタにおいて
    前記第3の遅延回路は、前記第1の遅延回路のレプリカと前記第2の遅延回路のレプリカで構成したことを特徴とするアイ開口モニタ。
  3. シリアルタイプの入力データおよびデータ閾値を入力し、該入力データからクロックを再生し該クロックにより前記入力データを識別再生するクロック・データ再生回路と、前記入力データを第1のモニタレベルで判別して第1の所定時間だけ遅延させたデータおよび前記クロック・データ再生回路から出力する再生データを入力して比較する第1の排他的論理和回路と、該第1の排他的論理和回路の出力から低周波成分を取り出す第1の積分器と、前記入力データを第2のモニタレベルで判別して第2の所定時間だけ遅延させたデータおよび前記クロック・データ再生回路から出力する再生データを入力して比較する第2の排他的論理和回路と、該第2の排他的論理和回路の出力の低周波成分を取り出ず第2の積分器と、から構成され、前記第1の積分器の出力を前記第1のモニタレベルに対応する第1のアイ開口モニタ出力とし、前記第2の積分器の出力を前記第2のモニタレベルに対応する第2のアイ開口モニタ出力とするアイ開口モニタであって、
    前記クロック・データ再生回路は、前記データ閾値で判別された入力データを識別再生するDフリップフロップと、前記入力データを遅延する第1の遅延回路と、該第1の遅延回路の出力を遅延する第2の遅延回路と、前記Dフリップフロップならびに前記第1および第2の遅延回路の各出力を入力する位相比較器と、該位相比較器の出力から低周波成分を取り出すローパスフィルタと、該ローパスフィルタの出力により発振周波数が制御され出力が前記Dフリップフロップに送出される電圧制御発振器とから構成され、
    前記第1の所定時間は、前記第1の遅延回路の遅延時間と前記第2の遅延回路の遅延時間との和と一致する遅延時間をもつ第3の遅延回路により設定し、前記第2の所定時間は、前記第1の遅延回路の遅延時間と前記第2の遅延回路の遅延時間との和と一致する遅延時間をもつ第4の遅延回路により設定したことを特徴とするアイ開口モニタ。
  4. 請求項3に記載のアイ開口モニタにおいて、
    前記第1のモニタレベルをアイ中心レベルとマークレベルの間に設定し、前記第2のモニタレベルをアイ中心レベルとスペースレベルの間に設定したことを特徴とするアイ開口モニタ。
  5. 請求項3又は4に記載のアイ開口モニタにおいて、
    前記第3の遅延回路は、前記第1の遅延回路のレプリカと前記第2の遅延回路のレプリカで構成し、前記第4の遅延回路は、前記第1の遅延回路のレプリカと前記第2の遅延回路のレプリカで構成したことを特徴とするアイ開口モニタ。
  6. シリアルタイプの入力データおよびデータ閾値を入力し、該入力データからクロックを再生し該クロックにより前記入力データを識別再生するクロック・データ再生回路と、前記入力データを第1のモニタレベルで判別して第1の所定時間だけ遅延させたデータおよび前記クロック・データ再生回路から出力する再生データを入力して比較する第1の排他的論理和回路と、該第1の排他的論理和回路の出力から低周波成分を取り出す第1の積分器と、前記入力データを第2のモニタレベルで判別して第2の所定時間だけ遅延させたデータおよび前記クロック・データ再生回路から出力する再生データを入力して比較する第2の排他的論理和回路と、該第2の排他的論理和回路の出力から低周波成分を取り出す第2の積分器と、から構成され、前記第1の積分器の出力を前記第1のモニタレベルに対応する第1のアイ開口モニタ出力とし、前記第2の積分器の出力を前記第2のモニタレベルに対応する第2のアイ開口モニタ出力とするアイ開口モニタであって、
    前記クロック・データ再生回路は、前記データ閾値で判別された入力データを識別再生するDフリップフロップと、前記入力データを遅延する第1の遅延回路と、該第1の遅延回路の出力を遅延する第2の遅延回路と、前記Dフリップフロップならびに前記第1および第2の遅延回路の各出力を入力する位相比較器と、該位相比較器の出力から低周波成分を取り出すローパスフィルタと、該ローパスフィルタの出力により発振周波数が制御され出力が前記Dフリップフロップに送出される電圧制御発振器とから構成され、
    前記第1の所定時間は、前記第1の遅延回路の遅延時間と前記第2の遅延回路の遅延時間との和と一致する遅延時間をもつ第3の遅延回路により設定し、前記第2の所定時間は、第5の遅延回路により設定したことを特徴とするアイ開口モニタ。
  7. 請求項6に記載のアイ開口モニタにおいて、
    前記第5の遅延回路の遅延時間は、前記第1の遅延回路の遅延時間と前記第2の遅延回路の遅延時間の合計時間と、ほぼ1/4シンボル分の時間差を有することを特徴とするアイ開口モニタ。
  8. 請求項6又は7に記載のアイ開口モニタにおいて、
    前記第3の遅延回路は、前記第1の遅延回路のレプリカと前記第2の遅延回路のレプリカで構成したことを特徴とするアイ開口モニタ。
JP2003349092A 2003-10-08 2003-10-08 アイ開口モニタ Expired - Lifetime JP3995094B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003349092A JP3995094B2 (ja) 2003-10-08 2003-10-08 アイ開口モニタ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003349092A JP3995094B2 (ja) 2003-10-08 2003-10-08 アイ開口モニタ

Publications (2)

Publication Number Publication Date
JP2005117368A true JP2005117368A (ja) 2005-04-28
JP3995094B2 JP3995094B2 (ja) 2007-10-24

Family

ID=34541047

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003349092A Expired - Lifetime JP3995094B2 (ja) 2003-10-08 2003-10-08 アイ開口モニタ

Country Status (1)

Country Link
JP (1) JP3995094B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008167435A (ja) * 2006-12-27 2008-07-17 Nec Lab America Inc Bcjr等化器及び反復ldpc復号を用いた偏波モード分散補償
US8131155B2 (en) 2008-03-21 2012-03-06 Hitachi, Ltd. Optical signal transmission apparatus
US8238503B2 (en) 2007-03-30 2012-08-07 Nec Corporation Clock data recovering circuit and control method of the clock data recovering circuit
US9184904B2 (en) 2013-11-21 2015-11-10 Fujitsu Limited Communication system, receiver, and eye-opening measuring method
JP2018170700A (ja) * 2017-03-30 2018-11-01 アンリツ株式会社 クロック出力回路及びそれを備えた測定装置並びにクロック出力方法及び測定方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102075167B (zh) * 2010-11-22 2014-03-12 西安电子科技大学 时钟调整电路和时钟电路的调整方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008167435A (ja) * 2006-12-27 2008-07-17 Nec Lab America Inc Bcjr等化器及び反復ldpc復号を用いた偏波モード分散補償
US8238503B2 (en) 2007-03-30 2012-08-07 Nec Corporation Clock data recovering circuit and control method of the clock data recovering circuit
US8131155B2 (en) 2008-03-21 2012-03-06 Hitachi, Ltd. Optical signal transmission apparatus
US9184904B2 (en) 2013-11-21 2015-11-10 Fujitsu Limited Communication system, receiver, and eye-opening measuring method
JP2018170700A (ja) * 2017-03-30 2018-11-01 アンリツ株式会社 クロック出力回路及びそれを備えた測定装置並びにクロック出力方法及び測定方法

Also Published As

Publication number Publication date
JP3995094B2 (ja) 2007-10-24

Similar Documents

Publication Publication Date Title
US7409031B1 (en) Data sampling method and apparatus with alternating edge sampling phase detection for loop characteristic stabilization
EP1894296B1 (en) Pattern-dependent phase detector for clock recovery
US7634035B2 (en) Phase comparison circuit and clock recovery circuit
EP2991260B1 (en) Method for performing data sampling control in an electronic device, and associated apparatus
US20050047500A1 (en) Precision adaptive equalizer
JP4163180B2 (ja) クロックデータリカバリー回路
JP4828730B2 (ja) 伝送装置
US10756742B1 (en) Clock recovery circuit and receiving device
JP2014183578A (ja) クロック・データ・リカバリ装置及びその方法
JP3502618B2 (ja) 位相同期ループ回路、及びデータ再生装置
US8184738B2 (en) Clock reproducing apparatus and method
US7643601B2 (en) Timing extraction circuit for use in optical receiver that uses clock of frequency equal to one half of data transmission rate, and duty cycle deviation handling circuit for use in optical transmitter and receiver
US9197399B2 (en) Digital signal sampling method
JPWO2008126429A1 (ja) クロック・データ再生回路およびその制御方法
US7397881B2 (en) Erroneous phase lock detection circuit
JP3995094B2 (ja) アイ開口モニタ
US10432203B2 (en) Signal recovery circuit, optical module, and signal recovery method
US10454485B1 (en) Baud rate clock and data recovery (CDR) for high speed links using a single 1-bit slicer
JP2004166265A (ja) 受信差動データ信号におけるジッタを補償するための方法およびシステム
JPWO2007116696A1 (ja) データ識別装置および誤り測定装置
US7057418B1 (en) High speed linear half-rate phase detector
JP2009060203A (ja) 光受信信号断検出回路及び光受信信号断検出方法
Xie et al. Low jitter design for quarter-rate CDR of 100Gb/s PAM4 optical receiver
US20040146119A1 (en) Receiver
US11456749B2 (en) Timing margin detecting circuit, timing margin detecting method and clock and data recovery system

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051011

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070713

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070724

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070725

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100810

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 3995094

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100810

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100810

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110810

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120810

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130810

Year of fee payment: 6

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

EXPY Cancellation because of completion of term